JP2001023924A - プラグの形成方法およびプラグ - Google Patents
プラグの形成方法およびプラグInfo
- Publication number
- JP2001023924A JP2001023924A JP11195272A JP19527299A JP2001023924A JP 2001023924 A JP2001023924 A JP 2001023924A JP 11195272 A JP11195272 A JP 11195272A JP 19527299 A JP19527299 A JP 19527299A JP 2001023924 A JP2001023924 A JP 2001023924A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plug
- via hole
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ボーダーレス配線で、しかもリソグラフィー
ずれがあった場合にも配線とプラグとの間のコンタクト
抵抗を低く抑えることのできる、プラグの形成方法およ
びプラグの提供が望まれている。 【解決手段】 配線4を覆う層間絶縁膜5に、配線4に
通じるビア孔8を形成する工程と、ビア孔8内に露出す
る配線4の一部を選択的にエッチングしてビア孔8(8
a)を深くする工程と、ビア孔8aに導電性材料11を
埋め込んでプラグ14を形成する工程と、を備えたプラ
グの形成方法。層間絶縁膜5が吸湿性材料からなってい
てもよい。
ずれがあった場合にも配線とプラグとの間のコンタクト
抵抗を低く抑えることのできる、プラグの形成方法およ
びプラグの提供が望まれている。 【解決手段】 配線4を覆う層間絶縁膜5に、配線4に
通じるビア孔8を形成する工程と、ビア孔8内に露出す
る配線4の一部を選択的にエッチングしてビア孔8(8
a)を深くする工程と、ビア孔8aに導電性材料11を
埋め込んでプラグ14を形成する工程と、を備えたプラ
グの形成方法。層間絶縁膜5が吸湿性材料からなってい
てもよい。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置をはじ
め、半導体プロセスを用いて製造する液晶表示装置や固
体撮像素子、有機EL素子などにおいて、配線を覆う層
間絶縁膜に形成されたビア孔内に設けられる、プラグと
その製造方法に関する。
め、半導体プロセスを用いて製造する液晶表示装置や固
体撮像素子、有機EL素子などにおいて、配線を覆う層
間絶縁膜に形成されたビア孔内に設けられる、プラグと
その製造方法に関する。
【0002】
【従来の技術】半導体装置では、その配線部における寄
生容量が動作速度向上の障害となっていることから、層
間絶縁膜に誘電率の低い材料、例えば有機材料を用い、
これによって寄生容量を低下するといった研究開発が従
来よりなされている。また、半導体装置の集積度を上げ
るためには、当然ながらゲート長の縮小と同時に配線密
度を上げなければならない。
生容量が動作速度向上の障害となっていることから、層
間絶縁膜に誘電率の低い材料、例えば有機材料を用い、
これによって寄生容量を低下するといった研究開発が従
来よりなされている。また、半導体装置の集積度を上げ
るためには、当然ながらゲート長の縮小と同時に配線密
度を上げなければならない。
【0003】ところで、配線構造として一般的であるボ
ーダー配線では、図2(a)に示すようにリソグラフィ
ーがずれた場合でもビア孔1内のプラグ(図示略)が配
線2をはみ出ないように、プラグが形成される部分のみ
配線2を太く形成している。したがって、このようなボ
ーダー配線では、部分的とはいえ配線幅を拡げなければ
ならないため、配線密度を上げることができないといっ
た不満があった。
ーダー配線では、図2(a)に示すようにリソグラフィ
ーがずれた場合でもビア孔1内のプラグ(図示略)が配
線2をはみ出ないように、プラグが形成される部分のみ
配線2を太く形成している。したがって、このようなボ
ーダー配線では、部分的とはいえ配線幅を拡げなければ
ならないため、配線密度を上げることができないといっ
た不満があった。
【0004】そこで、配線密度を上げるべく、図2
(b)に示すようにプラグが接続する部分(ビア孔1形
成部分)も他の部分の配線2と同じ幅に形成する、ボー
ダーレス配線とすることが考えられる。しかしながら、
このようなボーダーレス配線の場合、図2(b)中右側
の図に示したように一部にリソグラフィーずれが起こる
ことが避けられない。
(b)に示すようにプラグが接続する部分(ビア孔1形
成部分)も他の部分の配線2と同じ幅に形成する、ボー
ダーレス配線とすることが考えられる。しかしながら、
このようなボーダーレス配線の場合、図2(b)中右側
の図に示したように一部にリソグラフィーずれが起こる
ことが避けられない。
【0005】図3〜図4は、図2(b)に示したボーダ
ーレス配線における、プラグの形成方法を説明するため
の図であり、特に配線部における寄生容量の低下を図る
べく、層間絶縁膜として誘電率の低い有機材料を用いた
場合の例を示す図である。なお、図3〜図4において
は、左側の図(以下、左図と記す)はリソグラィーずれ
がなく形成された場合を示し、右側の図(以下、右図と
記す)はリソグラィーずれが起きて形成された場合を示
している。
ーレス配線における、プラグの形成方法を説明するため
の図であり、特に配線部における寄生容量の低下を図る
べく、層間絶縁膜として誘電率の低い有機材料を用いた
場合の例を示す図である。なお、図3〜図4において
は、左側の図(以下、左図と記す)はリソグラィーずれ
がなく形成された場合を示し、右側の図(以下、右図と
記す)はリソグラィーずれが起きて形成された場合を示
している。
【0006】この例では、まず、図3の(1)に示すよ
うに、基板3上にTiN膜4a、Al膜4b、TiN膜
4cからなる積層構造の配線4を形成する。この配線4
の形成方法としては、バリア層として機能するTiNを
厚さ50nmに成膜し、この上に実質的に配線4として
機能するAlを厚さ1300nmに成膜し、さらにこの
上にバリア層として機能するとともに後述するようにエ
ッチングストッパとしても機能するTiNを厚さ50n
mに成膜する。そして、この後これらをドライエッチン
グによって幅0.25μmの配線パターンにパターニン
グし、配線4を得る。
うに、基板3上にTiN膜4a、Al膜4b、TiN膜
4cからなる積層構造の配線4を形成する。この配線4
の形成方法としては、バリア層として機能するTiNを
厚さ50nmに成膜し、この上に実質的に配線4として
機能するAlを厚さ1300nmに成膜し、さらにこの
上にバリア層として機能するとともに後述するようにエ
ッチングストッパとしても機能するTiNを厚さ50n
mに成膜する。そして、この後これらをドライエッチン
グによって幅0.25μmの配線パターンにパターニン
グし、配線4を得る。
【0007】次に、基板3上にポリアリルエーテル系の
有機膜(商品名;FLARE、ダウコーニング社製)を
スピンコート法等で厚さ800nm程度に成膜し、図3
の(2)に示すように前記配線4を覆った状態の層間絶
縁膜5を形成する。続いて、この層間絶縁膜5の上に、
CVD法等によってSiO2 を厚さ200nm程度に成
膜し、SiO2 からなるハードマスク層6を形成する。
有機膜(商品名;FLARE、ダウコーニング社製)を
スピンコート法等で厚さ800nm程度に成膜し、図3
の(2)に示すように前記配線4を覆った状態の層間絶
縁膜5を形成する。続いて、この層間絶縁膜5の上に、
CVD法等によってSiO2 を厚さ200nm程度に成
膜し、SiO2 からなるハードマスク層6を形成する。
【0008】次いで、図3の(3)に示すようにハード
マスク層6の上にビア孔のパターンを有したレジストマ
スク7を形成する。なお、図3の(3)において左図で
はリソグラフィーずれがなく、右図では0.1μmのリ
ソグラフィーずれがある場合を示している。
マスク層6の上にビア孔のパターンを有したレジストマ
スク7を形成する。なお、図3の(3)において左図で
はリソグラフィーずれがなく、右図では0.1μmのリ
ソグラフィーずれがある場合を示している。
【0009】次いで、図3の(4)に示すようにレジス
トマスク7をマスクにしてハードマスク層6をRIE法
でエッチングする。続いて、このエッチングによって得
られたハードマスク層6のパターン6aをマスクにして
層間絶縁膜5をエッチングし、ビア径200nmのビア
孔8を形成する。
トマスク7をマスクにしてハードマスク層6をRIE法
でエッチングする。続いて、このエッチングによって得
られたハードマスク層6のパターン6aをマスクにして
層間絶縁膜5をエッチングし、ビア径200nmのビア
孔8を形成する。
【0010】このとき、オーバーエッチングとなるよう
に層間絶縁膜5を1000nmの深さに相当する分エッ
チングすると、リソグラフィーずれが無い場合には左図
に示したように配線4のTiN膜4cがエッチングスト
ッパとして機能し、このTiN膜4c上にてエッチング
が止まる。一方、リソグラフィーずれがある場合には、
右図に示したようにビア孔8は、配線4から外れた位置
にて配線4の側部に深さ約200nmの細い空隙9を形
成してしまう。
に層間絶縁膜5を1000nmの深さに相当する分エッ
チングすると、リソグラフィーずれが無い場合には左図
に示したように配線4のTiN膜4cがエッチングスト
ッパとして機能し、このTiN膜4c上にてエッチング
が止まる。一方、リソグラフィーずれがある場合には、
右図に示したようにビア孔8は、配線4から外れた位置
にて配線4の側部に深さ約200nmの細い空隙9を形
成してしまう。
【0011】次いで、図4の(5)に示すように、ビア
孔8内に露出した配線4のTiN膜4をエッチングす
る。次いで、ビア孔8内にプラグを形成するべく、ま
ず、スパッタ法等によって密着層となるTiを、ビア孔
8の内面を覆うようにして厚さ20nm程度に成膜し、
続いて、バリアメタル層となるTiNを同様にして厚さ
50nm程度に成膜し、図4の(6)に示すようにTi
N/Ti膜10を形成する。
孔8内に露出した配線4のTiN膜4をエッチングす
る。次いで、ビア孔8内にプラグを形成するべく、ま
ず、スパッタ法等によって密着層となるTiを、ビア孔
8の内面を覆うようにして厚さ20nm程度に成膜し、
続いて、バリアメタル層となるTiNを同様にして厚さ
50nm程度に成膜し、図4の(6)に示すようにTi
N/Ti膜10を形成する。
【0012】このようにしてTiN/Ti膜10を形成
したところ、リソグラフィーずれが無い場合には左図に
示したようにこのTiN/Ti膜10が配線4上に正常
に形成されるものの、リソグラフィーずれがある場合に
は、右図に示すようにビア孔8内の空隙9内にTiN/
Ti膜10が形成されない。これは、空隙9が狭すぎ、
この部分ではスパッタでのカバレッジが極端に悪くなる
ためである。
したところ、リソグラフィーずれが無い場合には左図に
示したようにこのTiN/Ti膜10が配線4上に正常
に形成されるものの、リソグラフィーずれがある場合に
は、右図に示すようにビア孔8内の空隙9内にTiN/
Ti膜10が形成されない。これは、空隙9が狭すぎ、
この部分ではスパッタでのカバレッジが極端に悪くなる
ためである。
【0013】次いで、CVD法により380℃でハード
マスク層6からなるパターン6a上にタングステン
(W)11を成膜し、ブランケットタングステンをビア
孔8内に埋め込む。すると、リソグラフィーずれが無い
場合には左図に示したように良好にタングステン11が
埋め込まれるものの、リソグラフィーずれがある場合に
は、右図に示したように配線4側部の空隙9にはタング
ステンが埋め込まれず、ボイド12が形成されてしまう
ことがある。
マスク層6からなるパターン6a上にタングステン
(W)11を成膜し、ブランケットタングステンをビア
孔8内に埋め込む。すると、リソグラフィーずれが無い
場合には左図に示したように良好にタングステン11が
埋め込まれるものの、リソグラフィーずれがある場合に
は、右図に示したように配線4側部の空隙9にはタング
ステンが埋め込まれず、ボイド12が形成されてしまう
ことがある。
【0014】これは、ブランケットタングステンが高温
プロセスであるため、有機膜からなる層間絶縁膜5中よ
り脱ガスが起こり、このガスが、図4の(6)右図中矢
印で示すようにTiN/Ti膜10が形成されていない
空隙9の形成面より空隙9内に入り込み、これによって
ブランケットタングステンの埋め込み特性が悪化したた
めである。なお、この脱ガスを分析したところ、成分は
主にH2 Oであり、したがって層間絶縁膜5を形成する
有機膜中に吸着していた水分が放出され、この水分が脱
ガスとして空隙9の形成面から空隙9内に噴出したもの
と考えられる。
プロセスであるため、有機膜からなる層間絶縁膜5中よ
り脱ガスが起こり、このガスが、図4の(6)右図中矢
印で示すようにTiN/Ti膜10が形成されていない
空隙9の形成面より空隙9内に入り込み、これによって
ブランケットタングステンの埋め込み特性が悪化したた
めである。なお、この脱ガスを分析したところ、成分は
主にH2 Oであり、したがって層間絶縁膜5を形成する
有機膜中に吸着していた水分が放出され、この水分が脱
ガスとして空隙9の形成面から空隙9内に噴出したもの
と考えられる。
【0015】その後、CMP法によって前記タングステ
ン11を平坦化し、ハードマスク層6からなるパターン
6a上のタングステン(W)11を除去することによ
り、図4の(7)に示すようにタングステンからなるプ
ラグ13を形成する。
ン11を平坦化し、ハードマスク層6からなるパターン
6a上のタングステン(W)11を除去することによ
り、図4の(7)に示すようにタングステンからなるプ
ラグ13を形成する。
【0016】
【発明が解決しようとする課題】しかしながら、図3〜
図4に示したプラグの形成方法では、リソグラフィーず
れがある場合に、図4の(7)右図に示したように配線
4とプラグ13との間にボイド12が形成されてしまう
ことがあることから、非常に歩留りが悪くなってしま
う。これは、ボイド12が形成されてしまうと配線4と
プラグ13との間での接触面積が小さくなり、コンタク
ト抵抗が高くなってしまって配線部分での電力消費量が
大きくなってしまうからである。このような不都合は、
特に半導体の集積度が上がってビア径がより小さくな
り、配線とプラグとの間の接触面積も小さくなる0.1
8μm以降の世代の半導体プロセスにおいて、大きな問
題となる。
図4に示したプラグの形成方法では、リソグラフィーず
れがある場合に、図4の(7)右図に示したように配線
4とプラグ13との間にボイド12が形成されてしまう
ことがあることから、非常に歩留りが悪くなってしま
う。これは、ボイド12が形成されてしまうと配線4と
プラグ13との間での接触面積が小さくなり、コンタク
ト抵抗が高くなってしまって配線部分での電力消費量が
大きくなってしまうからである。このような不都合は、
特に半導体の集積度が上がってビア径がより小さくな
り、配線とプラグとの間の接触面積も小さくなる0.1
8μm以降の世代の半導体プロセスにおいて、大きな問
題となる。
【0017】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ボーダーレス配線で、し
かもリソグラフィーずれがあった場合にも配線とプラグ
との間のコンタクト抵抗を低く抑えることのできる、プ
ラグの形成方法およびプラグを提供することにある。
で、その目的とするところは、ボーダーレス配線で、し
かもリソグラフィーずれがあった場合にも配線とプラグ
との間のコンタクト抵抗を低く抑えることのできる、プ
ラグの形成方法およびプラグを提供することにある。
【0018】
【課題を解決するための手段】本発明のプラグの形成方
法では、配線を覆う層間絶縁膜に前記配線に通じるビア
孔を形成する工程と、前記ビア孔内に露出する配線の一
部を選択的にエッチングしてビア孔を深くする工程と、
該ビア孔に導電性材料を埋め込んでプラグを形成する工
程と、を備えてなることを前記課題の解決手段とした。
法では、配線を覆う層間絶縁膜に前記配線に通じるビア
孔を形成する工程と、前記ビア孔内に露出する配線の一
部を選択的にエッチングしてビア孔を深くする工程と、
該ビア孔に導電性材料を埋め込んでプラグを形成する工
程と、を備えてなることを前記課題の解決手段とした。
【0019】このプラグの形成方法によれば、層間絶縁
膜にビア孔を形成した後、前記ビア孔内に露出する配線
の一部を選択的にエッチングしてビア孔を深くするの
で、リソグラフィーずれによって配線の側部に空隙が形
成されていても、配線がエッチングされることによって
前記空隙が拡げられる。したがって、この配線エッチン
グ後のビア孔に導電性材料を埋め込むことにより、この
導電性材料の埋め込み性が良くなっていることから形成
されたプラグは配線との間で良好に接触し、コンタクト
抵抗が低く抑えられる。
膜にビア孔を形成した後、前記ビア孔内に露出する配線
の一部を選択的にエッチングしてビア孔を深くするの
で、リソグラフィーずれによって配線の側部に空隙が形
成されていても、配線がエッチングされることによって
前記空隙が拡げられる。したがって、この配線エッチン
グ後のビア孔に導電性材料を埋め込むことにより、この
導電性材料の埋め込み性が良くなっていることから形成
されたプラグは配線との間で良好に接触し、コンタクト
抵抗が低く抑えられる。
【0020】本発明のプラグでは、配線を覆う吸湿性材
料製の層間絶縁膜に、前記配線に通じるビア孔が形成さ
れ、該ビア孔内に導電性材料が埋め込まれて形成される
ものであり、前記ビア孔が、前記配線の一部を除去した
状態に形成され、前記導電性材料が前記配線の除去され
た箇所を満たすようにして埋め込まれたことを前記課題
の解決手段とした。
料製の層間絶縁膜に、前記配線に通じるビア孔が形成さ
れ、該ビア孔内に導電性材料が埋め込まれて形成される
ものであり、前記ビア孔が、前記配線の一部を除去した
状態に形成され、前記導電性材料が前記配線の除去され
た箇所を満たすようにして埋め込まれたことを前記課題
の解決手段とした。
【0021】このプラグによれば、配線の一部が除去さ
れた状態でビア孔が形成されているので、リソグラフィ
ーずれによって配線の側部に空隙が形成されてもその後
配線の一部が除去されることによりこの空隙が拡げら
れ、導電性材料の埋め込み特性が良好となってこの空隙
内に吸湿性材料製の層間絶縁膜から脱ガスが入り込んで
もボイドが形成されにくくなり、したがって導電性材料
が前記配線の除去された箇所を満たすようにして埋め込
まれたことにより、得られたプラグは配線との間で良好
に接触し、コンタクト抵抗が低く抑えられたものとな
る。
れた状態でビア孔が形成されているので、リソグラフィ
ーずれによって配線の側部に空隙が形成されてもその後
配線の一部が除去されることによりこの空隙が拡げら
れ、導電性材料の埋め込み特性が良好となってこの空隙
内に吸湿性材料製の層間絶縁膜から脱ガスが入り込んで
もボイドが形成されにくくなり、したがって導電性材料
が前記配線の除去された箇所を満たすようにして埋め込
まれたことにより、得られたプラグは配線との間で良好
に接触し、コンタクト抵抗が低く抑えられたものとな
る。
【0022】
【発明の実施の形態】以下、本発明を詳しく説明する。
図1は、本発明のプラグの形成方法を図2(b)に示し
たボーダーレス配線でのプラグの形成方法に適用した場
合の、一実施形態例を示す図である。なお、図1におい
ても、左側の図(以下、左図と記す)はリソグラィーず
れがなく形成された場合を示し、右側の図(以下、右図
と記す)はリソグラィーずれが起きて形成された場合を
示している。
図1は、本発明のプラグの形成方法を図2(b)に示し
たボーダーレス配線でのプラグの形成方法に適用した場
合の、一実施形態例を示す図である。なお、図1におい
ても、左側の図(以下、左図と記す)はリソグラィーず
れがなく形成された場合を示し、右側の図(以下、右図
と記す)はリソグラィーずれが起きて形成された場合を
示している。
【0023】本例が図3〜図4に示した従来の形成方法
と異なるところは、層間絶縁膜5をエッチングしてビア
孔8を形成した後、配線4の一部を選択的にエッチング
する点にある。
と異なるところは、層間絶縁膜5をエッチングしてビア
孔8を形成した後、配線4の一部を選択的にエッチング
する点にある。
【0024】すなわち、本例では、図3の(1)〜
(4)に示した工程と同様にして、まず基板3上にTi
N膜4a、Al膜4b、TiN膜4cからなる積層構造
の配線4を配線幅0.17μmに形成し、続いてポリア
リルエーテル系の有機膜(商品名;FLARE、ダウコ
ーニング社製)からなる層間絶縁膜5を前記配線4を覆
った状態に形成し、さらにこの層間絶縁膜5の上にSi
O2 からなるハードマスク層6を形成する。次いで、レ
ジストマスク7をマスクにしてハードマスク層6をRI
E法でエッチングし、さらに得られたハードマスク層6
のパターン6aをマスクにして層間絶縁膜5をエッチン
グし、ビア径150nmのビア孔8を形成する。
(4)に示した工程と同様にして、まず基板3上にTi
N膜4a、Al膜4b、TiN膜4cからなる積層構造
の配線4を配線幅0.17μmに形成し、続いてポリア
リルエーテル系の有機膜(商品名;FLARE、ダウコ
ーニング社製)からなる層間絶縁膜5を前記配線4を覆
った状態に形成し、さらにこの層間絶縁膜5の上にSi
O2 からなるハードマスク層6を形成する。次いで、レ
ジストマスク7をマスクにしてハードマスク層6をRI
E法でエッチングし、さらに得られたハードマスク層6
のパターン6aをマスクにして層間絶縁膜5をエッチン
グし、ビア径150nmのビア孔8を形成する。
【0025】このとき、オーバーエッチングとなるよう
に層間絶縁膜5を1000nmの深さに相当する分エッ
チングすると、リソグラフィーずれが無い場合には左図
に示したように配線4のTiN膜4cがエッチングスト
ッパとして機能し、このTiN膜4c上にてエッチング
が止まるものの、リソグラフィーずれがある場合には、
右図に示したようにビア孔8は、配線4から外れた位置
にて配線4の側部に深さ約200nmの細い空隙9を形
成してしまう。
に層間絶縁膜5を1000nmの深さに相当する分エッ
チングすると、リソグラフィーずれが無い場合には左図
に示したように配線4のTiN膜4cがエッチングスト
ッパとして機能し、このTiN膜4c上にてエッチング
が止まるものの、リソグラフィーずれがある場合には、
右図に示したようにビア孔8は、配線4から外れた位置
にて配線4の側部に深さ約200nmの細い空隙9を形
成してしまう。
【0026】次いで、図1の(1)に示すように、ビア
孔8内に露出した配線4のTiN膜4をエッチングす
る。続いて、ビア孔8内に露出する配線4の一部、この
例ではAl膜4bの一部をRIR法によって選択的にエ
ッチングする。すなわち、層間絶縁膜5をエッチングす
ることなく、図1の(2)に示すようにAl膜4bのみ
を例えば250nmの厚さ分エッチングし、ビア孔8を
深くして新たなビア孔8aを形成する。
孔8内に露出した配線4のTiN膜4をエッチングす
る。続いて、ビア孔8内に露出する配線4の一部、この
例ではAl膜4bの一部をRIR法によって選択的にエ
ッチングする。すなわち、層間絶縁膜5をエッチングす
ることなく、図1の(2)に示すようにAl膜4bのみ
を例えば250nmの厚さ分エッチングし、ビア孔8を
深くして新たなビア孔8aを形成する。
【0027】ここで、Al膜4bのエッチング終点をど
のようにして決めるか、すなわちエッチングの度合い
(厚さ)をどのようにして制御するかについては、予め
決められたエッチング条件でのAl膜4bのエッチング
速度を実験等によって求めておき、得られた結果に基づ
いてエッチング時間によりエッチングの度合いを制御
し、エッチングを所望する度合いとなるように行う。な
お、エッチング条件としては、例えば装置としてECR
タイプのプラズマエッチング装置を用い、エッチングガ
スとしてCl2 +Ar(またはHe、Ne)を用い、プ
ラズマ雰囲気にて基板温度を100℃、圧力を10mT
orrとする条件が採用される。
のようにして決めるか、すなわちエッチングの度合い
(厚さ)をどのようにして制御するかについては、予め
決められたエッチング条件でのAl膜4bのエッチング
速度を実験等によって求めておき、得られた結果に基づ
いてエッチング時間によりエッチングの度合いを制御
し、エッチングを所望する度合いとなるように行う。な
お、エッチング条件としては、例えば装置としてECR
タイプのプラズマエッチング装置を用い、エッチングガ
スとしてCl2 +Ar(またはHe、Ne)を用い、プ
ラズマ雰囲気にて基板温度を100℃、圧力を10mT
orrとする条件が採用される。
【0028】このようにしてAl膜4bを選択的にエッ
チングし、Al膜4bのエッチング面をビア孔8内に臨
む層間絶縁膜5からなる底面5aのレベルよりさらに深
くなるようにすると、先に形成された空隙9は新たに深
く形成されたビア孔8a内に吸収された形となり、空隙
9は実質的に無くなる。
チングし、Al膜4bのエッチング面をビア孔8内に臨
む層間絶縁膜5からなる底面5aのレベルよりさらに深
くなるようにすると、先に形成された空隙9は新たに深
く形成されたビア孔8a内に吸収された形となり、空隙
9は実質的に無くなる。
【0029】次いで、図4の(6)に示した従来の工程
と同様にして、ビア孔8a内にプラグを形成するべく、
まず、スパッタ法等によって密着層となるTiを、ビア
孔8aの内面を覆うようにして厚さ20nm程度に成膜
し、続いて、バリアメタル層となるTiNを同様にして
厚さ50nm程度に成膜し、図1の(3)に示すように
TiN/Ti膜10を形成する。
と同様にして、ビア孔8a内にプラグを形成するべく、
まず、スパッタ法等によって密着層となるTiを、ビア
孔8aの内面を覆うようにして厚さ20nm程度に成膜
し、続いて、バリアメタル層となるTiNを同様にして
厚さ50nm程度に成膜し、図1の(3)に示すように
TiN/Ti膜10を形成する。
【0030】このようにしてTiN/Ti膜10を形成
すると、リソグラフィーずれが無い場合はもちろん、リ
ソグラフィーずれがある場合でも、前述したようにビア
孔8a内に空隙9が無くなっていることから、右図に示
すように良好なカバレッジでTiN/Ti膜10が形成
される。
すると、リソグラフィーずれが無い場合はもちろん、リ
ソグラフィーずれがある場合でも、前述したようにビア
孔8a内に空隙9が無くなっていることから、右図に示
すように良好なカバレッジでTiN/Ti膜10が形成
される。
【0031】次いで、従来と同様にしてCVD法により
380℃でハードマスク層6からなるパターン6a上に
タングステン(W)11を成膜し、ブランケットタング
ステンをビア孔8内に埋め込む。すると、リソグラフィ
ーずれが無い場合はもちろん、リソグラフィーずれがあ
る場合でも、前述したようにTiN/Ti膜10が良好
なカバレッジで形成されていることから、ビア孔8a内
にボイドが形成されることなく良好にタングステン11
が埋め込まれる。ここで、ボイドを形成することなくタ
ングステン11を良好に埋め込むことができたのは、T
iN/Ti膜10がビア孔8a内でカバレッジ良く形成
されているため、高温プロセスであるブランケットタン
グステンを行っても、ビア孔8a形成面からの脱ガスが
部分的に集中して起こることがないためである。
380℃でハードマスク層6からなるパターン6a上に
タングステン(W)11を成膜し、ブランケットタング
ステンをビア孔8内に埋め込む。すると、リソグラフィ
ーずれが無い場合はもちろん、リソグラフィーずれがあ
る場合でも、前述したようにTiN/Ti膜10が良好
なカバレッジで形成されていることから、ビア孔8a内
にボイドが形成されることなく良好にタングステン11
が埋め込まれる。ここで、ボイドを形成することなくタ
ングステン11を良好に埋め込むことができたのは、T
iN/Ti膜10がビア孔8a内でカバレッジ良く形成
されているため、高温プロセスであるブランケットタン
グステンを行っても、ビア孔8a形成面からの脱ガスが
部分的に集中して起こることがないためである。
【0032】その後、CMP法により前記タングステン
11を平坦化してハードマスク層6からなるパターン6
a上のタングステン(W)11を除去し、さらに該パタ
ーン6aも除去することにより、図1の(4)に示すよ
うに本発明のプラグの一例となる、タングステン製のプ
ラグ14を形成する。
11を平坦化してハードマスク層6からなるパターン6
a上のタングステン(W)11を除去し、さらに該パタ
ーン6aも除去することにより、図1の(4)に示すよ
うに本発明のプラグの一例となる、タングステン製のプ
ラグ14を形成する。
【0033】このようなプラグ14の形成方法にあって
は、層間絶縁膜5にビア孔8を形成した後、このビア孔
8内に露出する配線4の一部を選択的にエッチングして
ビア孔8(8a)を深くするので、リソグラフィーずれ
によって配線4の側部に空隙9が形成されていても、配
線4をエッチングすることによって前記空隙9を拡げ、
実質的にこの空隙9を無くすことができる。
は、層間絶縁膜5にビア孔8を形成した後、このビア孔
8内に露出する配線4の一部を選択的にエッチングして
ビア孔8(8a)を深くするので、リソグラフィーずれ
によって配線4の側部に空隙9が形成されていても、配
線4をエッチングすることによって前記空隙9を拡げ、
実質的にこの空隙9を無くすことができる。
【0034】したがって、この配線エッチング後のビア
孔8aに導電性材料を埋め込めば、この導電性材料の埋
め込み性が良くなっていることから形成されたプラグ1
4を配線4との間でボイドを形成することなくこれに良
好に接触させることができ、しかもこのプラグ14をそ
の底面だけでなく側面においても配線4と接触させるこ
とができることから、コンタクト抵抗を低く抑えること
ができる。よって、ボーダーレス配線でのプラグの形成
に適用したことと合わせて、配線構造全体の低抵抗化を
図ることができる。
孔8aに導電性材料を埋め込めば、この導電性材料の埋
め込み性が良くなっていることから形成されたプラグ1
4を配線4との間でボイドを形成することなくこれに良
好に接触させることができ、しかもこのプラグ14をそ
の底面だけでなく側面においても配線4と接触させるこ
とができることから、コンタクト抵抗を低く抑えること
ができる。よって、ボーダーレス配線でのプラグの形成
に適用したことと合わせて、配線構造全体の低抵抗化を
図ることができる。
【0035】また、このようにして得られたプラグ14
にあっては、吸湿性材料である有機膜製の層間絶縁膜5
から脱ガスが生じても配線4との間でボイドを形成する
ことなく配線4と良好に接触し、これによりコンタクト
抵抗が低く抑えられたものとなるため、高速で低消費電
力の配線構造を歩留り良く実現することができる。ま
た、層間絶縁膜5として誘電率の低い有機膜を用いてい
るため、配線部における寄生容量を低減することができ
る。
にあっては、吸湿性材料である有機膜製の層間絶縁膜5
から脱ガスが生じても配線4との間でボイドを形成する
ことなく配線4と良好に接触し、これによりコンタクト
抵抗が低く抑えられたものとなるため、高速で低消費電
力の配線構造を歩留り良く実現することができる。ま
た、層間絶縁膜5として誘電率の低い有機膜を用いてい
るため、配線部における寄生容量を低減することができ
る。
【0036】なお、前記実施形態例では、層間絶縁膜5
として、吸湿性材料であるポリアリルエーテル系の有機
膜(商品名;FLARE、ダウコーニング社製)を用い
たが、本発明の形成方法ではこれに限定されることなく
種々の材料を用いることができる。
として、吸湿性材料であるポリアリルエーテル系の有機
膜(商品名;FLARE、ダウコーニング社製)を用い
たが、本発明の形成方法ではこれに限定されることなく
種々の材料を用いることができる。
【0037】また、低誘電率材料としては、前記のよう
な有機膜の他、有機SOG、気泡膜、減圧CVD法によ
るPSGなど多くの吸湿性材料がある。したがって、こ
れらの吸湿性材料は前述したように高温での埋め込み工
程で脱ガスを生じるものの、本発明の形成方法ではリソ
グラフィーずれがあった場合にも脱ガスに影響されるこ
となく、良好にプラグを形成することができることか
ら、これらの材料を層間絶縁膜5の材料として用いるこ
とができる。なお、気泡膜は酸化膜中に低誘電率の有機
成分を含有させ、これを加熱して有機成分を除去し気泡
を形成したもので、一部残留する有機成分によって吸湿
性を呈するものである。
な有機膜の他、有機SOG、気泡膜、減圧CVD法によ
るPSGなど多くの吸湿性材料がある。したがって、こ
れらの吸湿性材料は前述したように高温での埋め込み工
程で脱ガスを生じるものの、本発明の形成方法ではリソ
グラフィーずれがあった場合にも脱ガスに影響されるこ
となく、良好にプラグを形成することができることか
ら、これらの材料を層間絶縁膜5の材料として用いるこ
とができる。なお、気泡膜は酸化膜中に低誘電率の有機
成分を含有させ、これを加熱して有機成分を除去し気泡
を形成したもので、一部残留する有機成分によって吸湿
性を呈するものである。
【0038】また、脱ガスを生じない吸湿性材料以外の
材料などを層間絶縁膜5の材料としてもよく、さらに
は、低温で埋め込みを行う銅メッキ法を導電性材料の埋
め込み法として採用することができる。このような低温
での埋め込み法を採用すれば、脱ガスの影響をますます
受けずにプラグを形成することができるため、コンタク
ト抵抗を低減して配線構造の信頼性をより高めることが
できる。
材料などを層間絶縁膜5の材料としてもよく、さらに
は、低温で埋め込みを行う銅メッキ法を導電性材料の埋
め込み法として採用することができる。このような低温
での埋め込み法を採用すれば、脱ガスの影響をますます
受けずにプラグを形成することができるため、コンタク
ト抵抗を低減して配線構造の信頼性をより高めることが
できる。
【0039】また、前記実施形態例では、ビア孔8内に
露出する配線4の一部を選択的にエッチングする工程と
して、Al膜4bのエッチング面をビア孔8内に臨む層
間絶縁膜5からなる底面5aのレベルよりさらに深くな
るようにしたが、このように底面5aのレベルとほぼ同
じかそれより深くなるようにAl膜4b(配線4)をエ
ッチングすれば、先に形成された空隙9を新たに深く形
成されたビア孔8a内に吸収し、空隙9を実質的に無く
すことができ好ましい。
露出する配線4の一部を選択的にエッチングする工程と
して、Al膜4bのエッチング面をビア孔8内に臨む層
間絶縁膜5からなる底面5aのレベルよりさらに深くな
るようにしたが、このように底面5aのレベルとほぼ同
じかそれより深くなるようにAl膜4b(配線4)をエ
ッチングすれば、先に形成された空隙9を新たに深く形
成されたビア孔8a内に吸収し、空隙9を実質的に無く
すことができ好ましい。
【0040】ただし、本発明ではこれに限定されること
なく、底面5aのレベルより浅いレベルとなるようにA
l膜4b(配線4)をエッチングしてもよく、その場合
にも、前記空隙9を拡げてビア孔8a内のカバレッジを
良好にし、得られるプラグと配線4とをプラグの底面だ
けでなく側面でも接触させることができるので、脱ガス
の影響を軽減することができるとともに接触面積を大き
くしてコンタクト抵抗を低く抑えることができ、これに
より配線構造全体の低抵抗化を図ることができる。
なく、底面5aのレベルより浅いレベルとなるようにA
l膜4b(配線4)をエッチングしてもよく、その場合
にも、前記空隙9を拡げてビア孔8a内のカバレッジを
良好にし、得られるプラグと配線4とをプラグの底面だ
けでなく側面でも接触させることができるので、脱ガス
の影響を軽減することができるとともに接触面積を大き
くしてコンタクト抵抗を低く抑えることができ、これに
より配線構造全体の低抵抗化を図ることができる。
【0041】
【発明の効果】以上説明したように本発明のプラグの形
成方法は、層間絶縁膜にビア孔を形成した後、このビア
孔内に露出する配線の一部を選択的にエッチングしてビ
ア孔を深くすることにより、リソグラフィーずれによっ
て配線の側部に空隙が形成されていても、配線をエッチ
ングすることによって前記空隙を拡げ、実質的にこの空
隙の影響を無くすようにした方法である。
成方法は、層間絶縁膜にビア孔を形成した後、このビア
孔内に露出する配線の一部を選択的にエッチングしてビ
ア孔を深くすることにより、リソグラフィーずれによっ
て配線の側部に空隙が形成されていても、配線をエッチ
ングすることによって前記空隙を拡げ、実質的にこの空
隙の影響を無くすようにした方法である。
【0042】したがって、この配線エッチング後のビア
孔に導電性材料を埋め込めば、この導電性材料の埋め込
み性が良くなっていることから形成されたプラグを配線
との間でボイドを形成することなくこれに良好に接触さ
せることができ、しかもこのプラグをその底面だけでな
く側面においても配線と接触させることができることか
ら、コンタクト抵抗を低く抑えることができる。よっ
て、ボーダーレス配線でのプラグの形成に適用したこと
と合わせて、配線構造全体の低抵抗化を図ることができ
る。
孔に導電性材料を埋め込めば、この導電性材料の埋め込
み性が良くなっていることから形成されたプラグを配線
との間でボイドを形成することなくこれに良好に接触さ
せることができ、しかもこのプラグをその底面だけでな
く側面においても配線と接触させることができることか
ら、コンタクト抵抗を低く抑えることができる。よっ
て、ボーダーレス配線でのプラグの形成に適用したこと
と合わせて、配線構造全体の低抵抗化を図ることができ
る。
【0043】また、本発明のプラグは、吸湿性材料であ
る有機膜製の層間絶縁膜から脱ガスが生じても配線との
間でボイドを形成することなく配線と良好に接触し、こ
れによりコンタクト抵抗が低く抑えられたものであるか
ら、高速で低消費電力の配線構造を歩留り良く実現する
ことができる。
る有機膜製の層間絶縁膜から脱ガスが生じても配線との
間でボイドを形成することなく配線と良好に接触し、こ
れによりコンタクト抵抗が低く抑えられたものであるか
ら、高速で低消費電力の配線構造を歩留り良く実現する
ことができる。
【図1】(1)〜(4)は、本発明のプラグの形成方法
を工程順に説明するための要部側断面図である。
を工程順に説明するための要部側断面図である。
【図2】(a)は一般的なボーダー配線を説明するため
の平面図、(b)はボーダーレス配線を説明するための
平面図である。
の平面図、(b)はボーダーレス配線を説明するための
平面図である。
【図3】(1)〜(4)は、従来のプラグの形成方法を
工程順に説明するための要部側断面図である。
工程順に説明するための要部側断面図である。
【図4】(5)〜(7)は、従来のプラグの形成方法を
示す図であり、図3の(4)に続く工程を説明するため
の要部側断面図である。
示す図であり、図3の(4)に続く工程を説明するため
の要部側断面図である。
4…配線、5…層間絶縁膜、8,8a…ビア孔、10…
TiN/Ti膜、11…タングステン(導電性材料)、
14…プラグ
TiN/Ti膜、11…タングステン(導電性材料)、
14…プラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼頭 英至 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4M104 BB14 BB30 CC01 DD08 DD16 DD19 DD20 DD22 DD37 DD43 DD51 DD65 DD67 DD72 DD75 FF18 FF22 HH08 HH13 HH15 5F033 JJ18 JJ19 JJ33 KK08 KK33 MM01 MM05 MM08 MM13 NN13 PP06 PP15 QQ08 QQ09 QQ10 QQ13 QQ21 QQ24 QQ37 QQ48 RR04 RR21 SS21 TT04 XX09
Claims (3)
- 【請求項1】 配線を覆う層間絶縁膜に前記配線に通じ
るビア孔を形成する工程と、 前記ビア孔内に露出する配線の一部を選択的にエッチン
グしてビア孔を深くする工程と、 該ビア孔に導電性材料を埋め込んでプラグを形成する工
程と、を備えてなることを特徴とするプラグの形成方
法。 - 【請求項2】 前記層間絶縁膜が吸湿性材料からなって
いることを特徴とする請求項1記載のプラグの形成方
法。 - 【請求項3】 配線を覆う吸湿性材料製の層間絶縁膜
に、前記配線に通じるビア孔が形成され、該ビア孔内に
導電性材料が埋め込まれて形成されたプラグであって、 前記ビア孔が、前記配線の一部を除去した状態に形成さ
れ、前記導電性材料が前記配線の除去された箇所を満た
すようにして埋め込まれたことを特徴とするプラグ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195272A JP2001023924A (ja) | 1999-07-09 | 1999-07-09 | プラグの形成方法およびプラグ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11195272A JP2001023924A (ja) | 1999-07-09 | 1999-07-09 | プラグの形成方法およびプラグ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001023924A true JP2001023924A (ja) | 2001-01-26 |
Family
ID=16338409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11195272A Pending JP2001023924A (ja) | 1999-07-09 | 1999-07-09 | プラグの形成方法およびプラグ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023924A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147846A (ja) * | 2004-11-19 | 2006-06-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100790452B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| KR100824224B1 (ko) * | 2007-01-10 | 2008-04-22 | (주)머시인앤드시스템인테그레이션코리아 | 반도체 제조용 히터 |
| JP2010062578A (ja) * | 2009-10-28 | 2010-03-18 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2016154234A (ja) * | 2015-02-20 | 2016-08-25 | 東京エレクトロン株式会社 | サブ10nmパターニングを実現するための材料プロセシング |
-
1999
- 1999-07-09 JP JP11195272A patent/JP2001023924A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147846A (ja) * | 2004-11-19 | 2006-06-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| KR100790452B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 |
| US7629248B2 (en) | 2006-12-28 | 2009-12-08 | Hynix Semiconductor Inc. | Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same |
| US7872351B2 (en) * | 2006-12-28 | 2011-01-18 | Hynix Semiconductor Inc. | Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same |
| KR100824224B1 (ko) * | 2007-01-10 | 2008-04-22 | (주)머시인앤드시스템인테그레이션코리아 | 반도체 제조용 히터 |
| JP2010062578A (ja) * | 2009-10-28 | 2010-03-18 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2016154234A (ja) * | 2015-02-20 | 2016-08-25 | 東京エレクトロン株式会社 | サブ10nmパターニングを実現するための材料プロセシング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100640662B1 (ko) | 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JP2001168188A (ja) | 半導体装置の製造方法 | |
| JP2001023924A (ja) | プラグの形成方法およびプラグ | |
| US6927124B2 (en) | Method of manufacturing semiconductor device | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR100739975B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4110829B2 (ja) | 半導体装置の製造方法 | |
| KR100382438B1 (ko) | 콘택트 구조의 제조 방법 | |
| KR100752174B1 (ko) | 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| JP2003023070A (ja) | 半導体装置およびその製造方法 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100485391B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2005005337A (ja) | Dram混載半導体集積回路装置の製造方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 |