JP2001060567A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001060567A JP2001060567A JP11234572A JP23457299A JP2001060567A JP 2001060567 A JP2001060567 A JP 2001060567A JP 11234572 A JP11234572 A JP 11234572A JP 23457299 A JP23457299 A JP 23457299A JP 2001060567 A JP2001060567 A JP 2001060567A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wafer
- scribe line
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/701—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 スクライブ工程の際にチップサイドにＡｌの
かえりの発生を抑制することにより半導体チップの品質
を向上させた半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
スクライブライン２１にＡｌパッド１５が形成され、ス
クライブライン２１に対して垂直方向のＡｌパッド１５
の幅が後記ダイシングブレードによるカット幅２４より
狭く形成されたウエハを準備する工程と、ダイシングブ
レードを用いて前記ウエハをダイシングすることによ
り、複数の半導体チップ２２，２３を形成する工程と、
前記半導体チップにＴＣＰ実装を行う工程と、を具備す
るものである。これにより、スクライブ工程の際にチッ
プサイドにＡｌのかえりの発生を抑制できる。
かえりの発生を抑制することにより半導体チップの品質
を向上させた半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
スクライブライン２１にＡｌパッド１５が形成され、ス
クライブライン２１に対して垂直方向のＡｌパッド１５
の幅が後記ダイシングブレードによるカット幅２４より
狭く形成されたウエハを準備する工程と、ダイシングブ
レードを用いて前記ウエハをダイシングすることによ
り、複数の半導体チップ２２，２３を形成する工程と、
前記半導体チップにＴＣＰ実装を行う工程と、を具備す
るものである。これにより、スクライブ工程の際にチッ
プサイドにＡｌのかえりの発生を抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、スクライブ工程の際にチップサイ
ドにＡｌのかえりの発生を抑制した半導体装置の製造方
法に関する。
方法に係わり、特に、スクライブ工程の際にチップサイ
ドにＡｌのかえりの発生を抑制した半導体装置の製造方
法に関する。
【０００２】
【従来の技術】図５は、従来の第１の半導体装置の製造
方法を説明するものであり、ウエハの一部を示す平面図
である。図８（ａ），（ｂ）は、図５に示す半導体チッ
プにＴＣＰ（テープキャリアパッケージ）の実装工程を
施している様子を示す断面図である。
方法を説明するものであり、ウエハの一部を示す平面図
である。図８（ａ），（ｂ）は、図５に示す半導体チッ
プにＴＣＰ（テープキャリアパッケージ）の実装工程を
施している様子を示す断面図である。
【０００３】まず、図５に示すようなウエハを製作す
る。このウエハは、半導体チップが形成されるチップ形
成領域２２，２３及びスクライブライン２１を有してい
る。チップ形成領域２２，２３はスクライブライン２１
により分離されている。チップ形成領域２２，２３には
パッド２７，２８が形成されている。スクライブライン
２１上には複数のＡｌパッド５１が形成されている。Ａ
ｌパッド５１は、ウエハに形成されたＴＥＧ(Test Elem
entary Group)などに電気的な試験を行う際に測定用針
を接触させるためのパッドである。
る。このウエハは、半導体チップが形成されるチップ形
成領域２２，２３及びスクライブライン２１を有してい
る。チップ形成領域２２，２３はスクライブライン２１
により分離されている。チップ形成領域２２，２３には
パッド２７，２８が形成されている。スクライブライン
２１上には複数のＡｌパッド５１が形成されている。Ａ
ｌパッド５１は、ウエハに形成されたＴＥＧ(Test Elem
entary Group)などに電気的な試験を行う際に測定用針
を接触させるためのパッドである。
【０００４】次に、このようなウエハ上のＡｌパッド５
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード（刃物）を用いてウエハをスクライブライン２１に
沿って切断する。このようにしてウエハから半導体チッ
プ（ＩＣチップ）２２，２３を分離する。なお、ダイシ
ングブレードによるカット幅２４がスクライブラインの
幅２１より狭いのは、ダイシングの際にスクライブライ
ン上でダイシングブレードがずれてもチップ形成領域２
２，２３を切断してしまうことがないようにするためで
ある。
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード（刃物）を用いてウエハをスクライブライン２１に
沿って切断する。このようにしてウエハから半導体チッ
プ（ＩＣチップ）２２，２３を分離する。なお、ダイシ
ングブレードによるカット幅２４がスクライブラインの
幅２１より狭いのは、ダイシングの際にスクライブライ
ン上でダイシングブレードがずれてもチップ形成領域２
２，２３を切断してしまうことがないようにするためで
ある。
【０００５】この後、分離されたＩＣチップ２２，２３
にはＴＣＰの実装工程が施される。
にはＴＣＰの実装工程が施される。
【０００６】すなわち、図８（ａ）に示すように、ま
ず、ＴＡＢ（Tape Automated Bonding）テープを準備す
る。このＴＡＢテープはフレキシブルテープ８１を有
し、このフレキシブルテープ８１上には接着剤（図示せ
ず）によりボンディングリード（フィンガー）８２が接
続されている。ボンディングリード８２はその先端にイ
ンナーリードを有している。
ず、ＴＡＢ（Tape Automated Bonding）テープを準備す
る。このＴＡＢテープはフレキシブルテープ８１を有
し、このフレキシブルテープ８１上には接着剤（図示せ
ず）によりボンディングリード（フィンガー）８２が接
続されている。ボンディングリード８２はその先端にイ
ンナーリードを有している。
【０００７】次に、図８（ｂ）に示すように、このイン
ナーリードをＩＣチップ２２のパッド２７上に位置合わ
せし、インナーリードとパッド２７を加熱及び加圧して
圧着する。このようにしてＴＣＰ実装を行う。
ナーリードをＩＣチップ２２のパッド２７上に位置合わ
せし、インナーリードとパッド２７を加熱及び加圧して
圧着する。このようにしてＴＣＰ実装を行う。
【０００８】ところで、上記従来の第１の半導体装置の
製造方法では、図５に示すように、Ａｌパッド５１の幅
が６０μｍ程度であり、ダイシングブレードによるカッ
ト幅２４が３０μｍ程度であり、Ａｌパッド５１の幅を
カット幅２４より広く形成している。このため、スクラ
イブ工程の際、Ａｌパッド５１が完全に切断されず、切
断後にＡｌパッド５１の一部が残ってしまい、その結
果、チップサイドにＡｌのかえりが発生する。Ａｌのか
えりとは、半導体チップ２２の外周付近（チップサイ
ド）でＡｌ片が立ち上がった状態で残ったものである。
Ａｌのかえりは、通常のワイヤボンディングでは特に問
題とならないが、図８に示すようなＴＣＰ実装及びＣＳ
Ｐ(Chip Sized Package)等を製作する場合に問題とな
る。
製造方法では、図５に示すように、Ａｌパッド５１の幅
が６０μｍ程度であり、ダイシングブレードによるカッ
ト幅２４が３０μｍ程度であり、Ａｌパッド５１の幅を
カット幅２４より広く形成している。このため、スクラ
イブ工程の際、Ａｌパッド５１が完全に切断されず、切
断後にＡｌパッド５１の一部が残ってしまい、その結
果、チップサイドにＡｌのかえりが発生する。Ａｌのか
えりとは、半導体チップ２２の外周付近（チップサイ
ド）でＡｌ片が立ち上がった状態で残ったものである。
Ａｌのかえりは、通常のワイヤボンディングでは特に問
題とならないが、図８に示すようなＴＣＰ実装及びＣＳ
Ｐ(Chip Sized Package)等を製作する場合に問題とな
る。
【０００９】つまり、最近のパッケージの縮小化によ
り、ＩＣチップ２２とそれをつなぐインナーリード（フ
ィンガー８２）との間隔が数十μｍ程度しかない。この
ため、Ａｌのかえりがチップサイドに発生すると、Ａｌ
のかえりとフィンガー８２とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上大きな問題となり、そのＩＣチップが不良と
なることがある。
り、ＩＣチップ２２とそれをつなぐインナーリード（フ
ィンガー８２）との間隔が数十μｍ程度しかない。この
ため、Ａｌのかえりがチップサイドに発生すると、Ａｌ
のかえりとフィンガー８２とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上大きな問題となり、そのＩＣチップが不良と
なることがある。
【００１０】図６は、従来の第２の半導体装置の製造方
法を説明するものであってウエハの一部を示す平面図で
あり、図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
法を説明するものであってウエハの一部を示す平面図で
あり、図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【００１１】まず、図６に示すようなウエハを製作す
る。このウエハのスクライブライン２１上には複数のＡ
ｌパッド６１が形成されており、Ａｌパッド６１にはＡ
ｌ配線６２が接続されている。
る。このウエハのスクライブライン２１上には複数のＡ
ｌパッド６１が形成されており、Ａｌパッド６１にはＡ
ｌ配線６２が接続されている。
【００１２】次に、このようなウエハ上のＡｌパッド６
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。
【００１３】ところで、上記従来の第２の半導体装置の
製造方法では、Ａｌパッド６１に接続され、スクライブ
ライン上に形成されたＴＥＧの配線６２の材料がＡｌで
あるため、スクライブ工程の際、Ａｌパッド６１が完全
に切断されず、切断後にＡｌパッド６１の一部が残って
しまうだけでなく、Ａｌ配線６２も完全に切断されず、
切断後にＡｌ配線６２の一部が残り、その結果、チップ
サイドにＡｌのかえりが発生する。従って、Ａｌのかえ
りとフィンガーとが接触して品質上大きな問題となり、
そのＩＣチップが不良となることがある。
製造方法では、Ａｌパッド６１に接続され、スクライブ
ライン上に形成されたＴＥＧの配線６２の材料がＡｌで
あるため、スクライブ工程の際、Ａｌパッド６１が完全
に切断されず、切断後にＡｌパッド６１の一部が残って
しまうだけでなく、Ａｌ配線６２も完全に切断されず、
切断後にＡｌ配線６２の一部が残り、その結果、チップ
サイドにＡｌのかえりが発生する。従って、Ａｌのかえ
りとフィンガーとが接触して品質上大きな問題となり、
そのＩＣチップが不良となることがある。
【００１４】図７は、従来の第３の半導体装置の製造方
法を説明するものであってウエハの一部を示す平面図で
あり、図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
法を説明するものであってウエハの一部を示す平面図で
あり、図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【００１５】まず、図７に示すようなウエハを製作す
る。ウエハのスクライブライン２１上には複数のＡｌパ
ッド７２が形成されている。Ａｌパッド７２の相互間に
はモニタ素子７１が配置されており、モニタ素子７１は
Ａｌパッド７２に電気的に接続されている。モニタ素子
７１及びＡｌパッド７２はＴＥＧを構成している。
る。ウエハのスクライブライン２１上には複数のＡｌパ
ッド７２が形成されている。Ａｌパッド７２の相互間に
はモニタ素子７１が配置されており、モニタ素子７１は
Ａｌパッド７２に電気的に接続されている。モニタ素子
７１及びＡｌパッド７２はＴＥＧを構成している。
【００１６】次に、このようなウエハ上のＡｌパッド５
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。
１を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。
【００１７】ところで、上記従来の第３の半導体装置の
製造方法では、Ａｌパッド５１の幅をカット幅２４より
広く形成しているため、チップサイドにＡｌのかえりが
発生する。その結果、品質上大きな問題となり、そのＩ
Ｃチップが不良となることがある。
製造方法では、Ａｌパッド５１の幅をカット幅２４より
広く形成しているため、チップサイドにＡｌのかえりが
発生する。その結果、品質上大きな問題となり、そのＩ
Ｃチップが不良となることがある。
【００１８】
【発明が解決しようとする課題】前述したように、従来
の半導体装置の製造方法では、スクライブ時にチップサ
イドにＡｌのかえりが発生し、Ａｌのかえりとインナー
リード（フィンガー８２）とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上の問題が発生する。
の半導体装置の製造方法では、スクライブ時にチップサ
イドにＡｌのかえりが発生し、Ａｌのかえりとインナー
リード（フィンガー８２）とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上の問題が発生する。
【００１９】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、スクライブ工程の際にチ
ップサイドにＡｌのかえりの発生を抑制することにより
半導体チップの品質を向上させた半導体装置の製造方法
を提供することにある。
れたものであり、その目的は、スクライブ工程の際にチ
ップサイドにＡｌのかえりの発生を抑制することにより
半導体チップの品質を向上させた半導体装置の製造方法
を提供することにある。
【００２０】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、スクライブ
ラインにＡｌパッドが形成され、スクライブラインに対
して垂直方向のＡｌパッドの幅が後記ダイシングブレー
ドによるカット幅より狭く形成されたウエハを準備する
工程と、ダイシングブレードを用いて前記ウエハをダイ
シングすることにより、複数の半導体チップを形成する
工程と、前記半導体チップにＴＣＰ実装を行う工程と、
を具備することを特徴とする。
め、本発明に係る半導体装置の製造方法は、スクライブ
ラインにＡｌパッドが形成され、スクライブラインに対
して垂直方向のＡｌパッドの幅が後記ダイシングブレー
ドによるカット幅より狭く形成されたウエハを準備する
工程と、ダイシングブレードを用いて前記ウエハをダイ
シングすることにより、複数の半導体チップを形成する
工程と、前記半導体チップにＴＣＰ実装を行う工程と、
を具備することを特徴とする。
【００２１】上記半導体装置の製造方法では、スクライ
ブラインに対して垂直方向のＡｌパッドの幅を、ダイシ
ングブレードによるカット幅より狭く形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Ａｌパッドを完全に切り
取ることができる。従って、切断後のチップサイドにＡ
ｌのかえりが発生することを抑制できる。このため、Ｔ
ＣＰ実装の際、Ａｌのかえりとインナーリード（フィン
ガー）とが接触することがない。よって、半導体チップ
の品質も向上させることができる。
ブラインに対して垂直方向のＡｌパッドの幅を、ダイシ
ングブレードによるカット幅より狭く形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Ａｌパッドを完全に切り
取ることができる。従って、切断後のチップサイドにＡ
ｌのかえりが発生することを抑制できる。このため、Ｔ
ＣＰ実装の際、Ａｌのかえりとインナーリード（フィン
ガー）とが接触することがない。よって、半導体チップ
の品質も向上させることができる。
【００２２】また、本発明に係る半導体装置の製造方法
においては、前記Ａｌパッドの幅が ２０μｍ以上８０μ
ｍ以下であることが好ましい。
においては、前記Ａｌパッドの幅が ２０μｍ以上８０μ
ｍ以下であることが好ましい。
【００２３】また、本発明に係る半導体装置の製造方法
において、前記ウエハを準備する工程におけるウエハの
スクライブラインには、前記Ａｌパッドに接続されたポ
リシリコン配線がさらに形成されていることも可能であ
る。このようにスクライブラインに配置した配線の材料
にＡｌに比べて材質的に硬いポリシリコンを用いている
ため、スクライブ工程の際、かえりが発生することがな
い。従って、ＴＣＰ実装の際、かえりとインナーリード
（フィンガー）とが接触することがなく、半導体チップ
の品質を向上させることができる。
において、前記ウエハを準備する工程におけるウエハの
スクライブラインには、前記Ａｌパッドに接続されたポ
リシリコン配線がさらに形成されていることも可能であ
る。このようにスクライブラインに配置した配線の材料
にＡｌに比べて材質的に硬いポリシリコンを用いている
ため、スクライブ工程の際、かえりが発生することがな
い。従って、ＴＣＰ実装の際、かえりとインナーリード
（フィンガー）とが接触することがなく、半導体チップ
の品質を向上させることができる。
【００２４】本発明に係る半導体装置の製造方法は、ス
クライブラインに平面形状が四角形のＡｌパッドが形成
され、後記ダイシングブレードによるカット領域の外側
に前記Ａｌパッドの２つの角が位置するように形成され
たウエハを準備する工程と、ダイシングブレードを用い
て前記ウエハをダイシングすることにより、複数の半導
体チップを形成する工程と、前記半導体チップにＴＣＰ
実装を行う工程と、を具備することを特徴とする。
クライブラインに平面形状が四角形のＡｌパッドが形成
され、後記ダイシングブレードによるカット領域の外側
に前記Ａｌパッドの２つの角が位置するように形成され
たウエハを準備する工程と、ダイシングブレードを用い
て前記ウエハをダイシングすることにより、複数の半導
体チップを形成する工程と、前記半導体チップにＴＣＰ
実装を行う工程と、を具備することを特徴とする。
【００２５】上記半導体装置の製造方法では、ダイシン
グブレードによるカット領域の外側にＡｌパッドの２つ
の角が位置するように該Ａｌパッドを形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Ａｌパッドをほぼ完全に
切り取ることができ、Ａｌのかえりを少なくすることが
できる。従って、ＴＣＰ実装の際、Ａｌのかえりとイン
ナーリード（フィンガー）とが接触することも少なくで
きる。よって、半導体チップの品質も向上させることが
できる。
グブレードによるカット領域の外側にＡｌパッドの２つ
の角が位置するように該Ａｌパッドを形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Ａｌパッドをほぼ完全に
切り取ることができ、Ａｌのかえりを少なくすることが
できる。従って、ＴＣＰ実装の際、Ａｌのかえりとイン
ナーリード（フィンガー）とが接触することも少なくで
きる。よって、半導体チップの品質も向上させることが
できる。
【００２６】本発明に係る半導体装置の製造方法は、ス
クライブラインにモニタ素子及びそれに一端が接続され
た幅１μｍ未満のＡｌ配線が形成され、チップ形成領域
に前記Ａｌ配線の他端が接続されたＡｌパッドが形成さ
れたウエハを準備する工程と、ダイシングブレードを用
いて前記ウエハをダイシングすることにより、複数の半
導体チップを形成する工程と、前記半導体チップにＴＣ
Ｐ実装を行う工程と、を具備することを特徴とする。
クライブラインにモニタ素子及びそれに一端が接続され
た幅１μｍ未満のＡｌ配線が形成され、チップ形成領域
に前記Ａｌ配線の他端が接続されたＡｌパッドが形成さ
れたウエハを準備する工程と、ダイシングブレードを用
いて前記ウエハをダイシングすることにより、複数の半
導体チップを形成する工程と、前記半導体チップにＴＣ
Ｐ実装を行う工程と、を具備することを特徴とする。
【００２７】上記半導体装置の製造方法では、スクライ
ブラインにモニタ素子を配置し、モニタ素子とＡｌ配線
を介して電気的に接続されたＡｌパッドをチップ形成領
域に配置している。このため、ダイシングブレードを用
いてウエハをスクライブラインに沿って切断した際、Ａ
ｌパッドが切断されることがない。従って、切断後のチ
ップサイドにＡｌのかえりが発生することがない。その
ため、ＴＣＰ実装の際、Ａｌのかえりとインナーリード
（フィンガー）とが接触することがない。よって、半導
体チップの品質を向上させることができる。また、スク
ライブラインに形成したＡｌ配線の幅を１μｍ未満にし
ているため、ダイシングの際、Ａｌ配線によるＡｌのか
えりを１μｍ未満に抑えることができる。従って、ＴＣ
Ｐ実装の際、Ａｌのかえりとインナーリードとが接触す
ることを抑制できる。
ブラインにモニタ素子を配置し、モニタ素子とＡｌ配線
を介して電気的に接続されたＡｌパッドをチップ形成領
域に配置している。このため、ダイシングブレードを用
いてウエハをスクライブラインに沿って切断した際、Ａ
ｌパッドが切断されることがない。従って、切断後のチ
ップサイドにＡｌのかえりが発生することがない。その
ため、ＴＣＰ実装の際、Ａｌのかえりとインナーリード
（フィンガー）とが接触することがない。よって、半導
体チップの品質を向上させることができる。また、スク
ライブラインに形成したＡｌ配線の幅を１μｍ未満にし
ているため、ダイシングの際、Ａｌ配線によるＡｌのか
えりを１μｍ未満に抑えることができる。従って、ＴＣ
Ｐ実装の際、Ａｌのかえりとインナーリードとが接触す
ることを抑制できる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
実施の形態について説明する。
【００２９】図１（ａ）は、本発明の第１の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図１（ｂ）は、図１
（ａ）に示す１ｂ−１ｂ線に沿った断面図である。
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図１（ｂ）は、図１
（ａ）に示す１ｂ−１ｂ線に沿った断面図である。
【００３０】まず、図１（ａ）に示すウエハを製作す
る。このウエハは、半導体チップが形成されるチップ形
成領域２２，２３及びスクライブライン２１を有してい
る。チップ形成領域２２，２３はスクライブライン２１
により分離されている。チップ形成領域２２，２３には
パッド２７，２８が形成されている。スクライブライン
２１上には複数のＡｌパッド１５が形成されている。Ａ
ｌパッド１５は、ウエハに形成されたＴＥＧなどに電気
的な試験を行う際に測定用針を接触させるためのパッド
である。スクライブラインに対して垂直方向のＡｌパッ
ド１５の幅は、後記ダイシングブレードによるカット幅
２４より狭く形成されており、具体的には例えば２０μ
ｍ以上８０μｍ以下であることが望ましい。また、カッ
ト幅２４とチップ形成領域２２との間には所定の間隔２
５を有している。また、スクライブラインに対して平行
方向のＡｌパッド１５の長さ２６は、前記垂直方向のＡ
ｌパッド１５の幅より長く形成されている。これは、前
記電気的な試験を行う際、Ａｌパッド１５に前記測定用
針を接触させやすくするためである。
る。このウエハは、半導体チップが形成されるチップ形
成領域２２，２３及びスクライブライン２１を有してい
る。チップ形成領域２２，２３はスクライブライン２１
により分離されている。チップ形成領域２２，２３には
パッド２７，２８が形成されている。スクライブライン
２１上には複数のＡｌパッド１５が形成されている。Ａ
ｌパッド１５は、ウエハに形成されたＴＥＧなどに電気
的な試験を行う際に測定用針を接触させるためのパッド
である。スクライブラインに対して垂直方向のＡｌパッ
ド１５の幅は、後記ダイシングブレードによるカット幅
２４より狭く形成されており、具体的には例えば２０μ
ｍ以上８０μｍ以下であることが望ましい。また、カッ
ト幅２４とチップ形成領域２２との間には所定の間隔２
５を有している。また、スクライブラインに対して平行
方向のＡｌパッド１５の長さ２６は、前記垂直方向のＡ
ｌパッド１５の幅より長く形成されている。これは、前
記電気的な試験を行う際、Ａｌパッド１５に前記測定用
針を接触させやすくするためである。
【００３１】図１（ｂ）に示すように、シリコン基板１
１上には絶縁膜１３が形成されており、この絶縁膜１３
上にはＡｌパッド１５が形成されている。このＡｌパッ
ド１５及び絶縁膜１３上にはシリコン酸化膜１７が形成
されており、シリコン酸化膜１７上にはシリコン窒化膜
１９が形成されている。シリコン窒化膜１９及びシリコ
ン酸化膜１７には、Ａｌパッド１５上に位置する開口部
２０が形成されている。
１上には絶縁膜１３が形成されており、この絶縁膜１３
上にはＡｌパッド１５が形成されている。このＡｌパッ
ド１５及び絶縁膜１３上にはシリコン酸化膜１７が形成
されており、シリコン酸化膜１７上にはシリコン窒化膜
１９が形成されている。シリコン窒化膜１９及びシリコ
ン酸化膜１７には、Ａｌパッド１５上に位置する開口部
２０が形成されている。
【００３２】次に、このようなウエハ上のＡｌパッド１
５を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード（刃物）を用いてウエハをスクライブライン２１に
沿って切断する。このようにしてウエハから半導体チッ
プ（ＩＣチップ）２２，２３を分離する。
５を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード（刃物）を用いてウエハをスクライブライン２１に
沿って切断する。このようにしてウエハから半導体チッ
プ（ＩＣチップ）２２，２３を分離する。
【００３３】この後、分離されたＩＣチップ２２，２３
にＴＣＰの実装工程を施す。
にＴＣＰの実装工程を施す。
【００３４】すなわち、まず、ＴＡＢテープを準備す
る。このＴＡＢテープは図８に示すものと同様である。
この後、インナーリード（フィンガー）をＩＣチップの
パッド２７上に位置合わせし、インナーリードとパッド
２７を加熱及び加圧して圧着する。このようにしてＴＣ
Ｐ実装を行う。
る。このＴＡＢテープは図８に示すものと同様である。
この後、インナーリード（フィンガー）をＩＣチップの
パッド２７上に位置合わせし、インナーリードとパッド
２７を加熱及び加圧して圧着する。このようにしてＴＣ
Ｐ実装を行う。
【００３５】上記第１の実施の形態によれば、スクライ
ブライン上のＡｌパッド１５におけるスクライブライン
に対して垂直方向の幅を、ダイシングブレードによるカ
ット幅２４より狭く形成している。このため、ダイシン
グブレードを用いてウエハをスクライブライン２１に沿
って切断した際、Ａｌパッド１５を完全に切り取ること
ができる。従って、従来の第１の半導体装置の製造方法
のように切断後のチップサイドにＡｌのかえりが発生す
ることがない。そのため、ＴＣＰ実装の際、Ａｌのかえ
りとインナーリード（フィンガー）とが接触することが
なく、シリコン基板１１とフィンガーのショートもしく
はフィンガー間のショートが起こることもない。よっ
て、チップ不良が発生することを防止でき、ＩＣチップ
の品質も向上させることができる。
ブライン上のＡｌパッド１５におけるスクライブライン
に対して垂直方向の幅を、ダイシングブレードによるカ
ット幅２４より狭く形成している。このため、ダイシン
グブレードを用いてウエハをスクライブライン２１に沿
って切断した際、Ａｌパッド１５を完全に切り取ること
ができる。従って、従来の第１の半導体装置の製造方法
のように切断後のチップサイドにＡｌのかえりが発生す
ることがない。そのため、ＴＣＰ実装の際、Ａｌのかえ
りとインナーリード（フィンガー）とが接触することが
なく、シリコン基板１１とフィンガーのショートもしく
はフィンガー間のショートが起こることもない。よっ
て、チップ不良が発生することを防止でき、ＩＣチップ
の品質も向上させることができる。
【００３６】尚、上記第１の実施の形態では、平面形状
が長方形のＡｌパッド１５を用いているが、他の形状の
Ａｌパッドを用いることも可能である。
が長方形のＡｌパッド１５を用いているが、他の形状の
Ａｌパッドを用いることも可能である。
【００３７】図２（ａ）は、本発明の第２の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図２（ｂ）は、図２
（ａ）に示す２ｂ−２ｂ線に沿った断面図である。図２
（ａ），（ｂ）においては図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図２（ｂ）は、図２
（ａ）に示す２ｂ−２ｂ線に沿った断面図である。図２
（ａ），（ｂ）においては図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
【００３８】まず、図２（ａ）に示すウエハを製作す
る。このウエハのスクライブライン２１上には複数のＡ
ｌパッド３３が形成されている。Ａｌパッド３３は、ウ
エハに形成されたＴＥＧなどに電気的な試験を行う際に
測定用針を接触させるためのパッドである。スクライブ
ラインに対して垂直方向のＡｌパッド３３の幅は、後記
ダイシングブレードによるカット幅２４より狭く形成さ
れている。また、スクライブラインに対して平行方向の
Ａｌパッド３３の長さは、前記垂直方向のＡｌパッド３
３の幅とほぼ同じである。Ａｌパッド３３にはポリシリ
コン配線３１が接続されており、このポリシリコン配線
３１はスクライブライン２１上に配置されている。
る。このウエハのスクライブライン２１上には複数のＡ
ｌパッド３３が形成されている。Ａｌパッド３３は、ウ
エハに形成されたＴＥＧなどに電気的な試験を行う際に
測定用針を接触させるためのパッドである。スクライブ
ラインに対して垂直方向のＡｌパッド３３の幅は、後記
ダイシングブレードによるカット幅２４より狭く形成さ
れている。また、スクライブラインに対して平行方向の
Ａｌパッド３３の長さは、前記垂直方向のＡｌパッド３
３の幅とほぼ同じである。Ａｌパッド３３にはポリシリ
コン配線３１が接続されており、このポリシリコン配線
３１はスクライブライン２１上に配置されている。
【００３９】図２（ｂ）に示すように、シリコン基板１
１上には絶縁膜１２が形成されており、この絶縁膜１２
上にはポリシリコン配線３１が形成されている。このポ
リシリコン配線３１及び絶縁膜１２の上には層間絶縁膜
１４が形成されており、この層間絶縁膜１４には接続孔
が形成されている。この接続孔内及び層間絶縁膜１４の
上にはＡｌパッド３３が形成されている。
１上には絶縁膜１２が形成されており、この絶縁膜１２
上にはポリシリコン配線３１が形成されている。このポ
リシリコン配線３１及び絶縁膜１２の上には層間絶縁膜
１４が形成されており、この層間絶縁膜１４には接続孔
が形成されている。この接続孔内及び層間絶縁膜１４の
上にはＡｌパッド３３が形成されている。
【００４０】上記第２の実施の形態においては第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００４１】さらに、本実施の形態では、スクライブラ
イン２１上に配置したＴＥＧの配線３１の材料にポリシ
リコンを用いている。このポリシリコンはＡｌに比べて
材質的に硬いので、スクライブ工程の際、従来の第２の
半導体装置の製造方法のようなかえりが発生することが
ない。従って、ＴＣＰ実装の際、シリコン基板１１とフ
ィンガーのショートもしくはフィンガー間のショートが
起こることがなく、チップ不良が発生することを防止で
き、ＩＣチップの品質も向上させることができる。
イン２１上に配置したＴＥＧの配線３１の材料にポリシ
リコンを用いている。このポリシリコンはＡｌに比べて
材質的に硬いので、スクライブ工程の際、従来の第２の
半導体装置の製造方法のようなかえりが発生することが
ない。従って、ＴＣＰ実装の際、シリコン基板１１とフ
ィンガーのショートもしくはフィンガー間のショートが
起こることがなく、チップ不良が発生することを防止で
き、ＩＣチップの品質も向上させることができる。
【００４２】また、ポリシリコン配線３１はＩＣチップ
２２，２３内にも用いているため、ウエハ製造プロセス
を大幅に変更する必要なくスクライブライン２１にポリ
シリコン配線３１を形成することができる。
２２，２３内にも用いているため、ウエハ製造プロセス
を大幅に変更する必要なくスクライブライン２１にポリ
シリコン配線３１を形成することができる。
【００４３】図３（ａ）は、本発明の第３の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図３（ｂ）は、図３
（ａ）に示す３ｂ−３ｂ線に沿った断面図である。図３
（ａ），（ｂ）においては図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図３（ｂ）は、図３
（ａ）に示す３ｂ−３ｂ線に沿った断面図である。図３
（ａ），（ｂ）においては図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
【００４４】まず、図３（ａ）に示すウエハを製作す
る。ウエハのスクライブライン２１上には複数のＡｌパ
ッド３５が形成されている。Ａｌパッド３５は、ウエハ
に形成されたＴＥＧなどに電気的な試験を行う際に測定
用針を接触させるためのパッドである。Ａｌパッド３５
は、その平面形状が四角形からなり、スクライブライン
上のダイシングブレードによるカット領域２４の外側に
Ａｌパッドの２つの角が位置するように形成されてい
る。言い換えると、従来の第１の半導体装置の製造方法
では、ウエハのスクライブラインに形成されたＴＥＧの
Ａｌパッドがスクライブラインに対して平行な四辺形か
らなる形状を有しているが、本実施の形態では、ウエハ
のスクライブラインに形成されたＴＥＧのＡｌパッド３
５がスクライブラインに対して対角線が平行する四辺形
からなる形状を有するように配置されている。
る。ウエハのスクライブライン２１上には複数のＡｌパ
ッド３５が形成されている。Ａｌパッド３５は、ウエハ
に形成されたＴＥＧなどに電気的な試験を行う際に測定
用針を接触させるためのパッドである。Ａｌパッド３５
は、その平面形状が四角形からなり、スクライブライン
上のダイシングブレードによるカット領域２４の外側に
Ａｌパッドの２つの角が位置するように形成されてい
る。言い換えると、従来の第１の半導体装置の製造方法
では、ウエハのスクライブラインに形成されたＴＥＧの
Ａｌパッドがスクライブラインに対して平行な四辺形か
らなる形状を有しているが、本実施の形態では、ウエハ
のスクライブラインに形成されたＴＥＧのＡｌパッド３
５がスクライブラインに対して対角線が平行する四辺形
からなる形状を有するように配置されている。
【００４５】上記第３の実施の形態によれば、スクライ
ブライン上のダイシングブレードによるカット領域２４
の外側にＡｌパッドの２つの角が位置するようにＡｌパ
ッド３５を形成している。このようにＡｌパッドの向き
を従来のものから変更することにより、ダイシングブレ
ードを用いてウエハをスクライブライン２１に沿って切
断した際、Ａｌパッド３５をほぼ完全に切り取ることが
でき、Ａｌのかえりを少なくすることができる。言い換
えると、Ａｌパッド３５の向きを変更することによりＡ
ｌパッドの面積が大きいわりにＡｌのかえりを少なくで
きる。従って、ＴＣＰ実装の際、Ａｌのかえりとインナ
ーリード（フィンガー）とが接触することも少なくで
き、シリコン基板１１とフィンガーのショートもしくは
フィンガー間のショートが起こることも抑制できる。よ
って、チップ不良が発生することを抑えることができ、
ＩＣチップの品質も向上させることができる。
ブライン上のダイシングブレードによるカット領域２４
の外側にＡｌパッドの２つの角が位置するようにＡｌパ
ッド３５を形成している。このようにＡｌパッドの向き
を従来のものから変更することにより、ダイシングブレ
ードを用いてウエハをスクライブライン２１に沿って切
断した際、Ａｌパッド３５をほぼ完全に切り取ることが
でき、Ａｌのかえりを少なくすることができる。言い換
えると、Ａｌパッド３５の向きを変更することによりＡ
ｌパッドの面積が大きいわりにＡｌのかえりを少なくで
きる。従って、ＴＣＰ実装の際、Ａｌのかえりとインナ
ーリード（フィンガー）とが接触することも少なくで
き、シリコン基板１１とフィンガーのショートもしくは
フィンガー間のショートが起こることも抑制できる。よ
って、チップ不良が発生することを抑えることができ、
ＩＣチップの品質も向上させることができる。
【００４６】図４は、本発明の第４の実施の形態による
半導体装置の製造方法を説明するものであってウエハの
一部を示す平面図であり、図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
半導体装置の製造方法を説明するものであってウエハの
一部を示す平面図であり、図１と同一部分には同一符号
を付し、異なる部分についてのみ説明する。
【００４７】まず、図４に示すウエハを製作する。この
ウエハは、半導体チップが形成されるチップ形成領域２
２，２３及びスクライブライン２１を有している。チッ
プ形成領域２２にはＡｌパッド４１，４２が形成されて
おり、スクライブライン２１上にはモニタ素子４７が形
成されている。モニタ素子４７はＡｌ配線４３，４４を
介してＡｌパッド４１，４２に電気的に接続されてい
る。Ａｌ配線４３，４４それぞれの幅ａは１μｍ未満と
している。モニタ素子４７及びＡｌパッド４１，４２は
ＴＥＧを構成している。Ａｌパッド４１，４２は、ＴＥ
Ｇなどに電気的な試験を行う際に測定用針を接触させる
ためのパッドである。スクライブラインに対して垂直方
向のモニタ素子４７の幅は、ダイシングブレードによる
カット幅２４より狭く形成されている。
ウエハは、半導体チップが形成されるチップ形成領域２
２，２３及びスクライブライン２１を有している。チッ
プ形成領域２２にはＡｌパッド４１，４２が形成されて
おり、スクライブライン２１上にはモニタ素子４７が形
成されている。モニタ素子４７はＡｌ配線４３，４４を
介してＡｌパッド４１，４２に電気的に接続されてい
る。Ａｌ配線４３，４４それぞれの幅ａは１μｍ未満と
している。モニタ素子４７及びＡｌパッド４１，４２は
ＴＥＧを構成している。Ａｌパッド４１，４２は、ＴＥ
Ｇなどに電気的な試験を行う際に測定用針を接触させる
ためのパッドである。スクライブラインに対して垂直方
向のモニタ素子４７の幅は、ダイシングブレードによる
カット幅２４より狭く形成されている。
【００４８】次に、このようなウエハ上のＡｌパッド４
１，４２を用いて電気的な試験を行い、その後、ウエハ
にダイシング工程を施す。この後、分離されたＩＣチッ
プ２２，２３にＴＣＰの実装工程を施す。
１，４２を用いて電気的な試験を行い、その後、ウエハ
にダイシング工程を施す。この後、分離されたＩＣチッ
プ２２，２３にＴＣＰの実装工程を施す。
【００４９】上記第４の実施の形態によれば、スクライ
ブライン２１上にモニタ素子４７を配置し、モニタ素子
４７に電気的に接続されたＡｌパッド４１，４２をチッ
プ形成領域２２に形成している。このため、ダイシング
ブレードを用いてウエハをスクライブライン２１に沿っ
て切断した際、Ａｌパッド４１，４２が切断されること
がない。従って、従来の第３の半導体装置の製造方法の
ように切断後のチップサイドにＡｌのかえりが発生する
ことがない。そのため、ＴＣＰ実装の際、Ａｌのかえり
とインナーリード（フィンガー）とが接触することがな
く、シリコン基板とフィンガーのショートもしくはフィ
ンガー間のショートが起こることもない。よって、チッ
プ不良が発生することを防止でき、ＩＣチップの品質も
向上させることができる。
ブライン２１上にモニタ素子４７を配置し、モニタ素子
４７に電気的に接続されたＡｌパッド４１，４２をチッ
プ形成領域２２に形成している。このため、ダイシング
ブレードを用いてウエハをスクライブライン２１に沿っ
て切断した際、Ａｌパッド４１，４２が切断されること
がない。従って、従来の第３の半導体装置の製造方法の
ように切断後のチップサイドにＡｌのかえりが発生する
ことがない。そのため、ＴＣＰ実装の際、Ａｌのかえり
とインナーリード（フィンガー）とが接触することがな
く、シリコン基板とフィンガーのショートもしくはフィ
ンガー間のショートが起こることもない。よって、チッ
プ不良が発生することを防止でき、ＩＣチップの品質も
向上させることができる。
【００５０】また、本実施の形態では、スクライブライ
ン２１上に形成したＡｌ配線４３，４４の幅ａを１μｍ
未満にしている。このため、ダイシングブレードを用い
てウエハをスクライブライン２１に沿って切断した際、
Ａｌ配線４３，４４によるＡｌのかえりを１μｍ程度未
満に抑えることができる。従って、ＴＣＰ実装の際、Ａ
ｌのかえりとインナーリード（フィンガー）とが接触す
ることを抑制でき、シリコン基板とフィンガーのショー
トもしくはフィンガー間のショートが起こることも抑え
ることができる。よって、チップ不良が発生することを
抑制でき、ＩＣチップの品質も向上させることができ
る。
ン２１上に形成したＡｌ配線４３，４４の幅ａを１μｍ
未満にしている。このため、ダイシングブレードを用い
てウエハをスクライブライン２１に沿って切断した際、
Ａｌ配線４３，４４によるＡｌのかえりを１μｍ程度未
満に抑えることができる。従って、ＴＣＰ実装の際、Ａ
ｌのかえりとインナーリード（フィンガー）とが接触す
ることを抑制でき、シリコン基板とフィンガーのショー
トもしくはフィンガー間のショートが起こることも抑え
ることができる。よって、チップ不良が発生することを
抑制でき、ＩＣチップの品質も向上させることができ
る。
【００５１】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
Ａｌパッドの形状は発明の主旨に反しない限り他の形状
に変更することも可能である。
ず、種々変更して実施することが可能である。例えば、
Ａｌパッドの形状は発明の主旨に反しない限り他の形状
に変更することも可能である。
【００５２】
【発明の効果】以上説明したように本発明によれば、ス
クライブラインに対して垂直方向のＡｌパッドの幅を、
ダイシングブレードによるカット幅より狭く形成してい
る。したがって、スクライブ工程の際にチップサイドに
Ａｌのかえりの発生を抑制することができ、半導体チッ
プの品質を向上させることができる半導体装置の製造方
法を提供することができる。
クライブラインに対して垂直方向のＡｌパッドの幅を、
ダイシングブレードによるカット幅より狭く形成してい
る。したがって、スクライブ工程の際にチップサイドに
Ａｌのかえりの発生を抑制することができ、半導体チッ
プの品質を向上させることができる半導体装置の製造方
法を提供することができる。
【図１】図１（ａ）は、本発明の第１の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図１（ｂ）は、図１（ａ）
に示す１ｂ−１ｂ線に沿った断面図である。
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図１（ｂ）は、図１（ａ）
に示す１ｂ−１ｂ線に沿った断面図である。
【図２】図２（ａ）は、本発明の第２の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図２（ｂ）は、図２（ａ）
に示す２ｂ−２ｂ線に沿った断面図である。
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図２（ｂ）は、図２（ａ）
に示す２ｂ−２ｂ線に沿った断面図である。
【図３】図３（ａ）は、本発明の第３の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図３（ｂ）は、図３（ａ）
に示す３ｂ−３ｂ線に沿った断面図である。
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図３（ｂ）は、図３（ａ）
に示す３ｂ−３ｂ線に沿った断面図である。
【図４】本発明の第４の実施の形態による半導体装置の
製造方法を説明するものであってウエハの一部を示す平
面図である。
製造方法を説明するものであってウエハの一部を示す平
面図である。
【図５】従来の第１の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。
ものであり、ウエハの一部を示す平面図である。
【図６】従来の第２の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。
ものであり、ウエハの一部を示す平面図である。
【図７】従来の第３の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。
ものであり、ウエハの一部を示す平面図である。
【図８】図８（ａ），（ｂ）は、図５に示す半導体チッ
プにＴＣＰの実装工程を施している様子を示す断面図で
ある。
プにＴＣＰの実装工程を施している様子を示す断面図で
ある。
１２，１３ 絶縁膜 １４ 層間絶縁膜 １５ Ａｌパッド １７ シリコン酸化膜 １９ シリコン窒化膜 ２０ 開口部 ２１ スクライブライン ２２，２３ チップ形成領域（ＩＣチップ） ２４ ブレードによるカット幅 ２５ カット幅とチップ形成領域との間隔 ２６ スクライブラインに対して平行方向のＡｌパッド
の長さ ２７，２８ パッド ３１ ポリシリコン配線 ３３ Ａｌパッド ３５ Ａｌパッド ４１，４２ Ａｌパッド ４３，４４ Ａｌ配線 ４７ モニタ素子 ５１ Ａｌパッド ６１ Ａｌパッド ６２ Ａｌ配線 ７１ モニタ素子 ７２ Ａｌパッド ８１ フレキシブルテープ ８２ ボンディングリード（フィンガー）
の長さ ２７，２８ パッド ３１ ポリシリコン配線 ３３ Ａｌパッド ３５ Ａｌパッド ４１，４２ Ａｌパッド ４３，４４ Ａｌ配線 ４７ モニタ素子 ５１ Ａｌパッド ６１ Ａｌパッド ６２ Ａｌ配線 ７１ モニタ素子 ７２ Ａｌパッド ８１ フレキシブルテープ ８２ ボンディングリード（フィンガー）
Claims (5)
- 【請求項１】 スクライブラインにＡｌパッドが形成さ
れ、スクライブラインに対して垂直方向のＡｌパッドの
幅が後記ダイシングブレードによるカット幅より狭く形
成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにＴＣＰ実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記Ａｌパッドの幅が２０μｍ以上８０
μｍ以下であることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項３】 前記ウエハを準備する工程におけるウエ
ハのスクライブラインには、前記Ａｌパッドに接続され
たポリシリコン配線がさらに形成されていることを特徴
とする請求項1又は２記載の半導体装置の製造方法。 - 【請求項４】 スクライブラインに平面形状が四角形の
Ａｌパッドが形成され、後記ダイシングブレードによる
カット領域の外側に前記Ａｌパッドの２つの角が位置す
るように形成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにＴＣＰ実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項５】 スクライブラインにモニタ素子及びそれ
に一端が接続された幅１μｍ未満のＡｌ配線が形成さ
れ、チップ形成領域に前記Ａｌ配線の他端が接続された
Ａｌパッドが形成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにＴＣＰ実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234572A JP2001060567A (ja) | 1999-08-20 | 1999-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234572A JP2001060567A (ja) | 1999-08-20 | 1999-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060567A true JP2001060567A (ja) | 2001-03-06 |
Family
ID=16973128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11234572A Withdrawn JP2001060567A (ja) | 1999-08-20 | 1999-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060567A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2005191334A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体ウェーハ |
| US7078805B2 (en) | 2002-10-17 | 2006-07-18 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| JP2008085043A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 |
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010140995A (ja) * | 2008-12-10 | 2010-06-24 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
| WO2016079969A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
| JP2016105463A (ja) * | 2014-11-19 | 2016-06-09 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
-
1999
- 1999-08-20 JP JP11234572A patent/JP2001060567A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078805B2 (en) | 2002-10-17 | 2006-07-18 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US7416964B2 (en) | 2002-10-17 | 2008-08-26 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US7638411B2 (en) | 2002-10-17 | 2009-12-29 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2005191334A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体ウェーハ |
| JP2008085043A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 |
| JP2010140995A (ja) * | 2008-12-10 | 2010-06-24 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
| WO2016079969A1 (ja) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
| JP2016105463A (ja) * | 2014-11-19 | 2016-06-09 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
| US10026663B2 (en) | 2014-11-19 | 2018-07-17 | Denso Corporation | Semiconductor wafer and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0813238B1 (en) | Flip-Chip Semiconductor device with test structure and method of manufacturing the same | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| US5899729A (en) | Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions | |
| CN103311212B (zh) | 半导体装置 | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JP2010272759A (ja) | テープキャリアパッケージ、テープキャリアパッケージ個別品、及びそれらの製造方法 | |
| TWI260753B (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| JP2001127256A (ja) | 半導体装置 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JP2001060568A (ja) | 半導体装置の製造方法 | |
| JPH11204525A (ja) | 半導体装置の製造方法 | |
| JP2005032983A (ja) | 半導体装置およびその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JPH0514513Y2 (ja) | ||
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| TWI417975B (zh) | 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法 | |
| CN100533718C (zh) | 包括至少一个测试接触结构的芯片 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JP2002093753A (ja) | ダイシングブレード及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |