JP2001060567A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2001060567A JP2001060567A JP11234572A JP23457299A JP2001060567A JP 2001060567 A JP2001060567 A JP 2001060567A JP 11234572 A JP11234572 A JP 11234572A JP 23457299 A JP23457299 A JP 23457299A JP 2001060567 A JP2001060567 A JP 2001060567A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wafer
- scribe line
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/701—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 スクライブ工程の際にチップサイドにAlの
かえりの発生を抑制することにより半導体チップの品質
を向上させた半導体装置の製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、
スクライブライン21にAlパッド15が形成され、ス
クライブライン21に対して垂直方向のAlパッド15
の幅が後記ダイシングブレードによるカット幅24より
狭く形成されたウエハを準備する工程と、ダイシングブ
レードを用いて前記ウエハをダイシングすることによ
り、複数の半導体チップ22,23を形成する工程と、
前記半導体チップにTCP実装を行う工程と、を具備す
るものである。これにより、スクライブ工程の際にチッ
プサイドにAlのかえりの発生を抑制できる。
(57) [Problem] To provide a method of manufacturing a semiconductor device in which the quality of a semiconductor chip is improved by suppressing generation of Al burrs on a chip side in a scribe process. A method of manufacturing a semiconductor device according to the present invention includes:
An Al pad 15 is formed on the scribe line 21, and the Al pad 15 is perpendicular to the scribe line 21.
Preparing a wafer having a width smaller than a cut width 24 by a dicing blade described later; and forming a plurality of semiconductor chips 22 and 23 by dicing the wafer using a dicing blade.
Performing TCP mounting on the semiconductor chip. Thereby, the occurrence of burrs of Al on the chip side during the scribe process can be suppressed.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、スクライブ工程の際にチップサイ
ドにAlのかえりの発生を抑制した半導体装置の製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which burrs of Al are suppressed on a chip side during a scribe step.
【0002】[0002]
【従来の技術】図5は、従来の第1の半導体装置の製造
方法を説明するものであり、ウエハの一部を示す平面図
である。図8(a),(b)は、図5に示す半導体チッ
プにTCP(テープキャリアパッケージ)の実装工程を
施している様子を示す断面図である。2. Description of the Related Art FIG. 5 is a plan view showing a part of a wafer for explaining a conventional method of manufacturing a first semiconductor device. FIGS. 8A and 8B are cross-sectional views showing a state in which a TCP (tape carrier package) mounting process is performed on the semiconductor chip shown in FIG.
【0003】まず、図5に示すようなウエハを製作す
る。このウエハは、半導体チップが形成されるチップ形
成領域22,23及びスクライブライン21を有してい
る。チップ形成領域22,23はスクライブライン21
により分離されている。チップ形成領域22,23には
パッド27,28が形成されている。スクライブライン
21上には複数のAlパッド51が形成されている。A
lパッド51は、ウエハに形成されたTEG(Test Elem
entary Group)などに電気的な試験を行う際に測定用針
を接触させるためのパッドである。First, a wafer as shown in FIG. 5 is manufactured. This wafer has chip forming regions 22 and 23 where semiconductor chips are formed and scribe lines 21. The chip forming regions 22 and 23 are scribe lines 21
Are separated by Pads 27 and 28 are formed in the chip forming regions 22 and 23. A plurality of Al pads 51 are formed on the scribe line 21. A
The l-pad 51 is connected to a TEG (Test Elem) formed on the wafer.
This is a pad for contacting a measuring needle when an electrical test is performed on an entity group or the like.
【0004】次に、このようなウエハ上のAlパッド5
1を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード(刃物)を用いてウエハをスクライブライン21に
沿って切断する。このようにしてウエハから半導体チッ
プ(ICチップ)22,23を分離する。なお、ダイシ
ングブレードによるカット幅24がスクライブラインの
幅21より狭いのは、ダイシングの際にスクライブライ
ン上でダイシングブレードがずれてもチップ形成領域2
2,23を切断してしまうことがないようにするためで
ある。Next, an Al pad 5 on such a wafer is used.
Then, an electrical test is performed using No. 1 and then a dicing process is performed on the wafer. That is, the wafer is cut along the scribe line 21 using the rotated dicing blade (blade). Thus, the semiconductor chips (IC chips) 22 and 23 are separated from the wafer. Note that the reason why the cut width 24 by the dicing blade is smaller than the width 21 of the scribe line is that the chip forming area 2 is formed even when the dicing blade is displaced on the scribe line during dicing.
This is so as not to cut the pieces 2 and 23.
【0005】この後、分離されたICチップ22,23
にはTCPの実装工程が施される。[0005] Thereafter, the separated IC chips 22 and 23 are separated.
Is subjected to a TCP mounting process.
【0006】すなわち、図8(a)に示すように、ま
ず、TAB(Tape Automated Bonding)テープを準備す
る。このTABテープはフレキシブルテープ81を有
し、このフレキシブルテープ81上には接着剤(図示せ
ず)によりボンディングリード(フィンガー)82が接
続されている。ボンディングリード82はその先端にイ
ンナーリードを有している。That is, as shown in FIG. 8A, first, a TAB (Tape Automated Bonding) tape is prepared. The TAB tape has a flexible tape 81, on which bonding leads (fingers) 82 are connected by an adhesive (not shown). The bonding lead 82 has an inner lead at its tip.
【0007】次に、図8(b)に示すように、このイン
ナーリードをICチップ22のパッド27上に位置合わ
せし、インナーリードとパッド27を加熱及び加圧して
圧着する。このようにしてTCP実装を行う。Next, as shown in FIG. 8B, the inner lead is positioned on the pad 27 of the IC chip 22, and the inner lead and the pad 27 are pressed and heated and pressed. Thus, the TCP mounting is performed.
【0008】ところで、上記従来の第1の半導体装置の
製造方法では、図5に示すように、Alパッド51の幅
が60μm程度であり、ダイシングブレードによるカッ
ト幅24が30μm程度であり、Alパッド51の幅を
カット幅24より広く形成している。このため、スクラ
イブ工程の際、Alパッド51が完全に切断されず、切
断後にAlパッド51の一部が残ってしまい、その結
果、チップサイドにAlのかえりが発生する。Alのか
えりとは、半導体チップ22の外周付近(チップサイ
ド)でAl片が立ち上がった状態で残ったものである。
Alのかえりは、通常のワイヤボンディングでは特に問
題とならないが、図8に示すようなTCP実装及びCS
P(Chip Sized Package)等を製作する場合に問題とな
る。In the first conventional method of manufacturing a semiconductor device, as shown in FIG. 5, the width of the Al pad 51 is about 60 μm, the cut width 24 by the dicing blade is about 30 μm, The width of 51 is wider than the cut width 24. Therefore, in the scribing step, the Al pad 51 is not completely cut, and a part of the Al pad 51 remains after the cutting, and as a result, burrs of Al occur on the chip side. The Al burrs are those remaining in a state in which Al pieces are raised near the outer periphery of the semiconductor chip 22 (chip side).
The burr of Al is not particularly problematic in normal wire bonding, but the TCP mounting and CS as shown in FIG.
This is a problem when a P (Chip Sized Package) or the like is manufactured.
【0009】つまり、最近のパッケージの縮小化によ
り、ICチップ22とそれをつなぐインナーリード(フ
ィンガー82)との間隔が数十μm程度しかない。この
ため、Alのかえりがチップサイドに発生すると、Al
のかえりとフィンガー82とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上大きな問題となり、そのICチップが不良と
なることがある。That is, due to the recent miniaturization of the package, the distance between the IC chip 22 and the inner lead (finger 82) connecting it is only about several tens of μm. Therefore, when burrs of Al occur on the chip side, Al
The burrs and the fingers 82 come into contact with each other to cause a short circuit between the substrate and the fingers or a short circuit between the fingers, which causes a serious problem in quality and may cause the IC chip to be defective.
【0010】図6は、従来の第2の半導体装置の製造方
法を説明するものであってウエハの一部を示す平面図で
あり、図5と同一部分には同一符号を付し、異なる部分
についてのみ説明する。FIG. 6 is a plan view showing a part of a wafer for explaining a second conventional method of manufacturing a semiconductor device. The same parts as those in FIG. Will be described only.
【0011】まず、図6に示すようなウエハを製作す
る。このウエハのスクライブライン21上には複数のA
lパッド61が形成されており、Alパッド61にはA
l配線62が接続されている。First, a wafer as shown in FIG. 6 is manufactured. On the scribe line 21 of this wafer, a plurality of A
1 pad 61 is formed.
The l wiring 62 is connected.
【0012】次に、このようなウエハ上のAlパッド6
1を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。Next, the Al pad 6 on such a wafer
Then, an electrical test is performed using No. 1 and then a dicing process is performed on the wafer.
【0013】ところで、上記従来の第2の半導体装置の
製造方法では、Alパッド61に接続され、スクライブ
ライン上に形成されたTEGの配線62の材料がAlで
あるため、スクライブ工程の際、Alパッド61が完全
に切断されず、切断後にAlパッド61の一部が残って
しまうだけでなく、Al配線62も完全に切断されず、
切断後にAl配線62の一部が残り、その結果、チップ
サイドにAlのかえりが発生する。従って、Alのかえ
りとフィンガーとが接触して品質上大きな問題となり、
そのICチップが不良となることがある。In the second conventional method of manufacturing a semiconductor device, the material of the TEG wiring 62 connected to the Al pad 61 and formed on the scribe line is Al. The pad 61 is not completely cut, not only a part of the Al pad 61 remains after cutting, but also the Al wiring 62 is not completely cut,
After the cutting, part of the Al wiring 62 remains, and as a result, burrs of Al occur on the chip side. Therefore, the Al burrs and the fingers come into contact with each other, resulting in a large quality problem.
The IC chip may be defective.
【0014】図7は、従来の第3の半導体装置の製造方
法を説明するものであってウエハの一部を示す平面図で
あり、図5と同一部分には同一符号を付し、異なる部分
についてのみ説明する。FIG. 7 is a plan view for explaining a third conventional method of manufacturing a semiconductor device and is a plan view showing a part of a wafer. The same parts as those in FIG. Will be described only.
【0015】まず、図7に示すようなウエハを製作す
る。ウエハのスクライブライン21上には複数のAlパ
ッド72が形成されている。Alパッド72の相互間に
はモニタ素子71が配置されており、モニタ素子71は
Alパッド72に電気的に接続されている。モニタ素子
71及びAlパッド72はTEGを構成している。First, a wafer as shown in FIG. 7 is manufactured. A plurality of Al pads 72 are formed on the scribe line 21 of the wafer. The monitor element 71 is arranged between the Al pads 72, and the monitor element 71 is electrically connected to the Al pad 72. The monitor element 71 and the Al pad 72 constitute a TEG.
【0016】次に、このようなウエハ上のAlパッド5
1を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。Next, the Al pad 5 on such a wafer
Then, an electrical test is performed using No. 1 and then a dicing process is performed on the wafer.
【0017】ところで、上記従来の第3の半導体装置の
製造方法では、Alパッド51の幅をカット幅24より
広く形成しているため、チップサイドにAlのかえりが
発生する。その結果、品質上大きな問題となり、そのI
Cチップが不良となることがある。In the third conventional method of manufacturing a semiconductor device, since the width of the Al pad 51 is formed wider than the cut width 24, burrs of Al occur on the chip side. As a result, there is a major problem in quality.
The C chip may be defective.
【0018】[0018]
【発明が解決しようとする課題】前述したように、従来
の半導体装置の製造方法では、スクライブ時にチップサ
イドにAlのかえりが発生し、Alのかえりとインナー
リード(フィンガー82)とが接触して基板とフィンガ
ーのショートもしくはフィンガー間のショートが起こ
り、品質上の問題が発生する。As described above, in the conventional method of manufacturing a semiconductor device, Al burrs occur on the chip side during scribing, and the Al burrs come into contact with the inner leads (finger 82). A short circuit between the substrate and the finger or a short circuit between the fingers occurs, which causes a quality problem.
【0019】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、スクライブ工程の際にチ
ップサイドにAlのかえりの発生を抑制することにより
半導体チップの品質を向上させた半導体装置の製造方法
を提供することにある。The present invention has been made in view of the above circumstances, and has as its object to improve the quality of a semiconductor chip by suppressing the generation of Al burrs on the chip side during a scribe process. To provide a method for manufacturing a semiconductor device.
【0020】[0020]
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、スクライブ
ラインにAlパッドが形成され、スクライブラインに対
して垂直方向のAlパッドの幅が後記ダイシングブレー
ドによるカット幅より狭く形成されたウエハを準備する
工程と、ダイシングブレードを用いて前記ウエハをダイ
シングすることにより、複数の半導体チップを形成する
工程と、前記半導体チップにTCP実装を行う工程と、
を具備することを特徴とする。In order to solve the above-mentioned problems, in a method of manufacturing a semiconductor device according to the present invention, an Al pad is formed on a scribe line, and a width of the Al pad in a direction perpendicular to the scribe line is described later. A step of preparing a wafer formed narrower than a cut width by a dicing blade; a step of forming a plurality of semiconductor chips by dicing the wafer using a dicing blade; and a step of performing TCP mounting on the semiconductor chip. ,
It is characterized by having.
【0021】上記半導体装置の製造方法では、スクライ
ブラインに対して垂直方向のAlパッドの幅を、ダイシ
ングブレードによるカット幅より狭く形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Alパッドを完全に切り
取ることができる。従って、切断後のチップサイドにA
lのかえりが発生することを抑制できる。このため、T
CP実装の際、Alのかえりとインナーリード(フィン
ガー)とが接触することがない。よって、半導体チップ
の品質も向上させることができる。In the above method of manufacturing a semiconductor device, the width of the Al pad in the direction perpendicular to the scribe line is formed to be smaller than the cut width by the dicing blade. Therefore, when the wafer is cut along the scribe line using the dicing blade, the Al pad can be completely cut off. Therefore, A
The occurrence of burrs of 1 can be suppressed. Therefore, T
At the time of CP mounting, the burrs of Al do not contact the inner leads (fingers). Therefore, the quality of the semiconductor chip can be improved.
【0022】また、本発明に係る半導体装置の製造方法
においては、前記Alパッドの幅が 20μm以上80μ
m以下であることが好ましい。Further, a method of manufacturing a semiconductor device according to the present invention.
In the above, the width of the Al pad is 20μm or more and 80μ
m or less.
【0023】また、本発明に係る半導体装置の製造方法
において、前記ウエハを準備する工程におけるウエハの
スクライブラインには、前記Alパッドに接続されたポ
リシリコン配線がさらに形成されていることも可能であ
る。このようにスクライブラインに配置した配線の材料
にAlに比べて材質的に硬いポリシリコンを用いている
ため、スクライブ工程の際、かえりが発生することがな
い。従って、TCP実装の際、かえりとインナーリード
(フィンガー)とが接触することがなく、半導体チップ
の品質を向上させることができる。In the method of manufacturing a semiconductor device according to the present invention, a polysilicon line connected to the Al pad may be further formed on a scribe line of the wafer in the step of preparing the wafer. is there. As described above, since the material of the wiring arranged on the scribe line is made of polysilicon which is harder than Al, no burrs are generated in the scribe process. Therefore, the burrs do not come into contact with the inner leads (fingers) during TCP mounting, and the quality of the semiconductor chip can be improved.
【0024】本発明に係る半導体装置の製造方法は、ス
クライブラインに平面形状が四角形のAlパッドが形成
され、後記ダイシングブレードによるカット領域の外側
に前記Alパッドの2つの角が位置するように形成され
たウエハを準備する工程と、ダイシングブレードを用い
て前記ウエハをダイシングすることにより、複数の半導
体チップを形成する工程と、前記半導体チップにTCP
実装を行う工程と、を具備することを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, an Al pad having a quadrangular planar shape is formed on a scribe line, and the Al pad is formed so that two corners of the Al pad are located outside a region cut by a dicing blade described later. Preparing a plurality of semiconductor chips by dicing the wafer using a dicing blade, and providing a TCP to the semiconductor chips.
Mounting).
【0025】上記半導体装置の製造方法では、ダイシン
グブレードによるカット領域の外側にAlパッドの2つ
の角が位置するように該Alパッドを形成している。こ
のため、ダイシングブレードを用いてウエハをスクライ
ブラインに沿って切断した際、Alパッドをほぼ完全に
切り取ることができ、Alのかえりを少なくすることが
できる。従って、TCP実装の際、Alのかえりとイン
ナーリード(フィンガー)とが接触することも少なくで
きる。よって、半導体チップの品質も向上させることが
できる。In the above method of manufacturing a semiconductor device, the Al pad is formed such that two corners of the Al pad are located outside the cut area by the dicing blade. For this reason, when the wafer is cut along the scribe line using the dicing blade, the Al pad can be cut off almost completely, and the burrs of Al can be reduced. Therefore, the contact between the Al burrs and the inner leads (fingers) during TCP mounting can be reduced. Therefore, the quality of the semiconductor chip can be improved.
【0026】本発明に係る半導体装置の製造方法は、ス
クライブラインにモニタ素子及びそれに一端が接続され
た幅1μm未満のAl配線が形成され、チップ形成領域
に前記Al配線の他端が接続されたAlパッドが形成さ
れたウエハを準備する工程と、ダイシングブレードを用
いて前記ウエハをダイシングすることにより、複数の半
導体チップを形成する工程と、前記半導体チップにTC
P実装を行う工程と、を具備することを特徴とする。In the method for manufacturing a semiconductor device according to the present invention, a monitor element and an Al wiring having a width of less than 1 μm, one end of which is connected to a scribe line, are formed, and the other end of the Al wiring is connected to a chip forming region. Preparing a wafer having an Al pad formed thereon, dicing the wafer with a dicing blade to form a plurality of semiconductor chips,
Performing P mounting.
【0027】上記半導体装置の製造方法では、スクライ
ブラインにモニタ素子を配置し、モニタ素子とAl配線
を介して電気的に接続されたAlパッドをチップ形成領
域に配置している。このため、ダイシングブレードを用
いてウエハをスクライブラインに沿って切断した際、A
lパッドが切断されることがない。従って、切断後のチ
ップサイドにAlのかえりが発生することがない。その
ため、TCP実装の際、Alのかえりとインナーリード
(フィンガー)とが接触することがない。よって、半導
体チップの品質を向上させることができる。また、スク
ライブラインに形成したAl配線の幅を1μm未満にし
ているため、ダイシングの際、Al配線によるAlのか
えりを1μm未満に抑えることができる。従って、TC
P実装の際、Alのかえりとインナーリードとが接触す
ることを抑制できる。In the above method of manufacturing a semiconductor device, a monitor element is arranged on a scribe line, and an Al pad electrically connected to the monitor element via an Al wiring is arranged in a chip formation region. For this reason, when the wafer is cut along the scribe line using a dicing blade, A
The pad is not cut. Therefore, no burrs of Al occur on the chip side after cutting. Therefore, the Al burr does not contact the inner lead (finger) during TCP mounting. Therefore, the quality of the semiconductor chip can be improved. Further, since the width of the Al wiring formed in the scribe line is less than 1 μm, the burrs of Al due to the Al wiring can be suppressed to less than 1 μm during dicing. Therefore, TC
At the time of P mounting, contact between the burrs of Al and the inner leads can be suppressed.
【0028】[0028]
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0029】図1(a)は、本発明の第1の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図1(b)は、図1
(a)に示す1b−1b線に沿った断面図である。FIG. 1A illustrates a method for manufacturing a semiconductor device according to the first embodiment of the present invention, and is a plan view showing a part of a wafer. FIG.
It is sectional drawing which followed the 1b-1b line | wire shown to (a).
【0030】まず、図1(a)に示すウエハを製作す
る。このウエハは、半導体チップが形成されるチップ形
成領域22,23及びスクライブライン21を有してい
る。チップ形成領域22,23はスクライブライン21
により分離されている。チップ形成領域22,23には
パッド27,28が形成されている。スクライブライン
21上には複数のAlパッド15が形成されている。A
lパッド15は、ウエハに形成されたTEGなどに電気
的な試験を行う際に測定用針を接触させるためのパッド
である。スクライブラインに対して垂直方向のAlパッ
ド15の幅は、後記ダイシングブレードによるカット幅
24より狭く形成されており、具体的には例えば20μ
m以上80μm以下であることが望ましい。また、カッ
ト幅24とチップ形成領域22との間には所定の間隔2
5を有している。また、スクライブラインに対して平行
方向のAlパッド15の長さ26は、前記垂直方向のA
lパッド15の幅より長く形成されている。これは、前
記電気的な試験を行う際、Alパッド15に前記測定用
針を接触させやすくするためである。First, a wafer shown in FIG. 1A is manufactured. This wafer has chip forming regions 22 and 23 where semiconductor chips are formed and scribe lines 21. The chip forming regions 22 and 23 are scribe lines 21
Are separated by Pads 27 and 28 are formed in the chip forming regions 22 and 23. A plurality of Al pads 15 are formed on the scribe line 21. A
The l pad 15 is a pad for contacting a measurement needle when performing an electrical test on a TEG or the like formed on the wafer. The width of the Al pad 15 in the direction perpendicular to the scribe line is formed to be smaller than the cut width 24 by the dicing blade described later, specifically, for example, 20 μm.
It is desirable that the thickness be from m to 80 μm. Further, a predetermined interval 2 is provided between the cut width 24 and the chip formation region 22.
Five. The length 26 of the Al pad 15 in the direction parallel to the scribe line is
It is formed longer than the width of the l pad 15. This is to make it easier for the measurement needle to contact the Al pad 15 when performing the electrical test.
【0031】図1(b)に示すように、シリコン基板1
1上には絶縁膜13が形成されており、この絶縁膜13
上にはAlパッド15が形成されている。このAlパッ
ド15及び絶縁膜13上にはシリコン酸化膜17が形成
されており、シリコン酸化膜17上にはシリコン窒化膜
19が形成されている。シリコン窒化膜19及びシリコ
ン酸化膜17には、Alパッド15上に位置する開口部
20が形成されている。As shown in FIG. 1B, a silicon substrate 1
1, an insulating film 13 is formed.
An Al pad 15 is formed thereon. A silicon oxide film 17 is formed on the Al pad 15 and the insulating film 13, and a silicon nitride film 19 is formed on the silicon oxide film 17. An opening 20 located on the Al pad 15 is formed in the silicon nitride film 19 and the silicon oxide film 17.
【0032】次に、このようなウエハ上のAlパッド1
5を用いて電気的な試験を行い、その後、ウエハにダイ
シング工程を施す。すなわち、回転したダイシングブレ
ード(刃物)を用いてウエハをスクライブライン21に
沿って切断する。このようにしてウエハから半導体チッ
プ(ICチップ)22,23を分離する。Next, the Al pad 1 on such a wafer
5, an electrical test is performed, and then the wafer is subjected to a dicing process. That is, the wafer is cut along the scribe line 21 using the rotated dicing blade (blade). Thus, the semiconductor chips (IC chips) 22 and 23 are separated from the wafer.
【0033】この後、分離されたICチップ22,23
にTCPの実装工程を施す。Thereafter, the separated IC chips 22 and 23
Is subjected to a TCP mounting process.
【0034】すなわち、まず、TABテープを準備す
る。このTABテープは図8に示すものと同様である。
この後、インナーリード(フィンガー)をICチップの
パッド27上に位置合わせし、インナーリードとパッド
27を加熱及び加圧して圧着する。このようにしてTC
P実装を行う。That is, first, a TAB tape is prepared. This TAB tape is the same as that shown in FIG.
Thereafter, the inner leads (fingers) are positioned on the pads 27 of the IC chip, and the inner leads and the pads 27 are pressed and heated and pressed. In this way TC
Perform P mounting.
【0035】上記第1の実施の形態によれば、スクライ
ブライン上のAlパッド15におけるスクライブライン
に対して垂直方向の幅を、ダイシングブレードによるカ
ット幅24より狭く形成している。このため、ダイシン
グブレードを用いてウエハをスクライブライン21に沿
って切断した際、Alパッド15を完全に切り取ること
ができる。従って、従来の第1の半導体装置の製造方法
のように切断後のチップサイドにAlのかえりが発生す
ることがない。そのため、TCP実装の際、Alのかえ
りとインナーリード(フィンガー)とが接触することが
なく、シリコン基板11とフィンガーのショートもしく
はフィンガー間のショートが起こることもない。よっ
て、チップ不良が発生することを防止でき、ICチップ
の品質も向上させることができる。According to the first embodiment, the width of the Al pad 15 on the scribe line in the direction perpendicular to the scribe line is formed smaller than the cut width 24 of the dicing blade. Therefore, when the wafer is cut along the scribe line 21 using the dicing blade, the Al pad 15 can be completely cut off. Therefore, unlike the first conventional method for manufacturing a semiconductor device, Al burrs do not occur on the chip side after cutting. Therefore, during TCP mounting, the Al burrs do not contact the inner leads (fingers), and no short circuit between the silicon substrate 11 and the fingers or between the fingers occurs. Therefore, occurrence of chip failure can be prevented, and the quality of the IC chip can be improved.
【0036】尚、上記第1の実施の形態では、平面形状
が長方形のAlパッド15を用いているが、他の形状の
Alパッドを用いることも可能である。In the first embodiment, the Al pad 15 having a rectangular planar shape is used, but an Al pad having another shape may be used.
【0037】図2(a)は、本発明の第2の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図2(b)は、図2
(a)に示す2b−2b線に沿った断面図である。図2
(a),(b)においては図1と同一部分には同一符号
を付し、異なる部分についてのみ説明する。FIG. 2A illustrates a method for manufacturing a semiconductor device according to the second embodiment of the present invention, and is a plan view showing a part of a wafer. FIG.
It is sectional drawing along the 2b-2b line shown to (a). FIG.
In (a) and (b), the same parts as those in FIG. 1 are denoted by the same reference numerals, and only different parts will be described.
【0038】まず、図2(a)に示すウエハを製作す
る。このウエハのスクライブライン21上には複数のA
lパッド33が形成されている。Alパッド33は、ウ
エハに形成されたTEGなどに電気的な試験を行う際に
測定用針を接触させるためのパッドである。スクライブ
ラインに対して垂直方向のAlパッド33の幅は、後記
ダイシングブレードによるカット幅24より狭く形成さ
れている。また、スクライブラインに対して平行方向の
Alパッド33の長さは、前記垂直方向のAlパッド3
3の幅とほぼ同じである。Alパッド33にはポリシリ
コン配線31が接続されており、このポリシリコン配線
31はスクライブライン21上に配置されている。First, a wafer shown in FIG. 2A is manufactured. On the scribe line 21 of this wafer, a plurality of A
An l pad 33 is formed. The Al pad 33 is a pad for contacting a measuring needle when performing an electrical test on a TEG or the like formed on the wafer. The width of the Al pad 33 in the direction perpendicular to the scribe line is formed smaller than the cut width 24 of the dicing blade described later. The length of the Al pad 33 in the direction parallel to the scribe line is the same as the length of the Al pad 3 in the vertical direction.
3, which is almost the same as the width. A polysilicon wiring 31 is connected to the Al pad 33, and the polysilicon wiring 31 is arranged on the scribe line 21.
【0039】図2(b)に示すように、シリコン基板1
1上には絶縁膜12が形成されており、この絶縁膜12
上にはポリシリコン配線31が形成されている。このポ
リシリコン配線31及び絶縁膜12の上には層間絶縁膜
14が形成されており、この層間絶縁膜14には接続孔
が形成されている。この接続孔内及び層間絶縁膜14の
上にはAlパッド33が形成されている。As shown in FIG. 2B, the silicon substrate 1
1, an insulating film 12 is formed.
A polysilicon wiring 31 is formed thereon. An interlayer insulating film 14 is formed on the polysilicon wiring 31 and the insulating film 12, and a connection hole is formed in the interlayer insulating film 14. An Al pad 33 is formed in the connection hole and on the interlayer insulating film 14.
【0040】上記第2の実施の形態においては第1の実
施の形態と同様の効果を得ることができる。In the second embodiment, the same effects as in the first embodiment can be obtained.
【0041】さらに、本実施の形態では、スクライブラ
イン21上に配置したTEGの配線31の材料にポリシ
リコンを用いている。このポリシリコンはAlに比べて
材質的に硬いので、スクライブ工程の際、従来の第2の
半導体装置の製造方法のようなかえりが発生することが
ない。従って、TCP実装の際、シリコン基板11とフ
ィンガーのショートもしくはフィンガー間のショートが
起こることがなく、チップ不良が発生することを防止で
き、ICチップの品質も向上させることができる。Further, in the present embodiment, polysilicon is used as the material of the wiring 31 of the TEG disposed on the scribe line 21. Since this polysilicon is harder than Al in material, no burrs occur during the scribing process as in the second conventional method for manufacturing a semiconductor device. Therefore, at the time of TCP mounting, a short circuit between the silicon substrate 11 and the finger or a short circuit between the fingers does not occur, and it is possible to prevent a chip defect from occurring, and to improve the quality of the IC chip.
【0042】また、ポリシリコン配線31はICチップ
22,23内にも用いているため、ウエハ製造プロセス
を大幅に変更する必要なくスクライブライン21にポリ
シリコン配線31を形成することができる。Further, since the polysilicon wiring 31 is also used in the IC chips 22 and 23, the polysilicon wiring 31 can be formed on the scribe line 21 without having to largely change the wafer manufacturing process.
【0043】図3(a)は、本発明の第3の実施の形態
による半導体装置の製造方法を説明するものであり、ウ
エハの一部を示す平面図である。図3(b)は、図3
(a)に示す3b−3b線に沿った断面図である。図3
(a),(b)においては図1と同一部分には同一符号
を付し、異なる部分についてのみ説明する。FIG. 3A illustrates a method of manufacturing a semiconductor device according to the third embodiment of the present invention, and is a plan view showing a part of a wafer. FIG.
It is sectional drawing along the 3b-3b line shown to (a). FIG.
In (a) and (b), the same parts as those in FIG. 1 are denoted by the same reference numerals, and only different parts will be described.
【0044】まず、図3(a)に示すウエハを製作す
る。ウエハのスクライブライン21上には複数のAlパ
ッド35が形成されている。Alパッド35は、ウエハ
に形成されたTEGなどに電気的な試験を行う際に測定
用針を接触させるためのパッドである。Alパッド35
は、その平面形状が四角形からなり、スクライブライン
上のダイシングブレードによるカット領域24の外側に
Alパッドの2つの角が位置するように形成されてい
る。言い換えると、従来の第1の半導体装置の製造方法
では、ウエハのスクライブラインに形成されたTEGの
Alパッドがスクライブラインに対して平行な四辺形か
らなる形状を有しているが、本実施の形態では、ウエハ
のスクライブラインに形成されたTEGのAlパッド3
5がスクライブラインに対して対角線が平行する四辺形
からなる形状を有するように配置されている。First, a wafer shown in FIG. 3A is manufactured. A plurality of Al pads 35 are formed on the scribe line 21 of the wafer. The Al pad 35 is a pad for contacting a measuring needle when performing an electrical test on a TEG or the like formed on the wafer. Al pad 35
Is formed so that its planar shape is a quadrangle, and the two corners of the Al pad are located outside the cut area 24 by the dicing blade on the scribe line. In other words, in the first conventional method for manufacturing a semiconductor device, the Al pad of the TEG formed on the scribe line of the wafer has a shape consisting of a quadrilateral parallel to the scribe line. In the embodiment, the Al pad 3 of the TEG formed on the scribe line of the wafer
5 is arranged so as to have a shape consisting of a quadrilateral whose diagonal is parallel to the scribe line.
【0045】上記第3の実施の形態によれば、スクライ
ブライン上のダイシングブレードによるカット領域24
の外側にAlパッドの2つの角が位置するようにAlパ
ッド35を形成している。このようにAlパッドの向き
を従来のものから変更することにより、ダイシングブレ
ードを用いてウエハをスクライブライン21に沿って切
断した際、Alパッド35をほぼ完全に切り取ることが
でき、Alのかえりを少なくすることができる。言い換
えると、Alパッド35の向きを変更することによりA
lパッドの面積が大きいわりにAlのかえりを少なくで
きる。従って、TCP実装の際、Alのかえりとインナ
ーリード(フィンガー)とが接触することも少なくで
き、シリコン基板11とフィンガーのショートもしくは
フィンガー間のショートが起こることも抑制できる。よ
って、チップ不良が発生することを抑えることができ、
ICチップの品質も向上させることができる。According to the third embodiment, the cut area 24 by the dicing blade on the scribe line is used.
Al pad 35 is formed so that the two corners of the Al pad are located outside the. By changing the orientation of the Al pad from the conventional one in this way, when the wafer is cut along the scribe line 21 using a dicing blade, the Al pad 35 can be cut off almost completely, and the burr of Al can be reduced. Can be reduced. In other words, by changing the direction of the Al pad 35,
Although the area of the 1 pad is large, the burrs of Al can be reduced. Therefore, the contact between the Al burrs and the inner leads (fingers) during TCP mounting can be reduced, and short-circuiting between the silicon substrate 11 and the fingers or between the fingers can be suppressed. Therefore, occurrence of chip failure can be suppressed,
The quality of the IC chip can also be improved.
【0046】図4は、本発明の第4の実施の形態による
半導体装置の製造方法を説明するものであってウエハの
一部を示す平面図であり、図1と同一部分には同一符号
を付し、異なる部分についてのみ説明する。FIG. 4 is a plan view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention, showing a part of a wafer. Only different parts will be described.
【0047】まず、図4に示すウエハを製作する。この
ウエハは、半導体チップが形成されるチップ形成領域2
2,23及びスクライブライン21を有している。チッ
プ形成領域22にはAlパッド41,42が形成されて
おり、スクライブライン21上にはモニタ素子47が形
成されている。モニタ素子47はAl配線43,44を
介してAlパッド41,42に電気的に接続されてい
る。Al配線43,44それぞれの幅aは1μm未満と
している。モニタ素子47及びAlパッド41,42は
TEGを構成している。Alパッド41,42は、TE
Gなどに電気的な試験を行う際に測定用針を接触させる
ためのパッドである。スクライブラインに対して垂直方
向のモニタ素子47の幅は、ダイシングブレードによる
カット幅24より狭く形成されている。First, the wafer shown in FIG. 4 is manufactured. This wafer has a chip forming area 2 where semiconductor chips are formed.
2 and 23 and a scribe line 21. Al pads 41 and 42 are formed in the chip formation region 22, and a monitor element 47 is formed on the scribe line 21. The monitor element 47 is electrically connected to Al pads 41 and 42 via Al wirings 43 and 44. The width a of each of the Al wirings 43 and 44 is less than 1 μm. The monitor element 47 and the Al pads 41 and 42 constitute a TEG. Al pads 41 and 42 are TE
A pad for contacting a measuring needle when performing an electrical test on G or the like. The width of the monitor element 47 in the direction perpendicular to the scribe line is formed smaller than the cut width 24 by the dicing blade.
【0048】次に、このようなウエハ上のAlパッド4
1,42を用いて電気的な試験を行い、その後、ウエハ
にダイシング工程を施す。この後、分離されたICチッ
プ22,23にTCPの実装工程を施す。Next, the Al pad 4 on such a wafer
An electrical test is performed using the wafers 1 and 42, and then a dicing process is performed on the wafer. Thereafter, a TCP mounting process is performed on the separated IC chips 22 and 23.
【0049】上記第4の実施の形態によれば、スクライ
ブライン21上にモニタ素子47を配置し、モニタ素子
47に電気的に接続されたAlパッド41,42をチッ
プ形成領域22に形成している。このため、ダイシング
ブレードを用いてウエハをスクライブライン21に沿っ
て切断した際、Alパッド41,42が切断されること
がない。従って、従来の第3の半導体装置の製造方法の
ように切断後のチップサイドにAlのかえりが発生する
ことがない。そのため、TCP実装の際、Alのかえり
とインナーリード(フィンガー)とが接触することがな
く、シリコン基板とフィンガーのショートもしくはフィ
ンガー間のショートが起こることもない。よって、チッ
プ不良が発生することを防止でき、ICチップの品質も
向上させることができる。According to the fourth embodiment, the monitor element 47 is arranged on the scribe line 21, and the Al pads 41 and 42 electrically connected to the monitor element 47 are formed in the chip forming area 22. I have. Therefore, when the wafer is cut along the scribe line 21 using the dicing blade, the Al pads 41 and 42 are not cut. Therefore, unlike the third conventional method for manufacturing a semiconductor device, Al burrs do not occur on the chip side after cutting. Therefore, during TCP mounting, the Al burrs do not come into contact with the inner leads (fingers), and no short circuit between the silicon substrate and the fingers or short between the fingers occurs. Therefore, occurrence of chip failure can be prevented, and the quality of the IC chip can be improved.
【0050】また、本実施の形態では、スクライブライ
ン21上に形成したAl配線43,44の幅aを1μm
未満にしている。このため、ダイシングブレードを用い
てウエハをスクライブライン21に沿って切断した際、
Al配線43,44によるAlのかえりを1μm程度未
満に抑えることができる。従って、TCP実装の際、A
lのかえりとインナーリード(フィンガー)とが接触す
ることを抑制でき、シリコン基板とフィンガーのショー
トもしくはフィンガー間のショートが起こることも抑え
ることができる。よって、チップ不良が発生することを
抑制でき、ICチップの品質も向上させることができ
る。In the present embodiment, the width a of the Al wirings 43 and 44 formed on the scribe lines 21 is 1 μm.
Less than. For this reason, when the wafer is cut along the scribe line 21 using a dicing blade,
Burrs of Al due to Al wirings 43 and 44 can be suppressed to less than about 1 μm. Therefore, when implementing TCP, A
The contact between the burrs of 1 and the inner leads (fingers) can be suppressed, and the occurrence of a short circuit between the silicon substrate and the finger or a short circuit between the fingers can also be suppressed. Therefore, occurrence of chip failure can be suppressed, and the quality of the IC chip can be improved.
【0051】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
Alパッドの形状は発明の主旨に反しない限り他の形状
に変更することも可能である。The present invention is not limited to the above embodiment, but can be implemented with various modifications. For example,
The shape of the Al pad can be changed to another shape without departing from the gist of the invention.
【0052】[0052]
【発明の効果】以上説明したように本発明によれば、ス
クライブラインに対して垂直方向のAlパッドの幅を、
ダイシングブレードによるカット幅より狭く形成してい
る。したがって、スクライブ工程の際にチップサイドに
Alのかえりの発生を抑制することができ、半導体チッ
プの品質を向上させることができる半導体装置の製造方
法を提供することができる。As described above, according to the present invention, the width of the Al pad in the direction perpendicular to the scribe line can be reduced.
It is formed narrower than the cut width by the dicing blade. Therefore, it is possible to provide a method of manufacturing a semiconductor device capable of suppressing generation of burrs of Al on the chip side during the scribing step and improving the quality of a semiconductor chip.
【図1】図1(a)は、本発明の第1の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図1(b)は、図1(a)
に示す1b−1b線に沿った断面図である。FIG. 1A is a plan view illustrating a part of a wafer for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention, and FIG. , FIG. 1 (a)
FIG. 2 is a cross-sectional view taken along line 1b-1b shown in FIG.
【図2】図2(a)は、本発明の第2の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図2(b)は、図2(a)
に示す2b−2b線に沿った断面図である。FIG. 2A is a plan view illustrating a part of a wafer for explaining a method of manufacturing a semiconductor device according to a second embodiment of the present invention, and FIG. , FIG. 2 (a)
FIG. 2 is a cross-sectional view taken along line 2b-2b shown in FIG.
【図3】図3(a)は、本発明の第3の実施の形態によ
る半導体装置の製造方法を説明するものであってウエハ
の一部を示す平面図であり、図3(b)は、図3(a)
に示す3b−3b線に沿った断面図である。FIG. 3A is a plan view illustrating a part of a wafer for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present invention, and FIG. , FIG. 3 (a)
FIG. 3 is a sectional view taken along line 3b-3b shown in FIG.
【図4】本発明の第4の実施の形態による半導体装置の
製造方法を説明するものであってウエハの一部を示す平
面図である。FIG. 4 is a plan view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention and illustrating a part of a wafer.
【図5】従来の第1の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。FIG. 5 is a plan view illustrating a part of a wafer for explaining a conventional method for manufacturing a first semiconductor device.
【図6】従来の第2の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。FIG. 6 is a plan view illustrating a part of a wafer for explaining a conventional method for manufacturing a second semiconductor device.
【図7】従来の第3の半導体装置の製造方法を説明する
ものであり、ウエハの一部を示す平面図である。FIG. 7 is a plan view illustrating a part of a wafer for explaining a third conventional method for manufacturing a semiconductor device.
【図8】図8(a),(b)は、図5に示す半導体チッ
プにTCPの実装工程を施している様子を示す断面図で
ある。FIGS. 8A and 8B are cross-sectional views showing a state in which a TCP mounting process is performed on the semiconductor chip shown in FIG. 5;
12,13 絶縁膜 14 層間絶縁膜 15 Alパッド 17 シリコン酸化膜 19 シリコン窒化膜 20 開口部 21 スクライブライン 22,23 チップ形成領域(ICチップ) 24 ブレードによるカット幅 25 カット幅とチップ形成領域との間隔 26 スクライブラインに対して平行方向のAlパッド
の長さ 27,28 パッド 31 ポリシリコン配線 33 Alパッド 35 Alパッド 41,42 Alパッド 43,44 Al配線 47 モニタ素子 51 Alパッド 61 Alパッド 62 Al配線 71 モニタ素子 72 Alパッド 81 フレキシブルテープ 82 ボンディングリード(フィンガー)12, 13 Insulating film 14 Interlayer insulating film 15 Al pad 17 Silicon oxide film 19 Silicon nitride film 20 Opening 21 Scribe line 22, 23 Chip formation region (IC chip) 24 Blade cut width 25 Cut width and chip formation region Interval 26 Length of Al pad parallel to scribe line 27, 28 Pad 31 Polysilicon wiring 33 Al pad 35 Al pad 41, 42 Al pad 43, 44 Al wiring 47 Monitor element 51 Al pad 61 Al pad 62 Al Wiring 71 Monitor element 72 Al pad 81 Flexible tape 82 Bonding lead (finger)
Claims (5)
れ、スクライブラインに対して垂直方向のAlパッドの
幅が後記ダイシングブレードによるカット幅より狭く形
成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにTCP実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。1. A step of preparing a wafer in which an Al pad is formed in a scribe line, and a width of the Al pad in a direction perpendicular to the scribe line is smaller than a cut width by a dicing blade to be described later, and using a dicing blade. A method of manufacturing a semiconductor device, comprising: a step of forming a plurality of semiconductor chips by dicing the wafer; and a step of performing TCP mounting on the semiconductor chips.
μm以下であることを特徴とする請求項1記載の半導体
装置の製造方法。2. The width of the Al pad is 20 μm or more and 80 or more.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the thickness is not more than μm.
ハのスクライブラインには、前記Alパッドに接続され
たポリシリコン配線がさらに形成されていることを特徴
とする請求項1又は2記載の半導体装置の製造方法。3. The semiconductor device according to claim 1, wherein a polysilicon line connected to the Al pad is further formed on a scribe line of the wafer in the step of preparing the wafer. Production method.
Alパッドが形成され、後記ダイシングブレードによる
カット領域の外側に前記Alパッドの2つの角が位置す
るように形成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにTCP実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。4. A step of preparing a wafer in which an Al pad having a square planar shape is formed on a scribe line, and a two-corner of the Al pad is located outside a cut area by a dicing blade, which will be described later. A method for manufacturing a semiconductor device, comprising: a step of forming a plurality of semiconductor chips by dicing the wafer using a dicing blade; and a step of performing TCP mounting on the semiconductor chips.
に一端が接続された幅1μm未満のAl配線が形成さ
れ、チップ形成領域に前記Al配線の他端が接続された
Alパッドが形成されたウエハを準備する工程と、 ダイシングブレードを用いて前記ウエハをダイシングす
ることにより、複数の半導体チップを形成する工程と、 前記半導体チップにTCP実装を行う工程と、 を具備することを特徴とする半導体装置の製造方法。5. A wafer is prepared in which a monitor element and an Al wiring having a width of less than 1 μm connected to one end thereof are formed on a scribe line, and an Al pad connected to the other end of the Al wiring is formed in a chip formation region. A plurality of semiconductor chips by dicing the wafer using a dicing blade; and a step of performing TCP mounting on the semiconductor chips. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234572A JP2001060567A (en) | 1999-08-20 | 1999-08-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234572A JP2001060567A (en) | 1999-08-20 | 1999-08-20 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060567A true JP2001060567A (en) | 2001-03-06 |
Family
ID=16973128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11234572A Withdrawn JP2001060567A (en) | 1999-08-20 | 1999-08-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060567A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2005191334A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Semiconductor wafer |
| US7078805B2 (en) | 2002-10-17 | 2006-07-18 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| JP2008085043A (en) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | Semiconductor wafer, semiconductor chip, and manufacturing method of semiconductor chip. |
| JP2009170927A (en) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2010140995A (en) * | 2008-12-10 | 2010-06-24 | Toyota Motor Corp | Method for manufacturing semiconductor device, and semiconductor device |
| WO2016079969A1 (en) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | Semiconductor wafer and semiconductor device manufacturing method |
| JP2016105463A (en) * | 2014-11-19 | 2016-06-09 | 株式会社デンソー | Semiconductor wafer and manufacturing method for semiconductor device |
-
1999
- 1999-08-20 JP JP11234572A patent/JP2001060567A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078805B2 (en) | 2002-10-17 | 2006-07-18 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US7416964B2 (en) | 2002-10-17 | 2008-08-26 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US7638411B2 (en) | 2002-10-17 | 2009-12-29 | Renesas Technology Corp. | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2005191334A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Semiconductor wafer |
| JP2008085043A (en) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | Semiconductor wafer, semiconductor chip, and manufacturing method of semiconductor chip. |
| JP2010140995A (en) * | 2008-12-10 | 2010-06-24 | Toyota Motor Corp | Method for manufacturing semiconductor device, and semiconductor device |
| JP2009170927A (en) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| WO2016079969A1 (en) * | 2014-11-19 | 2016-05-26 | 株式会社デンソー | Semiconductor wafer and semiconductor device manufacturing method |
| JP2016105463A (en) * | 2014-11-19 | 2016-06-09 | 株式会社デンソー | Semiconductor wafer and manufacturing method for semiconductor device |
| US10026663B2 (en) | 2014-11-19 | 2018-07-17 | Denso Corporation | Semiconductor wafer and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0813238B1 (en) | Flip-Chip Semiconductor device with test structure and method of manufacturing the same | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| KR100520660B1 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing the same | |
| US5899729A (en) | Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions | |
| CN103311212B (en) | Semiconductor device | |
| JP2001060567A (en) | Method for manufacturing semiconductor device | |
| JP2006210438A (en) | Semiconductor device and manufacturing method thereof | |
| JP2005026582A (en) | Semiconductor device and method for manufacturing the same | |
| JP2010272759A (en) | TAPE CARRIER PACKAGE, TAPE CARRIER PACKAGE INDIVIDUAL AND METHOD FOR PRODUCING THEM | |
| TWI260753B (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| JP2001127256A (en) | Semiconductor device | |
| JP2674536B2 (en) | Chip carrier semiconductor device and manufacturing method thereof | |
| JPH097975A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001060568A (en) | Method for manufacturing semiconductor device | |
| JPH11204525A (en) | Method for manufacturing semiconductor device | |
| JP2005032983A (en) | Semiconductor device and manufacturing method thereof | |
| JP3019065B2 (en) | Semiconductor device connection method | |
| JP2842430B2 (en) | TAB tape | |
| JPH0514513Y2 (en) | ||
| JPH11345847A (en) | Semiconductor wafer and semiconductor device manufacturing method | |
| TWI417975B (en) | Testkey structure, chip packaging structure, and method for fabricating the same | |
| CN100533718C (en) | Chip comprising at least one test contact configuration | |
| JP2002373909A (en) | Semiconductor circuit device and method of manufacturing the same | |
| JP2002093753A (en) | Dicing blade and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |