JP2000502545A

JP2000502545A - ｍビット情報ワードのシーケンスから変調信号への変換

Info

Publication number: JP2000502545A
Application number: JP10519141A
Authority: JP
Inventors: ペトラスヘンリカスマリーアーツ
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1996-10-18
Filing date: 1997-09-12
Publication date: 2000-02-29
Anticipated expiration: 2017-09-12
Also published as: WO1998018208A1; ATE297608T1; ID21467A; DE69733465D1; BR9706885A; NO982773D0; KR100573626B1; HUP9902002A3; CN1118942C; CN1210633A; PL327292A1; EP0868785B1; NO982773L; DE69733465T2; AR013325A1; JP3935217B2; KR19990072183A; EP0868785A1; HUP9902002A2; TW362305B

Abstract

(57)【要約】本アプリケーションは、ｍビット情報ワード（１）のシーケンスを変調信号（７）に変換する方法に関する。前記シーケンスから各々に入力された情報ワード（１）がｎビットコードワード（４）として送られる。この送られたコードワード（４）は、変調信号（７）を形成する。これらコードワード（４）の１つが変換されるべき情報ワード（１）に割り当てられるとき、このコードワードは、前記送られたコードワード（４）に対応する前記変調信号の一部の端部にデジタル合計値に関係するコーディング状態に依存するコードワードの組から選択される。前記デジタル合計値の少なくとも１つにより、第１タイプのコーディング状態の対の第１（Ｓ２，Ｓ４，Ｓ６，Ｓ８，Ｓ１０，Ｓ１２）又は第２（Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１，Ｓ１３）コーディング状態が決定される。この対の２つのコーディング状態のどちらが決定されるかが、前に送られたコードワード（４）に対応する情報ワード（１）に依存する。第１タイプのコーディング状態の前記対に属するコードワードの組（Ｖ２／Ｖ３，Ｖ４／Ｖ５，Ｖ６／Ｖ７，Ｖ８／Ｖ９，Ｖ１０／Ｖ１１、Ｖ１２／Ｖ１３）は、共通するいかなるコードワードも含まない。このコーディング方法では、同じデジタル値を有する変調信号の連続するビットセルの数が、７を超えない。さらに、特別な同期ワードがこれらコードワードのブロック間に挿入するために必要とされる。

Description

【発明の詳細な説明】ｍビット情報ワードのシーケンスから変調信号への変換技術分野本発明は、ｍビット情報ワードシーケンスから変調デジタル信号へ変換するための装置に関する。ここでｍは整数であり、この装置は、ｍビット情報ワードのシーケンスを入力するための入力手段と、ｍビット情報ワードのシーケンスをｎビットコードワードのシーケンスに変換するための m-to-n ビット変換手段であって、ここでｎはｍより大きい整数であり、このコードワードのシーケンスは、変調信号を形成し、この信号は第１信号値を有するビットセルと第２信号値を有するビットセルとを含む、 m-to-n ビット変換手段と、変調信号部の端部にあるデジタル合計値に関するコーディング状態を決めるための決定手段であって、このデジタル合計値は第１信号値を有するビットセルの数と第２信号値を有するビットセルの数との間の差のランニング値を前記変調信号部に対して示し、前記m- to-n ビット変換手段が前記コーディング状態に依存するコードワードの組からコードワードを前記変換のために選択するための選択手段を有し、前記デジタル合計値の少なくとも一つが第１及び第２コーディング状態を決定し、第１及び第２コーディング状態が前のコードワードに対応する情報ワードとｍビット情報ワードのシーケンスを変調されたデジタル信号に変換するための方法とに応じて決定される、決定手段とを有する。本発明は更に、このような変換装置が用いられる記録装置に関する。本発明は更に、得られた変調信号と前記変調信号が記録される記録媒体とに関する。本発明は更にまた、変調信号をｍビット情報ワードのシーケンスに再変換するための装置に関する。最後に、本発明は、このタイプの記録媒体が用いられる読み出し装置に関する。背景技術冒頭に規定された変換装置は、本明細書の末尾にある関連文献リストの文献Ｄ１、ＷＯ95/27,284 から知られている。この文献は、８ビット情報ワードのシーケンスが９ビットコードワードのシーケンスに変換される変調システムを記載している。この９ビットコードワードのシーケンスは変調信号を形成し、この信号はコードワード内でそれぞれ“１”及び“０”の論理ビット値を表す“高い”及び“低い”信号値のような、第１又は第２信号値を有するビットセルを有する。各ビットセルは、この９ビットコードワードシーケンスからのビットを表し、このビットの論理値はビットセルの信号値により示されている。変換の際、各時９ビットコードワードがコーディング状態と共に送られ、このコーディング状態は変調信号の前記送られた部分のためのデジタル合計値との関係を有する。このデジタル合計値は、変調信号の前記送られた部分のための“低い”ビットセルの数と“高い”ビットセルの数との間の差を示す。送られるべき次のコードワードが、前のコードワードで導かれたコーディング状態に依存してコードワードの組から選択される。この組のコードワードは、変調信号の前記デジタル合計値が小さな範囲内にあるように選択され、これは当該信号の周波数スペクトラムが低周波領域内において低減された周波数成分を有するという事実を導く。このような信号は、ＤＣフリー信号又はＤＣバランス信号とも呼ばれる。この信号において低周波数成分が欠乏することは、記録媒体又は例えば光ファイバのような他の伝送チャネルを介しての情報伝送にとって非常に有利である。文献ＷＯ95/27,284 から知られているような変換装置は、記録媒体上により多くの情報密度を供給する。しかしながら、この既知の装置は、再変換の際、しばしばエラーが発生するという不具合があり、結果として情報ワードの再変換されたシーケンスが損なわれてしまう。発明の開示本発明の目的は、変換−再変換のチェーンがエラーしにくくするように、変調した信号を生成できる変換装置を提供することである。本発明によると、この目的は、請求項１に記載された装置により達成される。この発明は、変換及びこれに続く再変換のチェーンで発生するエラーが再変換装置において不正確なクロック回復から生じ、このクロック周波数が入力変調信号から回復されているという認識に基づく。既知の装置では、変調信号の最大ランレングスは、９である。最大ランレングスが長くなると、回復したクロック周波数におけるエラー発生の可能性が大きくなり、結果として情報ワードの再変換したシーケンスでエラーが多くなる。本発明による変換装置は、７を越えない最大ランレングスを有する変調信号を生成できる。このことは、従来の変換装置での最大ランレングス９と比較して大きな低減となる。従って、再変換装置におけるクロック回復処理の信頼性が大幅に改善され、結果として情報ワードの再生成されたシーケンスでのエラーの発生が大きく低減される。好ましくは請求項１に記載の装置では、ｎは奇数でありｍ＋１と等しい。このことは、記録媒体に変調信号を記録するとき、高情報密度の有利性を維持できることになる。より小さな最大ランレングスの要求は、他の変換テーブルを導く。驚くべきことに、最大ランレングスが７まで減少するけれども、２^mの情報ワードの利用可能な数のためにこのような変換テーブルを生成することも可能であった。加えて、他の同期ワードが、最大ランレングスのために同じ要求を満足するために要求される。特に、この装置は更に、変調信号内にｐ個の連続したコードワードのブロックのための同期ワードを生成するための同期ワード生成手段を有し、この同期ワード生成手段は、利用可能な同期ワードの以下の組、 11100011111110,10100011111110,01100011111110及び11000100000001 から前記同期ワードを生成でき、この同期ワード生成手段はコーディング状態に依存して同期ワードの一つを選択できる。本装置は更に、変調信号内にｐ個の連続したコードワードのブロックのための同期ワードを生成するための同期ワード生成手段を有し、この同期ワード生成手段は、利用可能な同期ワードの以下の組、 11100011111110,10100011111110,01100011111110,11000100000001,010111000000 01,10011100000001及び00011100000001 から前記同期ワードを生成でき、この同期ワード生成手段はコーディング状態に依存して同期ワードの一つを選択できる。本発明のこれら及び他の特徴は、これ以降述べられる実施例を参照して説明され明らかになるだろう。図面の簡単な説明第１図は、変調信号となる、情報ワードのシーケンス及び対応するコードワードのシーケンスを示し、第２図は、コーディング状態に依存して、情報ワードとコードワードとの間の関係のテーブルを示し、第３図は、本発明による変換装置のための実施例を示し、第４図は、同期信号を挿入した第３図の変換装置の変形例を示し、第５図は、再変換装置を示し、第６図は、変調信号の部分とこれから導ける対応情報ワードとを示し、第７図は、記録媒体を表し、第８図は、記録装置を示し、第９図は、読み出し装置を示す。発明を実施するための最良の形態第１図は、４つの連続するｍ−ビット情報ワードを示し、この場合８ビット情報ワード１と呼ばれる。これら４つの情報ワード１はそれぞれ１０進ワード値“ １”、“６１”、“５８”及び“４９”を持つ。４つの情報ワード１のこのシーケンスは、４つの連続するｎビットコードワードに変換され、この場合９ビットコードワード４と呼ばれる。このコードワード４は、論理“０”値を有するビットと論理“１”値を有するビットとのビットストリングを形成する。これら情報ワードからコードワードへの変換は、コードワードのビットストリングにおいて、同じ論理値を有する連続するビットの数が最大７に等しいような変換である。前記コードワードの個別のビットは、以下のように x1,...,x9 と呼ばれ、ここでx1 は前記コードワードの（左から）第１ビットを示し、x9 は前記コードワードの最後のビットを示す。前記コードワード４のビットストリングは、変調信号７を形成する。この変調信号７は、コードワード４の一つをそれぞれ表す４つの情報信号部８を含む。この情報信号部８は、高い信号値Ｈを有するビットセル１１と低い信号値Ｌを有するビットセル１２とを含む。各情報信号部８に対するビットセルの数は、対応するコードワード４のビット数と等しい。論理値“１”を有する各コードワードビットは、高い信号値Ｈを有するビットセル１１の一つにより変調信号７内に示される。論理値“０”を有する各コードワードビットは、低い信号値Ｌを有するビットセル１２の一つにより変調信号７内に示される。更に、ランニングのデジタル合計値が限定された範囲Ｂ２内だけで変化するという要件が前記変調信号７に与えられ、このことは、前記変調信号７の周波数スペクトラムが低周波数成分をほぼ有さないことを意味する。言葉を換えれば、前記変調信号７はＤＣフリーである。前記デジタル合計値は、この観点から、高い信号値を有する先行するビットセルの数と低い信号値を有する先行するビットセルの数との間の差として理解されたい。言葉を換えれば、このデジタル合計値は前記変調信号の積分値に対応する。第１図は、曲線２０で、前記デジタル合計値の変動を示す。第１図では、前記デジタル合計値が変動する前記範囲Ｂ２が−４から＋５の間にある。上述の実施例では、信号部８の端部で前記デジタル合計値が見積もれる差の値の数は８に等しい。これらの値は、値−３と＋４とにより境界づけられる範囲Ｂ１内にある。最大ランレングスとして規定された、同じ信号値を有する連続するビットセルの数は、従来のコーディング装置で与えられる、すなわち７より低い。最大ランレングスのこの制限にかかわらず、全２５６の８ビット情報ワードの変換のために、後で第２図を参照して述べられるように、変換テーブルを生成することが可能であることがわかる。コードワードのビットの数は奇数であり、このことは、信号部８の端部での前記デジタル合計値が択一的に奇数及び偶数となるであろうことを意味する。始まりのデジタル合計値が偶数であるコードワードは、以下に偶数コードワードと呼ばれるだろう。始まりのデジタル合計値が奇数であるコードワードは、以下に奇数コードワードと呼ばれるだろう。偶数コードワードが送られる期間は、偶数期間IIと呼ばれ、奇数コードワードが送られる期間は、奇数期間Ｉと呼ばれるだろう。これ以降、変調信号７を得るための、本発明による方法の実施例の詳細な説明がなされるだろう。各情報部の端部の２つのデジタル合計値“−３”及び“＋４”のそれぞれが、第２のタイプのコーディング状態を決定する。述べられている実施例では、デジタル合計値“−３”はコーディング状態Ｓ１を決定し、デジタル合計値“＋４” はコーディング状態Ｓ１４を決定する。前記デジタル合計値“−２”、“−１” 、“０”、“１”、“２”、“３”の各々は、第１のタイプのコーディング状態と呼ばれる。特に、コーディング状態Ｓ８及びＳ９の両方が、デジタル合計値“−２”と対応する。情報ワードをコードワードに変換した後で、これは“−２”のデジタル合計値となるが、到達したコーディング状態（この例ではＳ８又はＳ９）は、最後に変換された特定の情報ワードによりまたこのデジタル合計値にもより決定される。コーディング状態Ｓ２及びＳ３は、デジタル合計値“−１”に対応する。情報ワードをコードワードに変換した後で、これは“−１”のデジタル合計値となるが、到達したコーディング状態（この例ではＳ２又はＳ３）は、最後に変換された特定の情報ワードによりまたこのデジタル合計値にもより決定される。同じようにして、コーディング状態Ｓ１０及びＳ１１は、デジタル合計値“０ ”に対応し、コーディング状態Ｓ４及びＳ５は、デジタル合計値“１”に対応し、コーディング状態Ｓ１２及びＳ１３は、デジタル合計値“２”に対応し、コーディング状態Ｓ６及びＳ７は、デジタル合計値“３”に対応する。下記のマトリクスＴでは、各要素ｔ_ijは、異なるコードワードの数を示し、これで状態ｉを放棄し状態ｊを入力することが可能である。 0 0 0 0 0 0 0 90 90 69 69 27 27 3 0 0 0 0 0 0 0 54 54 55 55 40 40 18 0 0 0 0 0 0 0 63 63 65 65 36 36 9 0 0 0 0 0 0 0 41 41 56 56 55 55 37 0 0 0 0 0 0 0 38 38 68 68 65 65 32 0 0 0 0 0 0 0 20 20 41 41 54 54 42 0 0 0 0 0 0 0 10 10 38 38 63 63 48 48 63 63 38 38 10 10 0 0 0 0 0 0 0 42 54 54 41 41 20 20 0 0 0 0 0 0 0 32 65 65 68 68 38 38 0 0 0 0 0 0 0 37 55 55 56 56 41 41 0 0 0 0 0 0 0 9 36 36 65 65 63 63 0 0 0 0 0 0 0 18 40 40 55 55 54 54 0 0 0 0 0 0 0 3 27 27 69 69 90 90 0 0 0 0 0 0 0 このテーブルは、最大ランレングスが７であるという要件を用いて得られた。各種コードワードに対する他の幾つかの追加の境界条件が更に採用された。例えば、 −状態Ｓ１、Ｓ８及びＳ９でのコードワードが、最大で２つの先頭“０”及び最大で５つの先頭“１”を有し、 −状態Ｓ２、Ｓ３、Ｓ１０及びＳ１１でのコードワードが、最大で３つの先頭“ ０”及び最大で４つの先頭“１”を有し、 −状態Ｓ４、Ｓ５、Ｓ１２及びＳ１３でのコードワードが、最大で４つの先頭“ ０”及び最大で３つの先頭“１”を有し、 −状態Ｓ６、Ｓ７及びＳ１４でのコードワードが、最大で５つの先頭“０”及び最大で２つの先頭“１”を有することである。他には、 −次の状態がＳ１、Ｓ８又はＳ９であるとき、コードワードが最大で２つの末尾 “１”及び最大で５つの末尾“０”を有し、 −次の状態がＳ２、Ｓ３、Ｓ１０又はＳ１１であるとき、コードワードが最大で３つの末尾“１”及び最大で４つの末尾“０”を有し、 −次の状態がＳ４、Ｓ５、Ｓ１２又はＳ１３であるとき、コードワードが最大で４つの末尾“１”及び最大で３つの末尾“０”を有し、 −次の状態がＳ６、Ｓ７又はＳ１４であるとき、コードワードが最大で５つの末尾“１”及び最大で２つの末尾“０”を有する。偶数のデジタル合計値から始めると、常に奇数の合計値に到達し、その逆も同様である。偶数デジタル合計値から他の偶数合計値への遷移及び奇数合計値から他の奇数合計値への遷移を示す前記マトリクス内の要素は、したがって全て “０”に等しい。前記マトリクスも対称性である。これは、コードワードが計算された第１デジタル合計値を計算された第２デジタル合計値へ変更し、この第２デジタル合計値が関係するコードワードの反転により第１デジタル合計値へ変更される場合のためである。コーディング状態Ｓ１，．．．Ｓ１４の各々に対してコードワードの組Ｖ１，．．．、Ｖ１４が割り当てられる。これは可能性ある各情報ワードのためのコードワードを含む。各情報ワードのためのビット数が８に等しい場合、各組は２５６コードワードを含む。更に、コードワードのこれらの組は、同じデジタル合計値に属する第１タイプの第２コーディング状態により確立されるコードワードのこれらの組が論理和（ disjunct）であるように選択され、他の言葉で言うと、これらの組は、一般にどんなコードワードも持たない。示されている実施例では、Ｖ２とＶ３、Ｖ４とＶ５、Ｖ６とＶ７、Ｖ８とＶ９、Ｖ１０とＶ１１、Ｖ１２とＶ１３が論理和の組の対である。デジタル合計値“１”は常に、変換されるべき次の情報ワードに割り当てられるべき組Ｖ２からのコードワード又は組Ｖ３からのコードワードを生じる。このことは、情報ワードの変換中デジタル合計値“−１”へ導くコードワードの各々が２度用いられることができることを意味する。組Ｖ２からのランダムなコードワードとともに、（デジタル合計値“−１”へ導く）このコードワードが、同じコードワードと組Ｖ３からのランダムなコードワードとにより形成されるビットの組み合わせとは識別できるビットの組み合わせを形成する。同様なやり方で、デジタル合計値“＋１”、“＋３”、“−２”、“０”及び“＋２”の１つとなるコードワードの各々が、次のワードとともに、２つの異なる情報ワードを唯一形成するために２度用いられることができる。このことは全て、各コードワード自体が唯一的に情報ワードを規定すべきであるコーディングシステムと比較して、唯一のビットの組み合わせの数が非常に増大することを意味する。第１の値から第２の値へデジタル合計値を変更するコードワードに対して常に反転コードワード値が第２の値から第１の値へ前記デジタル合計値を変更するので、コードワードの組は、例えばコーディング状態が奇数デジタル合計値により決定されるコーディング状態の組に属するように、コーディング状態の数の１．５倍に割り当てることができる。偶数デジタル合計値により決定されるコーディング状態に対するコードワードは、前記奇数デジタル合計値により決定されるコーディング状態に属する組からコードワードを反転することにより得られても良い。ここに述べられた実施例では、コーディング状態Ｓ_iに属するコードワードは、Ｓ_15-iに属するコードワードの反転であり、ここにｉは１以上１４以下の整数である。第２図では、第１列において全２５６の異なる８ビット情報ワードのワード値ＷＷを示す。専用の組Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６及びＶ７がそれぞれ第２、第４、第６、第８、第１０、第１２及び第１４列に示される。第２図のコードワードと情報ワードとの間の関係は、同じコードワードが組Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６及びＶ７の２以上の組に起こる場合であり、必要とされるように、次のコードワードと組み合わされて、このコードワードは常に同じ情報ワードを確立する場合のように選択される。このことは、情報ワードの復原に際し、対応するコーディング状態が決定される必要はなく、結果として情報ワードの復原に際してのエラー伝搬がほとんどないという利益がある。デジタル合計値に属する論理和の組が、前記コードワードのビットｘ１及びビットｘ８を基にして第２図で区別される。コーディング状態Ｓ３、Ｓ５、Ｓ７に属する組のコードワードにおいて、ビットｘ１及びビットｘ８の論理値は同じではなく、対応するコーディング状態Ｓ２、Ｓ４及びＳ６により確立された論理和の組において、ビットｘ１及びｘ８は同じ論理値を有する。コードワードの始まりのデジタル合計値は、当該コードワードとともに、このコードワードの端部のデジタル合計値を唯一的に決定する。変換された情報ワードと組み合わせて、このコードワードの端部でのこのデジタル合計値は、関係するコードワードの端部で確立されたコーディング状態を決定する。組Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６及びＶ７からのコードワードの各々の端部で決定されるこれらコーディング状態Ｓｘは、それぞれ第３、第５、第７、第９、第１１、第１３及び第１５の列に示されている。組Ｖ１４、Ｖ１３、Ｖ１２、Ｖ１１、Ｖ１０、Ｖ９及びＶ８は、組Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６及びＶ７のコードワードからのコードワード反転によりそれぞれ導き出すことができる。７より大きいｉに対して、コードワードの端部にＤＳＶ値に対応するコーディング状態Ｓ_iが、第３、第５、第７、第９、第１１、第１３及び第１５の列に示されているコーディング状態Ｓ_inを得るために、関係式Ｓ_in＝Ｓ_15-iに従い変換できる。情報ワード１のシーケンスから第１図に示されるコードワード４のシーケンスへの変換は、第２図に示されるテーブルにより説明できる。第１情報ワード（ワード値“１”）が変換されるべきときに、前記デジタル合計値は、“０”に等しい。このことは、情報ワード“１”の直前にエンコードされた情報ワードに依存して、コードワードが組Ｖ１０又はＶ１１から選択されるべきであることを意味する。この情報ワードがデジタル合計値“０”とともにコーディング状態Ｓ１１を決定するとすると、情報ワード“１”に対応するコードワードが、組Ｖ１１から選択されるべきである。上述のように与えられた変換ルールに基づいて、所望のコードワードは、コードワード“１１０１０１０１０”の反転により得られてもよく、これは組Ｖ４（Ｓ_in）＝Ｓ_15-11）＝Ｓ₄）のワード値“１”を有する情報ワードに割り当てられる。このようにして得られたコードワードは、“００１０１０１０１”に等しい。前記情報ワード“１”に対応するコードワードの端部のコーディング状態は、このときＳ３である。このことは、テーブル２の列９から直接フォローできる。これはまた、エンコードされた情報ワード“１”に対応するコードワードの端部でＤＳＶが第１図のようにＳ２又はＳ３の状態に対応して−１に等しいという意味で、第１図から直接多かれ少なかれフォローされる。第２図のテーブルを参照すると、同じコードワードとなって状態Ｓ２へ状態導かれた、情報ワード“１”の代わりに、情報ワード“０”をエンコードするので状態Ｓ３となる。コーディング状態Ｓ３であれば、これは、次のコードワードが組Ｖ３から選択されるべきであることを意味する。変換されるべき次の情報ワードは、ワード値 “６１”を有し、これは次のコードワードが“０１１０１０１１１”と等しいことを意味する。第２図のテーブルの列７にしたがって、次のコーディング状態は、Ｓ３と等しい。これは再び、ＤＳＶが情報ワード“６１”に対応するコードワードの端部で２と等しいことを示す第１図と一致する。このＤＳＶ値は、状態Ｓ１２又はＳ１３の何れかに対応する。第２図のテーブルをまた参照すると、状態Ｓ１３を導いて、同じコードワードとなる、情報ワード“６１”の代わりに、情報ワード“６０”をエンコードするので、状態Ｓ１２となる。コーディング状態Ｓ１２であれば、これは次のコードワードがＳ_in＝Ｓ_15-12 のように、組Ｖ３内の次の情報ワードに割り当てられるコードワードの反転であることを意味する。この場合、次の情報ワードのワード値は“５８”である。組Ｖ３の専用のコードワードは、“０１０１１１１１０”である。この情報ワードは、このコードワードを反転して変換され、すなわち“１０１０００００１”となる。第２図のテーブルの列７を参照すると、次のコーディング状態はＳ２と等しくなる。変換されるべき次の情報ワードに対するコードワードが、組Ｖ２から選択されるべきである。変換されるべきこの情報ワードは、ワード値“４９”を有するので、専用コードワードは“０１１００１１００”と等しい。第３図は、本発明による変換装置１４０の実施例を示し、この装置により上述の方法が実施される。この変換装置は、ｍビット情報ワード１をｍビットコードワード４に変換するために配され、異なるコーディング状態の数がｓビットにより示すことができる。前記変換装置は、（ｍ＋ｓ）バイナリ入力信号を（ｎ＋ｓ）バイナリ出力信号へ変換するための変換器６０を有する。この変換器の入力部から、ｍ個の入力部がｍビット情報ワードを入力するためにバス６１と接続される。この変換器の出力部から、ｎ個の出力部がｎビットコードワードを供給するためにバス６２に接続される。更に、Ｓ個の入力部が現在のコーディング状態を示す状態ワードを入力するためにｓビットバス６３と接続される。この状態ワードは、例えばｓフリップフロップの型式でバッファメモリ６４により作られる。バッファメモリ６４は、当該バッファメモリにロードされるべき状態ワードを入力するためのバス５８に接続されるｓ個の入力部を有する。前記バッファメモリ内にロードされるべき状態ワードを伝送するために、変換器６０のｓ個の出力部は、バス５８と接続されて用いられる。バス６２は、通例のタイプの制御可能な反転回路７５と接続され、その入力部の制御信号に応じて、バス６２を通して入力されたｎビットコードワードを反転させるか又は反転させず、これらをバス７６へ送る。このバス７６は、パラレル −シリアル変換器６６のパラレルの入力部と接続される。このパラレル−シリアル変換器６６は、バス７６を通して入力されたｎビットコードワードをシリアルのデータストリームに変換し、このデータストリームは信号ライン７０を通して供給される変調信号７である。変換器６０は、変換器の入力部に与えられる情報ワードと状態ワードとの組み合わせにより確立される番地にいわゆるルックアップテーブルの形式で第２図に示されるコードワードの組を記憶するＲＯＭメモリを有しても良い。変換器６０は、ＲＯＭメモリの代わりにゲート回路により形成された組み合わせ論理回路を有しても良い。この装置で実施された動作の同期が、クロック生成回路７７により生成された同期のとれたクロック信号で通例の形式で得られる。このクロック生成回路７７は、前記制御信号を反転回路７５に与えることにより、当該反転回路７５により反転されるべき偶数期間IIの間に前記変換器により送られるコードワードと、変換器６０により変更されずに送られるべき奇数期間Ｉの間に変換器６０により送られるコードワードとを生じる。示されている実施例では、新たなコーディング状態は、前記変換器により直接送られる。しかしながら、原則として、前記新しいコーディング状態が、各送られたコードワードの端部でデジタル合計値を計算することにより、このように計算されたデジタル合計値に基づいて新しいコーディング状態を引き出すために送られることが択一的に可能である。この場合、この装置は、前記デジタル合計値を計算するためのユニットと、計算されたデジタル合計値に基づいてバッファメモリ６４へ対応する状態を与えるユニットとを含むべきである。同期ワードが変調信号７のコードワードのブロックに付加される。これら同期ワードは好ましくは、情報信号部のランダムなシーケンスでは起こることができない信号パターンを有する。同じぐらい好ましくは、隣接する情報信号部の一部とともに前記同期ワードの一部が、前記同期ワードのパターンに対応する信号パターンを形成することができない。前記同期ワードは、ｎビットコードワードのシーケンスに挿入される。下記のテーブルは、第２図に示されるコードワードと組み合わせて使用するのに非常に適する７つの１４ビット同期ワードを示す。１１１１０００１１１１１１１０６２１０１０００１１１１１１１０６３０１１０００１１１１１１１０６４０１０１１１０００００００１１５１００１１１０００００００１１６０００１１１０００００００１１７１１０００１０００００００１１このテーブルの第１列は、コーディング状態を示す。このテーブルの第２列は、このコーディング状態に専用の同期信号を示す。第３列は、前記同期ワードが送られた後で採用されるコーディング状態を示す。コーディング状態Ｓ２，Ｓ４，Ｓ６で送られる同期ワードは、これらのコーディング状態の後で来るコードワードが識別できたのと同じやり方で、コーディング状態Ｓ３，Ｓ５，Ｓ７で送られてきた同期ワードからのビットｘ１及びｘ８を基にして識別できる。コーディング状態Ｓ２，Ｓ４，Ｓ６で同期ワードが送られ、これらに対するビットｘ１及びｘ８の論理値は同じである。コーディング状態Ｓ３，Ｓ５及びＳ７で送られた同期ワードでは、ビットｘ１及びｘ８の論理値は同じではない。上述にあげられた同期ワードから、これらのうちの幾つかが他のものの反転であることは明らかである。同期ワード発生器は、同期ワード１１１０００１１１１１１１０、１０１０００１１１１１１１０、０１１０００１１１１１１１０及び１１０００１０００００００１を生成するように要求される。コードワードのシーケンスに同期ワードを付加して、上述で与えられたマトリクスＴは、変化するだろう。下記のマトリクスＴでは、各要素ｔｉｊは、異なるコードワードの数を示し、コードワードのシーケンスに同期ワードも有するとき、状態ｉを放棄し、状態ｊを入力させることが可能である。 0 0 0 0 0 0 0 87 87 68 68 25 25 2 0 0 0 0 0 0 0 54 54 54 54 39 39 18 0 0 0 0 0 0 0 61 61 64 64 36 36 8 0 0 0 0 0 0 0 40 40 56 56 55 55 36 0 0 0 0 0 0 0 38 38 67 67 64 64 32 0 0 0 0 0 0 0 20 20 40 40 53 53 42 0 0 0 0 0 0 0 9 9 38 38 62 62 48 48 62 62 38 38 9 9 0 0 0 0 0 0 0 42 53 53 40 40 20 20 0 0 0 0 0 0 0 32 64 64 67 67 38 38 0 0 0 0 0 0 0 36 55 55 56 56 40 40 0 0 0 0 0 0 0 8 36 36 64 64 61 61 0 0 0 0 0 0 0 18 39 39 54 54 54 54 0 0 0 0 0 0 0 2 25 25 68 68 87 87 0 0 0 0 0 0 0 次のテーブルは、ＷＯ 95/27,284 に記載されているコーディング方法のランレングス配列と比べて、新しいコーディング方法のランレングス配列を示す。ここに、上述のテーブルで与えられる結果は、変調信号が同期ワードなしでの、当該変調信号からのものであることに、留意されたい。このテーブルは、７より大きいランレングスがこの新しいコーディング方法で起こらず、さらに５、６及び７のランレングスが、従来のコーディング方法のものより、新しいコーディング方法での方がそれ程多く発生しないことを示す。このことは、前記新しいコーディング方法に対するよりよいクロック回復特性となる。第４図は、第３図に示された変換装置の変形であり、これにより、同期ワードは上述のやり方で挿入できる。第４図では、第３図に示される成分と同一の成分は同様な参照番号を有する。この変形例は、テーブルから７つの同期ワードの１つをそれぞれ収容する７つのメモリ位置を有するメモリ１０３と関係する。このメモリ１０３は、メモリ１０３のアドレス入力部のバス６３を通って入力された状態ワードに応じて、７つのメモリ位置の１つをアドレスするためのアドレス回路を有する。アドレスされたメモリ位置の同期ワードは、バス１０４を通ってパラレル／シリアル変換器１０５に与えられる。変換器１０５のシリアル出力は、電気的に動作可能なスイッチユニット１０６の第１入力部に与えられる。パラレル／シリアル変換器６６のシリアル出力部は、スイッチユニット１０６の第２入力部と接続されている。この目的のため、前記変換装置を第１及び第２モードへ択一的に運ぶように採用された制御回路７７により、前記変換装置は制御される。第１モードでは、情報ワードの既定の数が、スイッチユニット１０６を介して信号ライン７０へシリアルに与えられるコードワードへ変換される。第１モードから第２モードへの遷移では、情報ワードの変換が中断され、状態ワードにより確立された同期ワードがメモリ１０３により送られ、パラレル／シリアル変換器１０５及びスイッチユニット１０６を介して信号ライン７０に与えられる。加えて、第２モードから第１モードへの遷移では、制御回路７７の制御の下、送られた同期ワードにより決められた新しいコーディング状態で、バッファメモリ６４がロードされ、その後情報ワードからコードワードへの変換が、制御回路７７により前記変換装置が第２モードへ再びなるまで、再び続けられる。第５図は、情報ワードのシーケンスへ上述の方法の実施により得られた変調信号を再変換するための、本発明による再変換装置１５０の実施例を示す。この再変換装置は、前記変調信号７が与えられる２つの直列に配されたシフトレジスタを有する。シフトレジスタ１１１及び１１２の各々は、ｎビットコードワードの長さに対応する長さを有する。シフトレジスタ１１１及び１１２の内容は、パラレルな出力部を通じてそれぞれバス１１３及び１１４へ行く。この再変換装置は、（ｎ＋ｐ）−ｍビット変換器１１５を有する。シフトレジスタ１１２で利用可能な全てのｎビットが、バス１１４及び制御可能な反転回路１１０を介して制御器１１５の入力部に与えられる。シフトレジスタ１１１で利用可能なｎビットから、シフトレジスタ１１４のｎビットとともに情報ワードを唯一的に確立するｐビットは、変換器１１５に与えられる。この実施例では、これらはビットｘ１及びｘ８である。変換器１１５は、ｎビットコードワードのｎビットとこのコードワードに続くビットストリング部の既定のｐビットとにより形成されるそれぞれ許容されているビットの組み合わせのためのｍビット情報ワードを含むルックアップテーブルを持つメモリを有するが、変換器１１５は、ゲート回路により形成されてもよい。制御可能な反転回路１１０がレジスタ１１２の出力部と変換器１１５の入力部との間に挿入されるので、変換器１１５は組Ｖ１からＶ７へのコードワードの処理ができることを必要とされるだけである。このため、奇数期間Ｉのコードワードは、偶数期間IIのコードワードと逆である。前記再変換装置は、反転回路１１０を択一的に（偶数期間では）活性化させ（奇数期間では）非活性化させるための手段を有する。反転回路１１０は、非活性化された状態では、変換器１１５へ加工されないで入力部で受けるコードワードを送る通例のタイプのものである。活性化された状態では、反転回路１１０は、変換器１１５へ反転された形式で受けたコードワードを送る。変換器１１５により実行された変換及び反転回路１１０の制御は、同期回路１１７により通例のやり方で同期がとれるので、概してコードワードがシフトレジスタ１１２にロードされる度に変換器１１５の入力部に与えられる前記ビットの組み合わせに対応する情報ワードが前記変換器の出力部で利用可能である。好ましくは、バス１１３及び１１４に接続され同期ワードと対応するビットパターンを検出する同期ワード検出器１１６が、同期をとる工程中用いられる。同期ワード検出器１１６が適切に機能するために、ビット周波数と関係を持つクロック信号が、同期ワード検出器１１６に与えられる。このクロック信号は、クロック信号回復回路１１８により供給され、このクロック回復回路は入力してきた変調した信号７から前記クロック信号を生成する。一般に、ビット検出自体のように、前記装置内の他の全ての機能のために、回復回路１１８によるクロック回復は非常に正確であるべきであると言える。図によると、第６図は、上述の本発明の方法により得られた信号を示す。この信号は、ｑ個の連続する情報信号部１６０のシーケンスを有し、ここでｑは整数であり、この情報信号部はｑ個の情報ワードを表す。第６図に参照番号１６１として１つ示されているこれら同期ワードは、コードワードのブロックの間に挿入される。複数の情報信号部１６０が詳細に示される。情報信号部１６０の各々は、第１（低い）信号値Ｌ又は第２（高い）信号値Ｈを有する、この場合９であるｎビットのセルを含む。同じ信号値を有する連続するビットセルの数は、最少でも１に等しく最大でも７に等しい。コードワードの選択に依存したデジタル合計値のため、前記信号の任意のポイントで第２信号値を有するビットセルと第１信号値を有するビットセルとの数の間の差のランニング値は、このポイントに先行する信号部ではほぼ一定である。デジタル合計値が“−３”又は“４”の何れかとなる情報信号部１６０の各々は、情報ワードを唯一的に確立する。隣接する信号部とともに、デジタル合計値が“−２”から“３”までの一つとなるコードワードを表す情報信号部の各々は、情報ワードを唯一的に確立する。第６図ではこれらは、例えば情報信号部１６０ａ及び１６０ｂである。次の信号部の第１及び第８番目の位置のビットセルとともに、これら情報信号部は、ワード値“６１”及び“５８”を有する情報ワードを確立する。第７図は、例示として本発明による記録媒体１２０の一部を示す。示されたこの記録媒体は、磁気的に検出可能なタイプのものである。しかしながら、記録媒体は、異なるタイプ例えば光学的に検出可能なタイプのものでもよい。示されている記録媒体は、テープ形状である。しかしながら、本発明は、ディスク形状の記録媒体に適用されてもよい。記録媒体１２０は、前記変調信号が記録できるトラック内に、前記記録媒体の長手方向に互いに平行に走るトラックＴ１，Ｔ２，Ｔ３、．．．を含む。第８図は、情報記録のための記録装置を示し、本発明による変換装置は例えば第３図に示される変換装置１４０が用いられる。前記記録装置では、前記変調信号を送るための信号ラインが書き込みヘッド１４２のための制御回路１４１と接続され、この書き込みヘッドに沿って、記録可能なタイプの記録媒体１４３が矢印で示された方向に移動する。書き込みヘッド１４２は、記録媒体１４３上のトラックに前記変調信号を書き込むことができる磁気書き込みヘッドである。制御回路１４１は、制御回路１４０に与えられる前記変調信号に応じてこの書き込みヘッドのための書き込み信号を生成する通例のタイプのものであってもよいので、書き込みヘッド１４２は、前記変調信号に対応するトラックに磁気パターンを実現する。第９図は、本発明による再変換装置、例えば第５図に示される再変換装置１５０が用いられる再生装置を示す。前記再生装置は、本発明による記録媒体を読み出すための通例のタイプの読み出しヘッド１５２を有し、この記録媒体上に変調信号に対応する情報パターンが書き込まれる。これにより、読み出しヘッド１５２は、回路１５３内でバイナリ信号へ変換されるアナログ読み出し信号を作り、このバイナリ信号は次に再変換装置１５０へ行く。回路１５３は、例えばいわゆる部分的な応答検出器を有してもよい。本発明はこれらの好ましい実施例に関して述べられているが、これらが制限された例ではないことは理解されるべきである。従って、いろいろな変形例が、請求の範囲の従属項に規定されているように、本発明の範囲から出発することなしに、当業者に明かである。さらに、本発明は、各新規な特徴及び特徴の組み合わせにある。上述の変換／再変換装置は、関連文献のリストのＤ２ヨーロッパ特許出願第95 202926.2 号,Ｄ３ヨーロッパ特許出願第 95203028.6 号,Ｄ４ヨーロッパ特許出願 95203029.4 号,Ｄ５ヨーロッパ特許出願第 95203192.0 号及びＤ６ヨーロッパ特許出願第 95203380.1 号に述べられているように、マルチトラックの記録／再生装置にとてもよく適している。さらに、本発明は、関連文献のリストのＤ７ヨーロッパ特許公開公報第 97,763 号を参照して、光ファイバのような伝送媒体を介して変調信号を伝送するための伝送手段にも等しくよく適用可能である。関連文献（Ｄ１）ＷＯ 95127,284(PHN 14.789) （Ｄ２）出願日１９９５年１０月３０日ヨーロッパ特許出願第 95202926.2 号（本出願人整理番号 PHN 15.520）（Ｄ３）出願日１９９５年１１月０８日ヨーロッパ特許出願第 95203028.6 号（本出願人整理番号 PHN 15.543）（Ｄ４）出願日１９９５年１１月０８日ヨーロッパ特許出願第 95203029.4 号（本出願人整理番号 PHN 15.545）（Ｄ５）出願日１９９５年１１月２１日ヨーロッパ特許出願第 95203192.0 号（本出願人整理番号 PHN 15.563）（Ｄ６）出願日１９９５年１２月０７日ヨーロッパ特許出願第 95203380.1 号（本出願人整理番号 PHN 15.594）（Ｄ７）ヨーロッパ特許出願公報第 97,763 号

───────────────────────────────────────────────────── 【要約の続き】Ｖ１１、Ｖ１２／Ｖ１３）は、共通するいかなるコードワードも含まない。このコーディング方法では、同じデジタル値を有する変調信号の連続するビットセルの数が、７を超えない。さらに、特別な同期ワードがこれらコードワードのブロック間に挿入するために必要とされる。

Claims

【特許請求の範囲】１．ｍビット情報ワードのシーケンスを変調されたデジタル信号に変換するための装置であって、ここでｍは整数であり、当該装置が、 −ｍビット情報ワードの前記シーケンスを入力するための入力手段と、 −ｍビット情報ワードの前記シーケンスをｎビットコードワードのシーケンスへ変換するためのｍ−ｔｏ−ｎビット変換手段であって、ここでｎはｍより大きい整数であり、コードワードの前記シーケンスが前記変調信号を形成し、当該信号が第１信号値を有するビットセルと第２信号値を有するビットセルとを有するｍ−ｔｏ−ｎビット変換手段と、 −変調信号部の端部にデジタル合計値に関するコーディング状態を決定するための決定手段であって、当該デジタル合計値は前記第１信号値を有するビットセルの数と前記第２信号値を有するビットセルの数との間の差のランニング値を前記変調信号部のために示し、前記ｍ−ｔｏ−ｎビット変換手段が、前記コーディング状態に依存するコードワードの組からコードワードを前記変換のために選択するための選択手段を有し、前記デジタル合計値の少なくとも一つが第１及び第２コーディング状態を決定し、前記第１及び第２コーディング状態が前のコードワードに対応する情報ワードに応じて決定される、決定手段とを有し、当該装置が、同じ信号値を有する変調信号の連続するビットセルの数が７を越えないという要件を満足する当該変調信号を形成することを特徴とする装置。２．ｎが奇数でありｍ＋１と等しいことを特徴とする請求項１に記載の装置。３．ｍが８と等しくｎが９と等しいことを特徴とする請求項２に記載の装置。４．請求項１、２又は３に記載の装置において、当該装置は更に、 −前記変調信号のｐ個の連続するコードワードのブロックのための同期ワードを生成するための同期ワード生成手段を有し、前記同期ワード生成手段が利用可能な同期ワードの以下の組、１１１０００１１１１１１１０、１０１０００１１１１１１１０、０１１０００１１１１１１１０及び１１０００１０００００００１から前記同期ワードを生成し、前記同期ワード生成手段が前記コーディング状態に依存して前記同期ワードの１つを選択することを特徴とする装置。５．請求項１、２又は３に記載の装置において、当該装置は更に、 −前記変調信号のｐ個の連続するコードワードのブロックのための同期ワードを生成するための同期ワード生成手段を有し、前記同期ワード生成手段が利用可能な同期ワードの以下の組、１１１０００１１１１１１１０、１０１０００１１１１１１１０、０１１０００１１１１１１１０、１１０００１０００００００１、０１０１１１０００００００１、１００１１１０００００００１及び０００１１１０００００００１から前記同期ワードを生成し、前記同期ワード生成手段が前記コーディング状態に依存して前記同期ワードの１つを選択することを特徴とする装置。６．請求項５に記載の装置において、前記同期ワード生成手段が以下の同期ワード、１１１１０００１１１１１１１０６２１０１０００１１１１１１１０６３０１１０００１１１１１１１０６４０１０１１１０００００００１１５１００１１１０００００００１１６０００１１１０００００００１１７１１０００１０００００００１１を生成でき、第１列の値は付加されるべき前記同期ワードに直接的に先行する前記情報ワードに変換された後の前記コーディング状態を示し、第２列のビットシーケンスは前記コーディング状態に応じて生成された前記同期ワードを示し、第３列の値は前記同期ワードに直接的に後続する前記コードワードを得るために要求される前記コーディング状態を示すことを特徴とする装置。７．請求項４、５又は６に記載の装置において、生成された前記同期ワードが前記コードワードの前記ビットシーケンスで起こることができないビットパターンを与えることを特徴とする装置。８．請求項１乃至７の何れか１項に記載の装置において、前記第１タイプのコーディング状態の各対に属するコードワードの前記組が論理和（disjunct）であることを特徴とする装置。９．請求項８に記載の装置において、前記第１タイプのコーディング状態の前記対に属するコードワードの前記組が、前記コードワードのｐ個の既定された位置のビットの前記論理値に基づいて相互に識別可能であり、ここでｐはｎと等しいか又はより小さい整数であることを特徴とする装置。１０．請求項１に記載の装置において、前記ｍ−ｔｏ−ｎビット変換手段が第２図で与えられた前記変換テーブルに従いｍビット情報ワードをｎビットコードワードに変換することを特徴とする装置。１１．請求項１乃至１０の何れか１項に記載の前記変換装置を有する、記録媒体上のトラックに変調信号を記録するための記録装置において、更に前記記録媒体上の前記トラックに前記変調信号を書き込むための書き込み手段を有することを特徴とする記録装置。１２．ｍビット情報ワードのシーケンスを変調されたデジタル信号に変換するための方法であって、ここでｍは整数であり、当該方法が、 −ｍビット情報ワードの前記シーケンスを入力する行程と、 −ｍビット情報ワードの前記シーケンスをｎビットコードワードのシーケンスへ変換する行程であって、ここでｎはｍより大きい整数であり、コードワードの前記シーケンスが前記変調信号を形成し、この信号が第１信号値を有するビットセルと第２信号値を有するビットセルとを有する行程と、 −変調信号部の端部でデジタル合計値に関係するコーディング状態を決定する行程であって、このデジタル合計値が前記第１信号値を有するビットセルの数と前記第２信号値を有するビットセルの数との間の差のランニング値を前記変調信号部のために示し、前記変換行程が前記コーディング状態（６３）に依存するコードワードの組からコードワードを前記変換のために選択する副行程を有し、前記デジタル合計値の少なくとも１つが第１及び第２コーディング状態を決定し、前のコードワードに対応する情報ワードに応じて、前記第１及び前記第２コーディング状態が決定される行程とを有し、前記変調信号が、同じ信号値を有する前記変調信号の連続するビットセルの前記数が７を超えないという要件を満足することを特徴とする方法。１３．請求項１２に記載された方法で得られる変調信号。１４．請求項１１に記載された前記記録装置で得られる記録媒体。１５．変調信号をｍビット情報ワードのシーケンスに再変換するための装置であって、ここでｍは整数であり、当該装置が、 −ｎビットコードワードのシーケンスを有する前記変調信号を入力するための入力手段と、 −変換されるべきコードワードに依存して変換されるべき前記コードワードへ情報ワードを割り当てることによりｎがｍより大きい整数であるｎビットコードワードの前記シーケンスをｍビット情報ワードのシーケンスへ変換するためのｎ−ｔｏ−ｍビット変換手段とを有し、前記変換手段が、対応するコードワードに関してｐ個の既定の位置にあるビットストリングのビットの論理値に依存して、前記情報ワードをコードワードに割り当て、前記変調信号が同じ信号値を有する前記変調信号の連続するビットセルの数が７を越えないことを特徴とする装置。１６．請求項１５に記載の装置において、前記装置が、以下のビットパターン、１１１０００１１１１１１１０、１０１０００１１１１１１１０、０１１０００１１１１１１１０及び１１０００１０００００００１を有する前記変調信号にある同期ワードを検出するための同期ワード検出手段を有することを特徴とする装置。１７．請求項１５に記載の装置において、前記装置が、以下のビットパターン、１１１０００１１１１１１１０、１０１０００１１１１１１１０、０１１０００１１１１１１１０、１１０００１０００００００１、０１０１１１０００００００１、１００１１１０００００００１及び０００１１１０００００００１を有する前記変調信号にある同期ワードを検出するための同期ワード検出手段を有することを特徴とする装置。１８．請求項１４に記載の前記記録媒体から変調信号を読み出すための装置であって、請求項１５、１６又は１７の何れか１項に記載された前記再変換装置を具備する装置がさらに、前記記録媒体上のトラックから前記変調信号を読み出すための読み出し手段を有することを特徴とする装置。