JP2000304799A

JP2000304799A - 配線診断装置

Info

Publication number: JP2000304799A
Application number: JP2000023768A
Authority: JP
Inventors: Mitsuhiko Totsuka; 光彦戸塚
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-19
Filing date: 2000-02-01
Publication date: 2000-11-02

Abstract

(57)【要約】【課題】導体配線や回路配線の異常の有無を診断する
こと。【解決手段】ワイヤハーネス１４両端のコネクタ１
６、１８にそれぞれコネクタ１２を介して電源を接続す
るとともにコネクタ２０に抵抗Ｒ１３を接続する。この
ときワイヤハーネス１４に印加される電圧と、トランジ
スタＱ１がオフのとき、すなわち基準電圧一定のときの
電圧とをコンパレータＣＭＰ３で比較するとともに、ト
ランジスタＱ１をオンにして基準電圧を可変にしたとき
の電圧とワイヤハーネス１４に印加された電圧とをそれ
ぞれコンパレータＣＭＰ３で比較し、両者のレベルが
“Ｈ”、“Ｌ”のときには正常、両者のレベルがともに
“Ｌ”のときには、オープン、両者のレベルがともに
“Ｈ”のときにはショート状態にあると診断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線診断装置に係
り、特に、ワイヤハーネスなどの導体配線や回路配線の
状態を診断するに好適な配線診断装置に関する。

【０００２】

【従来の技術】従来、ワイヤハーネスなどの導体配線の
異常の有無を診断するに際しては、ワイヤハーネスの両
端を電源に接続し、ワイヤハーネスを流れる電流や電圧
降下の状態からワイヤハーネスが断線しているか否かを
チェックする構成が採用されている。

【０００３】

【発明が解決しようとする課題】しかし、従来技術で
は、ワイヤハーネスに単に電圧を印加する方式であるた
め、ワイヤハーネスが断線したことを検出することはで
きるが、ワイヤハーネスの線路途中がショート状態にあ
ったり、ワイヤハーネスの線路抵抗が異常値を示す場合
には、これらの異常状態をチェックすることができない
ことがある。なお、マイクロコンピュータを用いてワイ
ヤハーネスの異常を診断する構成も考えられるが、マイ
クロコンピュータは微小電圧、微小電流を扱うため、単
にマイクロコンピュータを用いても、大電流を流すワイ
ヤハーネスの異常の有無をチェックすることは困難であ
る。

【０００４】本発明の目的は、導体配線や回路配線の異
常の有無を診断することができる配線診断装置を提供す
ることにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
１のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第２のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較し比較
結果を出力する比較手段とを備えてなる配線診断装置を
構成したものである。

【０００６】前記配線診断装置を構成するに際しては、
以下の要素を付加することができる。

【０００７】前記比較手段の比較結果を前記診断用スイ
ッチング手段の導通・非導通状態と関連づけて表示する
表示手段を備える。

【０００８】前記した手段によれば、診断対象の配線に
電圧を印加し、診断対象の配線に印加された電圧と基準
電圧を一定に保った電圧とを比較するとともに、診断対
象の配線に印加された電圧と基準電圧を変えたときの電
圧とを比較し、両者の比較結果を出力するようにしたの
で、各比較結果から診断対象の配線の状態を判定するこ
とができ、診断対象の配線の短絡の有無や抵抗値の異常
の有無を診断することが可能になる。特に、各比較結果
を表示することで、診断対象の配線の状態を容易に判定
することができ、診断対象の配線の短絡の有無や抵抗値
の異常の有無を容易に診断することが可能になる。

【０００９】

【発明の実施の形態】まず、本発明の実施の形態を説明
する前に、本発明を適用した電流振動型遮断機能付きス
イッチング・デバイスの基本構成およびその基本的な動
作について説明する。

【００１０】電流振動型遮断機能付きスイッチング・デ
バイスは、図１に示すように、半導体チップ１１０上に
各種の回路素子を集積化した半導体集積回路（パワーＩ
Ｃ）として構成されており、電源端子Ｔ１が出力電圧Ｖ
Ｂ（例えば＋１２ボルト）の電源１０１に接続され、接
地端子Ｔ２が接地され、出力端子Ｔ３が負荷１０２に接
続されている。

【００１１】この半導体チップ１１０上には、感熱遮断
機能を有する半導体素子（パワーデバイス）として、ｎ
チャネル温度センサー内蔵ＦＥＴＱＡが集積化されてい
る。この温度センサー内蔵ＦＥＴＱＡは、ドレイン電極
がドレイン端子Ｄ、電源端子Ｔ１を介して電源１０１に
接続され、ソース電極がソース端子Ｓ、出力端子Ｔ３を
介して負荷１０２に接続され、ゲート電極がゲート端子
ＴＧ、抵抗ＲＧを介して駆動回路１１１に接続されてい
る。この温度センサー内蔵ＦＥＴＱＡは、電源１０１と
負荷１０２とを結ぶ電源回路中に挿入されてゲート端子
ＴＧに入力される駆動信号（オンパルス信号）に応答し
て導通（オン）して、電源回路を閉じる第１のスイッチ
ング手段として構成されている。そしてこの温度センサ
ー内蔵ＦＥＴＱＡと並列に基準デバイスとして、ｎチャ
ネルＦＥＴＱＢ、ＦＥＴＱＣが集積化されている。

【００１２】ＦＥＴＱＢはドレイン電極がドレイン端子
Ｄ、電源端子Ｔ１を介して電源１０１に接続され、ソー
ス電極が出力端子Ｔ４を介して第１の基準抵抗Ｒｒ１に
接続され、ゲート電極がゲート端子ＴＧを介して抵抗Ｒ
Ｇに接続されている。ＦＥＴＱＣは、ドレイン電極がド
レイン端子Ｄ、電源端子Ｔ１を介して電源１０１に接続
され、ソース電極が出力端子Ｔ５を介して第２の基準抵
抗Ｒｒ２に接続され、ゲート電極がゲート端子ＴＧを介
して抵抗ＲＧに接続されている。ＦＥＴＱＢは、ゲート
端子ＴＧに入力される駆動信号（オンパルス信号）によ
り導通して、電源端子Ｔ１と第１の基準抵抗Ｒｒ１とを
結ぶ分流回路を閉じる第２のスイッチング手段として構
成されている。ＦＥＴＱＣは、ゲート端子ＴＧに入力さ
れる駆動信号（オンパルス信号）により導通して、電源
端子Ｔ１と第２の基準抵抗Ｒｒ２とを結ぶ分流回路を閉
じる第３のスイッチング手段として構成されている。

【００１３】ＦＥＴＱＡ、ＱＢ、ＱＣとしては、例え
ば、ＤＭＯＳ構造、ＶＭＯＳ構造あるいはＵＭＯＳ構造
のパワーＭＯＳＦＥＴやこれらと類似な構造のＭＯＳＦ
ＥＴを用いることができるとともに、ＥＳＴ、ＭＣＴな
どのＭＯＳ複合型デバイスやＩＧＢＴなど他の絶縁ゲー
ト型パワーデバイスを用いることができる。また、常に
ゲートを逆バイアスで使うものであれば、接合型ＦＥ
Ｔ、接合型ＳＩＴやＳＩサイリスタなどを使用すること
もできる。さらに、パワーＩＣに用いるＦＥＴＱＡ、Ｑ
Ｂ、ＱＣとしては、ｎチャネル型でもｐチャネル型でも
用いることができる。

【００１４】また、温度センサー内蔵ＦＥＴＱＡ、Ｑ
Ｂ、ＱＣは、例えば、複数個のユニットセル（単位セ
ル）が並列接続されたマルチ・チャネル構造のパワーデ
バイスを用いて構成されており、各ＦＥＴが隣接して配
置されている。そしてＦＥＴＱＢ、ＱＣの電流容量はＦ
ＥＴＱＡの電流容量よりも小さく設定されている。この
設定は、ＦＥＴＱＢ、ＱＣを構成する並列接続のユニッ
トセル数で調整されている。例えば、ＦＥＴＱＢのユニ
ットセル数１に対して、ＦＥＴＱＡのユニットセル数が
１０００となるように構成されており、ＦＥＴＱＢとＦ
ＥＴＱＡのチャネル幅Ｗの比は、例えば１：１０００と
なっている。

【００１５】さらに、ＦＥＴＱＡのソース端子Ｓはコン
パレータＣＭＰ１とコンパレータＣＭＰ２のプラス入力
端子にそれぞれ接続されており、ＦＥＴＱＢのソース電
極はコンパレータＣＭＰ１のマイナス入力端子に接続さ
れ、ＦＥＴＱＣのソース電極はコンパレータＣＭＰ２の
マイナス入力端子に接続されている。コンパレータＣＭ
Ｐ１の出力端子は駆動回路１１１に接続され、コンパレ
ータＣＭＰ２の出力端子は半導体チップ１１０の出力端
子Ｔ６を介して、過小電流検出、ランプ断線検出、オー
プン検出を行なう異常検出部５０１に接続されている。
なお、ＦＥＴＱＡのソース端子Ｓはツェナーダイオード
ＺＤ１を介して駆動回路１１１に接続されており、この
ツェナーダイオードＺＤ１は、ＦＥＴＱＡ、ＦＥＴＱ
Ｂ、ＦＥＴＱＣのゲート端子ＴＧ・ソース端子Ｓ間を１
２ボルトに保ち、ゲート端子ＴＧに過電圧が印加された
ときに、この過電圧をバイパスするように構成されてい
る。

【００１６】一方、半導体チップ１１０上の他の領域に
は、電源Ｅｎａｂｌｅ部３０２、マスキング回路３０
３、ＯＮ／ＯＦＦ計数回路３０４、チャージポンプ回路
３０５、遮断ラッチ回路３０６が集積化されており、電
源Ｅｎａｂｌｅ部３０２が端子Ｔ７に接続され、マスキ
ング回路３０３が端子Ｔ８を介してコンデンサＣ１１に
接続され、ＯＮ／ＯＦＦ計数回路３０４が端子Ｔ９を介
してコンデンサＣ１２に接続され、駆動回路１１１が入
力端子Ｔ１０を介してスイッチＳＷ１と抵抗Ｒ１１に接
続され、遮断ラッチ回路３０６が出力端子Ｔ１１を介し
てダイアグ出力部（診断結果出力部）５０２に接続され
ている。

【００１７】駆動回路１１１は、図２に示すように、ソ
ーストランジスタＱ５とシンクトランジスタＱ６を備え
ているとともに、各トランジスタをオンオフ制御する駆
動素子などを備えており、各トランジスタＱ５、Ｑ６が
互いに直列接続されている。そしてソーストランジスタ
Ｑ５のコレクタが電位ＶＰの端子に接続され、エミッタ
が抵抗ＲＧを介してゲート端子ＴＧに接続されている。
シンクトランジスタＱ６はコレクタが抵抗ＲＧを介して
ゲート端子ＴＧに接続され、エミッタが接地電位（ＧＮ
Ｄ）に接続されている。電位ＶＰの端子は、チャージポ
ンプ回路３０５に接続されており、この端子の電位ＶＰ
は、チャージポンプ回路３０５の出力によって、電源１
０１よりも高い電圧、例えば、電源１０１の電圧を１２
Ｖとしたとき、１２Ｖ＋１０Ｖに設定されている。

【００１８】駆動回路１１１は、スイッチＳＷ１が投入
されて入力端子Ｔ１０がスイッチＳＷ１を介して接地さ
れたときに、入力端子Ｔ１０からの指令信号に応答して
ソーストランジスタＱ５がオンになり、出力端子（トラ
ンジスタＱ５とトランジスタＱ６との接続点）にハイレ
ベルの駆動信号（オンパルス信号）を出力する駆動手段
として構成されている。一方、スイッチＳＷ１が開かれ
たときには、入力端子Ｔ１０に抵抗Ｒ１１を介して電源
１０１の電圧が印加されるので、シンクトランジスタＱ
６がオンになって出力端子（トランジスタＱ５とトラン
ジスタＱ６との接続点）のレベルをローレベルに遷移さ
せるようになっている。なお、駆動回路１１１として
は、バイポーラトランジスタの代わりに、ＣＭＯＳＦＥ
Ｔを用いて構成することも可能である。

【００１９】上記構成による駆動回路１１１からの駆動
信号（オンパルス信号）がゲート端子ＴＧに入力される
と各ＦＥＴＱＡ、ＱＢ、ＱＣは導通し、各ＦＥＴのドレ
イン・ソース電極間の電圧は、図３に示すように、２Ｖ
以下に低下する。このとき負荷１０２が正常状態のとき
には、駆動回路１１１から駆動信号が出力されている間
は各ＦＥＴのドレイン・ソース電極間は２Ｖ以下に維持
され、ＦＥＴＱＡのドレイン電流７０５が一定になる。

【００２０】一方、負荷１０２が短絡すると、負荷１０
２に大電流が流れ、負荷１０２やＦＥＴＱＡが損傷する
恐れがある。

【００２１】そこで、ＦＥＴＱＡ、ＱＢのソース電圧を
コンパレータＣＭＰ１で監視し、両者の電圧が異常にな
ったときには駆動回路１１１に駆動信号の出力を強制的
に停止させる構成が採用されている。

【００２２】すなわち、コンパレータＣＭＰ１のプラス
入力端子には、ＦＥＴＱＡのソース電圧が入力されてお
り、マイナス入力端子にはＦＥＴＱＢのソース電圧が入
力されている。そして、ヒステリシス特性を有するコン
パレータＣＭＰ１は、プラス入力端子およびマイナス入
力端子に入力された電圧を比較し、ＦＥＴＱＡのソース
電圧とＦＥＴＱＢのソース電圧がほぼ一致していると
き、あるいはＦＥＴＱＡのソース電圧がＦＥＴＱＢのソ
ース電圧よりも高いときに“Ｈ”レベルの出力信号を出
力し、ＦＥＴＱＡのソース電圧が基準電圧（ＦＥＴＱＢ
のソース電圧）による許容値から外れたとき、例えば、
負荷１０２に大電流が流れ、第１の基準抵抗Ｒｒ１によ
る基準電圧よりも、ＦＥＴＱＡのソース電圧の方が低く
くなったときには、ＦＥＴＱＡに異常電流が流れたとし
て“Ｌ”レベルの信号を駆動回路１１１に出力するよう
になっている。駆動回路１１１はコンパレータＣＭＰ１
から“Ｈ”レベルの信号が入力されているときには駆動
信号の出力が可能になっているが、“Ｌ”レベルの信号
が入力されたときには駆動信号の出力が強制的に停止さ
れるようになっている。すなわちコンパレータＣＭＰ１
は駆動停止手段として構成されている。

【００２３】一方、ＦＥＴＱＡがオン状態からオフ状態
に遷移すると、トランジスタＱ６がオンになることによ
ってダイオードＤ１が導通する。この結果、抵抗Ｒ１、
ダイオードＤ１の経路で電流が流れ、コンパレータＣＭ
Ｐ１のプラス入力端子の電位は駆動回路１１１がオン制
御しているときよりも低下する。したがってオフ状態に
遷移した直後より、小さい特定のドレイン・ソース間電
圧の差が生じるまで、すなわちＦＥＴＱＡのソース電圧
がＦＥＴＱＢのソース電圧とほぼ同じになるまで、ＦＥ
ＴＱＡはオフ状態に維持される。

【００２４】ところが、配線の短絡などでＦＥＴＱＡが
オフ状態になった場合には、配線の短絡などでドレイン
電流が増加し、ＦＥＴＱＡは、ピンチオフ領域を経由し
て、例えば、３極管特性領域での動作状態を経てオフ状
態へ遷移する。この結果、一定時間経過後には、コンパ
レータＣＭＰ１のプラス入力端子の電位が高くなり、コ
ンパレータＣＭＰ１の出力レベルは“Ｌ”レベルから
“Ｈ”レベルに変化し、ＦＥＴＱＡは再びオン状態に遷
移する。図３に示すように、このような負荷１０２の短
絡などの異常時のＦＥＴＱＡのドレイン・ソース間電圧
７０３の周期的な遷移は、スイッチＳＷ１が閉じている
間は継続される。これにより、ＦＥＴＱＡのドレイン電
流７０７が周期的に変動する。ＦＥＴＱＡのドレイン・
ソース間電圧７０３の遷移の周期は配線のインダクタン
スや配線抵抗、ＦＥＴＱＡのコンデンサ容量などに基づ
く時定数によって決定される。

【００２５】そこで、ＦＥＴＱＡがオンオフする回数を
計数し、この計数値が設定値に達したときにはＦＥＴＱ
Ａを強制的に遮断し、この遮断状態を保持することとし
ている。

【００２６】具体的には、ＦＥＴＱＡのオンオフ状態を
計数するための回路としてＯＮ／ＯＦＦ計数回路３０４
と遮断ラッチ回路３０６が設けられている（特開平６−
２４４４１４号公報参照。）。

【００２７】ＯＮ／ＯＦＦ計数回路３０４は、図２に示
すように、バイポーラトランジスタＱ４１、Ｑ４２、Ｑ
４３、ｎチャネルＦＥＴＱ４４、ダイオードＤ４１、Ｄ
４２、Ｄ４３、ツェナーダイオードＺＤ４１、抵抗Ｒ４
１〜Ｒ４６を備えて構成されている。

【００２８】ツェナーダイオードＺＤ４１のカソード側
はＦＥＴＱＡのソース端子Ｓに接続されており、ソース
端子Ｓの電圧が正常状態にあるときにはトランジスタＱ
４３のベースには順バイアス電圧が印加され、トランジ
スタＱ４３はオン状態にある。このためトランジスタＱ
４２もオン状態にある。一方、トランジスタＱ４１はベ
ースが抵抗Ｒ４１、ダイオードＤ４２を介して駆動回路
１１１の出力端子に接続されているため、トランジスタ
Ｑ５がオンのとき、すなわち、ＦＥＴＱＡがオンのとき
には、トランジスタＱ４１はオフの状態にある。

【００２９】一方、トランジスタＱ６がオンになったと
き、すなわちＦＥＴＱＡがオフになったときにはダイオ
ードＤ４２がトランジスタＱ６を介して接地されるた
め、トランジスタＱ４１がオンになる。トランジスタＱ
４１がオンになると電源１０１からの電流がトランジス
タＱ４１、Ｑ４２、抵抗Ｒ４４を介してコンデンサＣ１
２に流れ、コンデンサＣ１２が充電される。

【００３０】次に、トランジスタＱ５がオフからオンに
遷移するとトランジスタＱ４１がオフとなり、コンデン
サＣ１２に充電された電荷は抵抗Ｒ４６を介して放電す
る。このあと再びトランジスタＱ６がオンとなってトラ
ンジスタＱ４１がオンになると、コンデンサＣ１２がさ
らに充電される。

【００３１】このようなオンオフ動作を繰り返す過程
で、コンデンサＣ１２に充電された電荷によってＦＥＴ
Ｑ４４のゲート電圧がしきい値を超えると、ＦＥＴＱ４
４がオンになり、ダイオードＤ４２が導通する。これに
より、温度センサ１２１の両端がダイオードＤ４３を介
して短絡され、遮断ラッチ回路３０６にラッチ指令信号
が出力されることになる。すなわち、ＯＮ／ＯＦＦ計数
回路３０４はラッチ指令手段として構成されている。な
お、ＯＮ／ＯＦＦ回数が設定値に達するまでの時間は、
抵抗Ｒ４６とコンデンサＣ１２による時定数によって調
整することができる。

【００３２】遮断ラッチ回路３０６は、ｎチャネルＦＥ
ＴＱＳ、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、温度センサ
１２１、抵抗Ｒ３１〜Ｒ３５を備えて構成されており、
ＦＥＴＱＳのドレイン電極がＦＥＴＱＡのゲート端子Ｔ
Ｇに接続され、ソース電極がＦＥＴＱＡのソース端子Ｓ
に接続されている。温度センサ１２１は、４個のダイオ
ードが直列接続されて構成されており、半導体チップ１
１０の温度が設定温度を超えたときには、両端の電圧が
設定電圧よりも低くなるように構成されている。すなわ
ち、温度センサ１２１の両端の電圧は、正常時には、Ｆ
ＥＴＱ１１のソース・ゲート電極間のしきい値よりも高
く設定されており、ＦＥＴＱ１１は常時オン状態に維持
されている。そして、ＦＥＴＱ１１がオンのときには、
ＦＥＴＱ１４はオフに、ＦＥＴＱ１３がオンに、ＦＥＴ
Ｑ１２、ＦＥＴＱＳがオフ状態に維持されている。

【００３３】一方、ＦＥＴＱ４４がオンになって温度セ
ンサ１２１の両端がダイオードＤ４３を介して短絡され
たり、あるいは半導体チップ１１０の温度が設定温度を
超えて温度センサ１２１の両端の電圧が設定電圧以下に
低下したりすると、ＦＥＴＱ１１がオンからオフになっ
て、ＦＥＴＱ１４がオンになる。ＦＥＴＱ１４がオンに
なると、ＦＥＴＱ１３がオンになるとともにＦＥＴＱＳ
がオンになり、ＦＥＴＱＡのソース・ゲート電極間がＦ
ＥＴＱＳによって短絡され、ＦＥＴＱＡが遮断状態にな
る。この短絡状態はラッチ回路を構成するＦＥＴＱ１
２、Ｑ１３によってラッチされる。すなわち、遮断ラッ
チ回路３０６は、ＯＮ／ＯＦＦ計数回路３０４のＯＮ／
ＯＦＦ回数が設定値に達したとき、あるいは温度センサ
１２１によて半導体チップ１１０の温度が設定温度を超
えたことが検出されたときに、ＦＥＴＱＡを非導通状態
にするとともに、この非導通状態をラッチする遮断ラッ
チ手段として構成されている。

【００３４】次に、本実施形態について説明する。

【００３５】本実施形態は、前述した電流振動型遮断機
能付きスイッチング・デバイスを主要素として構成され
ており、半導体チップ１１０の出力端子Ｔ３にはコンパ
レータＣＭＰ３のプラス入力端子とコネクタ１２が接続
されている。コネクタ１２は、診断対象としての導体配
線、例えば、ワイヤハーネス１４の一端にコネクタ１６
を介して接続されている。ワイヤハーネス１４の他端に
はコネクタ１８が接続されており、このコネクタ１８は
コネクタ２０、抵抗（直列抵抗）Ｒ１３を介して接地さ
れている。

【００３６】一方、コンパレータＣＭＰ３の出力端子に
は表示手段としての表示器２２が接続されており、コン
パレータＣＭＰ３のマイナス入力端子は、抵抗（補助基
準抵抗）Ｒ１２を介してトランジスタＱ１のコレクタに
接続されているとともに、第１の基準抵抗Ｒｒ１に接続
されている。トランジスタＱ１は診断用スイッチング手
段として構成されており、エミッタが接地され、ベース
に診断用のオンオフ信号が入力されるようになってい
る。そして、トランジスタＱ１がオフのときには、基準
抵抗Ｒｒ１両端の基準電圧はＦＥＴＱＢの導通により一
定に保たれているが、トランジスタＱ１がオンになる
と、基準抵抗Ｒｒ１に抵抗１２が並列接続されるので、
基準電圧が低下するようになっている。

【００３７】ここで、本実施形態においては、抵抗Ｒｒ
１、抵抗Ｒ１２、抵抗Ｒ１３の抵抗値が以下のように設
定されている。例えば、ワイヤハーネス１４が正常状態
にあって、電流として、例えば１０Ａが流れるときに
は、この正常時の電流にしたがって抵抗Ｒ１３の抵抗値
が設定されている。また、正常電流の上限値を１２Ａ、
下限値を８Ａに設定した場合、トランジスタＱ１をオフ
の状態で、ワイヤハーネス１４に１２Ａの電流が流れる
ように、基準抵抗Ｒｒ１の抵抗値が設定されいる。さら
に、トランジスタＱ１がオンのときには、抵抗Ｒ１２と
基準抵抗Ｒｒ１との合成抵抗値によってワイヤハーネス
１４に８Ａの電流が流れるように、抵抗Ｒ１２の抵抗値
が設定されている。

【００３８】次に、各抵抗の抵抗値の具体例について説
明する。例えば、ワイヤハーネス１４の正常状態におけ
る抵抗値が０．４オームで、ワイヤハーネス１４の正常
電流が１０Ａのとき、電源１０１の出力電圧が１２Ｖの
ときには、抵抗Ｒ１３の抵抗値は０．８オームに設定さ
れ、ワイヤハーネス１４と抵抗Ｒ１３とを合わせた抵抗
値は１．２オームになる。

【００３９】上記構成において、ワイヤハーネス１４の
短絡の有無や抵抗値の異常などを診断するに際しては、
まずトランジスタＱ１のベースにオン信号を入力してト
ランジスタＱ１をオンにする。トランジスタＱ１がオン
になると、基準抵抗Ｒｒ１に抵抗１２に並列接続され
て、基準電圧が低下する。このときワイヤハーネス１４
に１０Ａの電流が流れたときには、コンパレータＣＭＰ
３からは“Ｈ”の信号が出力される。すなわち電流が下
限値の８Ａよりも高いとしてコンパレータＣＭＰ３から
“Ｈ”の信号が出力される。

【００４０】次にトランジスタＱ１をオフにしたとき、
すなわち、基準電圧が元の基準電圧にあるとき、ワイヤ
ハーネス１４に１０Ａの電流が流れると、上限値の１２
Ａよりも低いとして、コンパレータＣＭＰ３から“Ｌ”
の信号が出力される。

【００４１】この場合、図５に示すように、表示器２２
にはトランジスタＱ１のオンオフ状態に対応したコンパ
レータＣＭＰ３の出力電圧が表示され、この結果からワ
イヤハーネス１４は正常状態にあると診断される。

【００４２】次にワイヤハーネス１４がオープン状態に
あるとき、例えば、コネクタ１６の端子が抜けていると
きなどにおいては、トランジスタＱ１をオンにしても、
ワイヤハーネス１４には電流が流れないため、コンパレ
ータＣＭＰ３からは“Ｌ”の信号が出力される。一方、
トランジスタＱ１をオフにしたときにも、ワイヤハーネ
ス１４には電流が流れないため、コンパレータＣＭＰ３
からは“Ｌ”の信号が出力される。この結果が表示器２
２に表示されると、トランジスタＱ１のオンオフ状態に
おける電流が下限値および上限値よりも低いとして、ワ
イヤハーネス１４がオープン状態にあると診断される。

【００４３】次に、ワイヤハーネス１４の抵抗値が異常
値を示している場合、例えば、ワイヤハーネス１４の線
路途中がショートし、ワイヤハーネス１４の内部抵抗が
０．１オームまで下がった場合、トランジスタＱ１をオ
ンにすると、ワイヤハーネス１４には１３Ａの電流が流
れる。すなわち電流ｉ＝１２ボルト／（ワイヤハーネス
１４の内部抵抗０．１オーム＋抵抗Ｒ３の抵抗値０．
８）＝１３Ａ一方、トランジスタＱ１をオフにしても、ワイヤハーネ
ス１４には１３Ａの電流が流れるため、コンパレータＣ
ＭＰ３からは“Ｈ”の信号が出力される。そして、この
結果が表示器２２に表示されると、下限値および上限値
よりも大きい電流が流れたとして、ワイヤハーネス１４
がショート状態にあると診断される。

【００４４】次に、ワイヤハーネス１４に接続されたコ
ネクタ１６または１８の接触不良が原因でワイヤハーネ
ス１４の抵抗値が増大した場合、例えば抵抗値が１．２
オームに増加した場合、トランジスタＱ１をオンにする
と、ワイヤハーネス１４には５Ａの電流しか流れないた
め、コンパレータＣＭＰ３からは“Ｌ”の信号が出力さ
れる。またトランジスタＱ１をオフにしたときにもワイ
ヤハーネス１４には５Ａの電流しか流れないため、コン
パレータＣＭＰ３からは“Ｌ”の信号が出力される。そ
して、この結果が表示器２２に表示されると、ワイヤハ
ーネス１４の抵抗値が増大したことに伴う異常として、
ワイヤハーネス１４がオープン状態にあると診断され
る。

【００４５】本実施形態によれば、出力端子Ｔ３からの
電圧をワイヤハーネス１４に印加し、ワイヤハーネス１
４に印加された電圧と基準電圧を一定に保ったときの電
圧とを比較するとともに、ワイヤハーネス１４に印加さ
れた電圧と基準電圧を可変にしたときの電圧とを比較す
るようにしたため、ワイヤハーネス１４の短絡の有無、
抵抗値の異常状態を診断することができる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
診断対象の配線に電圧を印加し、診断対象の配線に印加
された電圧と基準電圧を一定に保った電圧とを比較する
とともに、診断対象の配線に印加された電圧と基準電圧
を変えたときの電圧とを比較し、両者の比較結果を出力
するようにしたので、各比較結果から診断対象の配線の
状態を判定することができ、診断対象の配線の短絡の有
無や抵抗値の異常の有無を診断することが可能になる。
特に、各比較結果を表示することで、診断対象の配線の
状態を容易に判定することができ、診断対象の配線の短
絡の有無や抵抗値の異常の有無を容易に診断することが
可能になる。

【図面の簡単な説明】

【図１】本発明の基礎となる電流振動型遮断機能付きス
イッチング・デバイスのブロック構成図である。

【図２】図１に示すスイッチング・デバイスの要部回路
構成図である。

【図３】図１に示すスイッチング・デバイスの作用を説
明するための波形図である。

【図４】本発明の一実施形態を示す配線診断装置の要部
構成図である。

【図５】配線診断装置の診断結果を説明するための図で
ある。

【符号の説明】

１２、１６、１８、２０コネクタ１４ワイヤハーネス２２表示器１１０半導体チップ１１１駆動回路３０４ＯＮ／ＯＦ計数回路３０５チャージポンプ回路３０６遮断ラッチ回路ＱＡ、ＱＢ，ＱＣｎチャネルＦＥＴＲｒ１第１の基準抵抗Ｒｒ２第２の基準抵抗ＣＭＰ１、ＣＭＰ２、ＣＭＰ３コンパレータ

Claims

【特許請求の範囲】

【請求項１】駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
１のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第２のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較し比較
結果を出力する比較手段とを備えてなる配線診断装置。
【請求項２】駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
１のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第２のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較して比
較結果を出力する比較手段と、前記比較手段の比較結果
を前記診断用スイッチング手段の導通・非導通状態と関
連づけて表示する表示手段とを備えてなる配線診断装
置。