[go: up one dir, main page]

JP2000304799A - Wiring diagnostic device - Google Patents

Wiring diagnostic device

Info

Publication number
JP2000304799A
JP2000304799A JP2000023768A JP2000023768A JP2000304799A JP 2000304799 A JP2000304799 A JP 2000304799A JP 2000023768 A JP2000023768 A JP 2000023768A JP 2000023768 A JP2000023768 A JP 2000023768A JP 2000304799 A JP2000304799 A JP 2000304799A
Authority
JP
Japan
Prior art keywords
power supply
voltage
fet
wiring
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000023768A
Other languages
Japanese (ja)
Inventor
Mitsuhiko Totsuka
光彦 戸塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2000023768A priority Critical patent/JP2000304799A/en
Publication of JP2000304799A publication Critical patent/JP2000304799A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【課題】 導体配線や回路配線の異常の有無を診断する
こと。 【解決手段】 ワイヤハーネス14両端のコネクタ1
6、18にそれぞれコネクタ12を介して電源を接続す
るとともにコネクタ20に抵抗R13を接続する。この
ときワイヤハーネス14に印加される電圧と、トランジ
スタQ1がオフのとき、すなわち基準電圧一定のときの
電圧とをコンパレータCMP3で比較するとともに、ト
ランジスタQ1をオンにして基準電圧を可変にしたとき
の電圧とワイヤハーネス14に印加された電圧とをそれ
ぞれコンパレータCMP3で比較し、両者のレベルが
“H”、“L”のときには正常、両者のレベルがともに
“L”のときには、オープン、両者のレベルがともに
“H”のときにはショート状態にあると診断する。
(57) [Abstract] [PROBLEMS] To diagnose whether there is an abnormality in a conductor wiring or a circuit wiring. SOLUTION: Connectors 1 at both ends of a wire harness 14
A power source is connected to the connectors 6 and 18 via the connector 12, and a resistor R13 is connected to the connector 20. At this time, the voltage applied to the wire harness 14 is compared with the voltage when the transistor Q1 is off, that is, when the reference voltage is constant, by the comparator CMP3, and when the reference voltage is varied by turning on the transistor Q1. The voltage and the voltage applied to the wire harness 14 are compared by a comparator CMP3. When both levels are “H” and “L”, the voltage is normal. When both levels are “L”, the voltage is open. Are both "H", it is diagnosed that there is a short circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線診断装置に係
り、特に、ワイヤハーネスなどの導体配線や回路配線の
状態を診断するに好適な配線診断装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring diagnostic device, and more particularly to a wiring diagnostic device suitable for diagnosing the state of a conductor wiring such as a wire harness or a circuit wiring.

【0002】[0002]

【従来の技術】従来、ワイヤハーネスなどの導体配線の
異常の有無を診断するに際しては、ワイヤハーネスの両
端を電源に接続し、ワイヤハーネスを流れる電流や電圧
降下の状態からワイヤハーネスが断線しているか否かを
チェックする構成が採用されている。
2. Description of the Related Art Conventionally, when diagnosing the presence or absence of an abnormality in a conductor wiring such as a wire harness, both ends of the wire harness are connected to a power supply, and the wire harness is disconnected from the state of current or voltage drop flowing through the wire harness. A configuration is used to check whether or not there is.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来技術で
は、ワイヤハーネスに単に電圧を印加する方式であるた
め、ワイヤハーネスが断線したことを検出することはで
きるが、ワイヤハーネスの線路途中がショート状態にあ
ったり、ワイヤハーネスの線路抵抗が異常値を示す場合
には、これらの異常状態をチェックすることができない
ことがある。なお、マイクロコンピュータを用いてワイ
ヤハーネスの異常を診断する構成も考えられるが、マイ
クロコンピュータは微小電圧、微小電流を扱うため、単
にマイクロコンピュータを用いても、大電流を流すワイ
ヤハーネスの異常の有無をチェックすることは困難であ
る。
However, in the prior art, since a voltage is simply applied to the wire harness, it is possible to detect that the wire harness has been disconnected, but a short circuit occurs in the middle of the wire harness. Or when the line resistance of the wire harness indicates an abnormal value, it may not be possible to check for these abnormal states. Note that a configuration in which a microcomputer is used to diagnose an abnormality in the wire harness is also conceivable. However, since the microcomputer handles minute voltages and minute currents, it is possible to simply use a microcomputer to determine whether there is an abnormality in the wire harness that allows a large current to flow. It is difficult to check.

【0004】本発明の目的は、導体配線や回路配線の異
常の有無を診断することができる配線診断装置を提供す
ることにある。
An object of the present invention is to provide a wiring diagnosis device capable of diagnosing the presence or absence of an abnormality in a conductor wiring or a circuit wiring.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
1のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第2のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較し比較
結果を出力する比較手段とを備えてなる配線診断装置を
構成したものである。
In order to achieve the above object, the present invention provides a driving means for outputting a driving signal and the driving means inserted into a power supply circuit connecting one end of a wiring to be diagnosed and a power supply. First switching means that is turned on by a signal to close the power supply circuit, a series resistor inserted in series in a power supply circuit connecting a reference potential side of the power supply to the other end of the wiring, A reference resistor for receiving a supply and generating a reference voltage; a second switching means inserted into a shunt circuit connecting the power supply and the reference resistor and conducting by the drive signal to close the shunt circuit; A diagnostic switching unit that is controlled to be conductive or non-conductive in response to an on / off signal, and that the reference voltage is connected in parallel to the reference resistor on condition that the diagnostic switching unit is conductive. An auxiliary reference resistor to Do, is obtained by forming the interconnection diagnostic device including a comparing means for outputting a comparison result of the comparison between the output voltage of said reference voltage and said switching means.

【0006】前記配線診断装置を構成するに際しては、
以下の要素を付加することができる。
In configuring the wiring diagnostic device,
The following elements can be added:

【0007】前記比較手段の比較結果を前記診断用スイ
ッチング手段の導通・非導通状態と関連づけて表示する
表示手段を備える。
There is provided display means for displaying the comparison result of the comparison means in association with the conduction / non-conduction state of the diagnostic switching means.

【0008】前記した手段によれば、診断対象の配線に
電圧を印加し、診断対象の配線に印加された電圧と基準
電圧を一定に保った電圧とを比較するとともに、診断対
象の配線に印加された電圧と基準電圧を変えたときの電
圧とを比較し、両者の比較結果を出力するようにしたの
で、各比較結果から診断対象の配線の状態を判定するこ
とができ、診断対象の配線の短絡の有無や抵抗値の異常
の有無を診断することが可能になる。特に、各比較結果
を表示することで、診断対象の配線の状態を容易に判定
することができ、診断対象の配線の短絡の有無や抵抗値
の異常の有無を容易に診断することが可能になる。
According to the above-described means, a voltage is applied to the wiring to be diagnosed, the voltage applied to the wiring to be diagnosed is compared with a voltage keeping the reference voltage constant, and the voltage is applied to the wiring to be diagnosed. The output voltage is compared with the voltage obtained when the reference voltage is changed, and the comparison result of the two is output. Therefore, the state of the wiring to be diagnosed can be determined from each comparison result, and the wiring to be diagnosed can be determined. It is possible to diagnose whether there is a short circuit or whether there is an abnormality in the resistance value. In particular, by displaying each comparison result, the state of the wiring to be diagnosed can be easily determined, and it is possible to easily diagnose whether there is a short circuit in the wiring to be diagnosed or whether there is an abnormality in the resistance value. Become.

【0009】[0009]

【発明の実施の形態】まず、本発明の実施の形態を説明
する前に、本発明を適用した電流振動型遮断機能付きス
イッチング・デバイスの基本構成およびその基本的な動
作について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the embodiments of the present invention, a basic configuration and a basic operation of a switching device having a current oscillation type interruption function to which the present invention is applied will be described.

【0010】電流振動型遮断機能付きスイッチング・デ
バイスは、図1に示すように、半導体チップ110上に
各種の回路素子を集積化した半導体集積回路(パワーI
C)として構成されており、電源端子T1が出力電圧V
B(例えば+12ボルト)の電源101に接続され、接
地端子T2が接地され、出力端子T3が負荷102に接
続されている。
As shown in FIG. 1, a switching device having a current oscillation type interruption function is a semiconductor integrated circuit (power I) in which various circuit elements are integrated on a semiconductor chip 110.
C), and the power supply terminal T1 is connected to the output voltage V
B (for example, +12 volts), the ground terminal T2 is grounded, and the output terminal T3 is connected to the load 102.

【0011】この半導体チップ110上には、感熱遮断
機能を有する半導体素子(パワーデバイス)として、n
チャネル温度センサー内蔵FETQAが集積化されてい
る。この温度センサー内蔵FETQAは、ドレイン電極
がドレイン端子D、電源端子T1を介して電源101に
接続され、ソース電極がソース端子S、出力端子T3を
介して負荷102に接続され、ゲート電極がゲート端子
TG、抵抗RGを介して駆動回路111に接続されてい
る。この温度センサー内蔵FETQAは、電源101と
負荷102とを結ぶ電源回路中に挿入されてゲート端子
TGに入力される駆動信号(オンパルス信号)に応答し
て導通(オン)して、電源回路を閉じる第1のスイッチ
ング手段として構成されている。そしてこの温度センサ
ー内蔵FETQAと並列に基準デバイスとして、nチャ
ネルFETQB、FETQCが集積化されている。
On the semiconductor chip 110, as a semiconductor element (power device) having a thermal cutoff function, n
The FET QA with a built-in channel temperature sensor is integrated. The FET QA with a built-in temperature sensor has a drain electrode connected to a power supply 101 via a drain terminal D and a power supply terminal T1, a source electrode connected to a load 102 via a source terminal S and an output terminal T3, and a gate electrode connected to a gate terminal. It is connected to the drive circuit 111 via a TG and a resistor RG. The FET QA with a built-in temperature sensor is inserted into a power supply circuit connecting the power supply 101 and the load 102 and conducts (turns on) in response to a drive signal (on-pulse signal) input to the gate terminal TG to close the power supply circuit. It is configured as first switching means. An n-channel FET QB and an FET QC are integrated as reference devices in parallel with the temperature sensor built-in FET QA.

【0012】FETQBはドレイン電極がドレイン端子
D、電源端子T1を介して電源101に接続され、ソー
ス電極が出力端子T4を介して第1の基準抵抗Rr1に
接続され、ゲート電極がゲート端子TGを介して抵抗R
Gに接続されている。FETQCは、ドレイン電極がド
レイン端子D、電源端子T1を介して電源101に接続
され、ソース電極が出力端子T5を介して第2の基準抵
抗Rr2に接続され、ゲート電極がゲート端子TGを介
して抵抗RGに接続されている。FETQBは、ゲート
端子TGに入力される駆動信号(オンパルス信号)によ
り導通して、電源端子T1と第1の基準抵抗Rr1とを
結ぶ分流回路を閉じる第2のスイッチング手段として構
成されている。FETQCは、ゲート端子TGに入力さ
れる駆動信号(オンパルス信号)により導通して、電源
端子T1と第2の基準抵抗Rr2とを結ぶ分流回路を閉
じる第3のスイッチング手段として構成されている。
The FET QB has a drain electrode connected to a power supply 101 via a drain terminal D and a power supply terminal T1, a source electrode connected to a first reference resistor Rr1 via an output terminal T4, and a gate electrode connected to a gate terminal TG. Through the resistor R
Connected to G. The FET QC has a drain electrode connected to the power supply 101 via a drain terminal D and a power supply terminal T1, a source electrode connected to a second reference resistor Rr2 via an output terminal T5, and a gate electrode connected via a gate terminal TG. It is connected to a resistor RG. The FET QB is configured as second switching means that is turned on by a drive signal (on-pulse signal) input to the gate terminal TG to close a shunt circuit connecting the power supply terminal T1 and the first reference resistor Rr1. The FET QC is configured as third switching means that is turned on by a drive signal (on-pulse signal) input to the gate terminal TG and closes a shunt circuit connecting the power supply terminal T1 and the second reference resistor Rr2.

【0013】FETQA、QB、QCとしては、例え
ば、DMOS構造、VMOS構造あるいはUMOS構造
のパワーMOSFETやこれらと類似な構造のMOSF
ETを用いることができるとともに、EST、MCTな
どのMOS複合型デバイスやIGBTなど他の絶縁ゲー
ト型パワーデバイスを用いることができる。また、常に
ゲートを逆バイアスで使うものであれば、接合型FE
T、接合型SITやSIサイリスタなどを使用すること
もできる。さらに、パワーICに用いるFETQA、Q
B、QCとしては、nチャネル型でもpチャネル型でも
用いることができる。
As the FETs QA, QB, and QC, for example, a power MOSFET having a DMOS structure, a VMOS structure, or a UMOS structure, and a MOSF having a similar structure to these.
ET can be used, and MOS composite devices such as EST and MCT, and other insulated gate power devices such as IGBT can be used. If the gate is always used with a reverse bias, the junction type FE
T, junction type SIT, SI thyristor, or the like can also be used. Further, FETs QA and Q used for a power IC
As B and QC, either an n-channel type or a p-channel type can be used.

【0014】また、温度センサー内蔵FETQA、Q
B、QCは、例えば、複数個のユニットセル(単位セ
ル)が並列接続されたマルチ・チャネル構造のパワーデ
バイスを用いて構成されており、各FETが隣接して配
置されている。そしてFETQB、QCの電流容量はF
ETQAの電流容量よりも小さく設定されている。この
設定は、FETQB、QCを構成する並列接続のユニッ
トセル数で調整されている。例えば、FETQBのユニ
ットセル数1に対して、FETQAのユニットセル数が
1000となるように構成されており、FETQBとF
ETQAのチャネル幅Wの比は、例えば1:1000と
なっている。
In addition, FETs QA, Q
B and QC are configured using, for example, a power device having a multi-channel structure in which a plurality of unit cells (unit cells) are connected in parallel, and each FET is arranged adjacent to each other. The current capacity of the FETs QB and QC is F
It is set smaller than the current capacity of ETQA. This setting is adjusted by the number of unit cells connected in parallel that constitute the FETs QB and QC. For example, the number of the unit cells of the FET QB is 1 and the number of the unit cells of the FET QA is 1000.
The ratio of the channel width W of the ETQA is, for example, 1: 1000.

【0015】さらに、FETQAのソース端子Sはコン
パレータCMP1とコンパレータCMP2のプラス入力
端子にそれぞれ接続されており、FETQBのソース電
極はコンパレータCMP1のマイナス入力端子に接続さ
れ、FETQCのソース電極はコンパレータCMP2の
マイナス入力端子に接続されている。コンパレータCM
P1の出力端子は駆動回路111に接続され、コンパレ
ータCMP2の出力端子は半導体チップ110の出力端
子T6を介して、過小電流検出、ランプ断線検出、オー
プン検出を行なう異常検出部501に接続されている。
なお、FETQAのソース端子Sはツェナーダイオード
ZD1を介して駆動回路111に接続されており、この
ツェナーダイオードZD1は、FETQA、FETQ
B、FETQCのゲート端子TG・ソース端子S間を1
2ボルトに保ち、ゲート端子TGに過電圧が印加された
ときに、この過電圧をバイパスするように構成されてい
る。
Further, the source terminal S of the FET QA is connected to the plus input terminals of the comparators CMP1 and CMP2, the source electrode of the FET QC is connected to the minus input terminal of the comparator CMP1, and the source electrode of the FET QC is connected to the comparator CMP2. Connected to negative input terminal. Comparator CM
The output terminal of P1 is connected to the drive circuit 111, and the output terminal of the comparator CMP2 is connected via the output terminal T6 of the semiconductor chip 110 to the undercurrent detection, lamp disconnection detection, and abnormality detection unit 501 that performs open detection. .
The source terminal S of the FET QA is connected to the drive circuit 111 via a Zener diode ZD1, and the Zener diode ZD1 is connected to the FET QA and the FET QA.
B, 1 between gate terminal TG and source terminal S of FETQC
The voltage is maintained at 2 volts, and when an overvoltage is applied to the gate terminal TG, the overvoltage is bypassed.

【0016】一方、半導体チップ110上の他の領域に
は、電源Enable部302、マスキング回路30
3、ON/OFF計数回路304、チャージポンプ回路
305、遮断ラッチ回路306が集積化されており、電
源Enable部302が端子T7に接続され、マスキ
ング回路303が端子T8を介してコンデンサC11に
接続され、ON/OFF計数回路304が端子T9を介
してコンデンサC12に接続され、駆動回路111が入
力端子T10を介してスイッチSW1と抵抗R11に接
続され、遮断ラッチ回路306が出力端子T11を介し
てダイアグ出力部(診断結果出力部)502に接続され
ている。
On the other hand, the power supply enable section 302 and the masking circuit 30
3. The ON / OFF counting circuit 304, the charge pump circuit 305, and the cutoff latch circuit 306 are integrated, the power enable unit 302 is connected to the terminal T7, and the masking circuit 303 is connected to the capacitor C11 via the terminal T8. , The ON / OFF counting circuit 304 is connected to the capacitor C12 via the terminal T9, the drive circuit 111 is connected to the switch SW1 and the resistor R11 via the input terminal T10, and the cutoff latch circuit 306 is connected via the output terminal T11. An output unit (diagnosis result output unit) 502 is connected.

【0017】駆動回路111は、図2に示すように、ソ
ーストランジスタQ5とシンクトランジスタQ6を備え
ているとともに、各トランジスタをオンオフ制御する駆
動素子などを備えており、各トランジスタQ5、Q6が
互いに直列接続されている。そしてソーストランジスタ
Q5のコレクタが電位VPの端子に接続され、エミッタ
が抵抗RGを介してゲート端子TGに接続されている。
シンクトランジスタQ6はコレクタが抵抗RGを介して
ゲート端子TGに接続され、エミッタが接地電位(GN
D)に接続されている。電位VPの端子は、チャージポ
ンプ回路305に接続されており、この端子の電位VP
は、チャージポンプ回路305の出力によって、電源1
01よりも高い電圧、例えば、電源101の電圧を12
Vとしたとき、12V+10Vに設定されている。
As shown in FIG. 2, the drive circuit 111 includes a source transistor Q5 and a sink transistor Q6, and further includes a drive element for controlling the on / off of each transistor, and the transistors Q5 and Q6 are connected in series. It is connected. The collector of the source transistor Q5 is connected to the terminal of the potential VP, and the emitter is connected to the gate terminal TG via the resistor RG.
The sink transistor Q6 has a collector connected to the gate terminal TG via the resistor RG, and an emitter connected to the ground potential (GN).
D). The terminal of the potential VP is connected to the charge pump circuit 305, and the potential VP of this terminal is
Is output from the charge pump circuit 305,
01, for example, the voltage of the power supply 101 is 12
When V is set, it is set to 12V + 10V.

【0018】駆動回路111は、スイッチSW1が投入
されて入力端子T10がスイッチSW1を介して接地さ
れたときに、入力端子T10からの指令信号に応答して
ソーストランジスタQ5がオンになり、出力端子(トラ
ンジスタQ5とトランジスタQ6との接続点)にハイレ
ベルの駆動信号(オンパルス信号)を出力する駆動手段
として構成されている。一方、スイッチSW1が開かれ
たときには、入力端子T10に抵抗R11を介して電源
101の電圧が印加されるので、シンクトランジスタQ
6がオンになって出力端子(トランジスタQ5とトラン
ジスタQ6との接続点)のレベルをローレベルに遷移さ
せるようになっている。なお、駆動回路111として
は、バイポーラトランジスタの代わりに、CMOSFE
Tを用いて構成することも可能である。
When the switch SW1 is turned on and the input terminal T10 is grounded via the switch SW1, the drive circuit 111 turns on the source transistor Q5 in response to a command signal from the input terminal T10, and the output terminal (The connection point between the transistor Q5 and the transistor Q6) is configured as a driving unit that outputs a high-level driving signal (on-pulse signal). On the other hand, when the switch SW1 is opened, the voltage of the power supply 101 is applied to the input terminal T10 via the resistor R11.
6 is turned on, and the level of the output terminal (the connection point between the transistor Q5 and the transistor Q6) is changed to a low level. Note that the driving circuit 111 is a CMOS FE instead of a bipolar transistor.
It is also possible to configure using T.

【0019】上記構成による駆動回路111からの駆動
信号(オンパルス信号)がゲート端子TGに入力される
と各FETQA、QB、QCは導通し、各FETのドレ
イン・ソース電極間の電圧は、図3に示すように、2V
以下に低下する。このとき負荷102が正常状態のとき
には、駆動回路111から駆動信号が出力されている間
は各FETのドレイン・ソース電極間は2V以下に維持
され、FETQAのドレイン電流705が一定になる。
When a drive signal (on-pulse signal) from the drive circuit 111 having the above configuration is input to the gate terminal TG, each of the FETs QA, QB, and QC conducts, and the voltage between the drain and source electrodes of each FET becomes as shown in FIG. 2V
It falls below. At this time, when the load 102 is in a normal state, while the drive signal is output from the drive circuit 111, the voltage between the drain and source electrodes of each FET is maintained at 2 V or less, and the drain current 705 of the FET QA becomes constant.

【0020】一方、負荷102が短絡すると、負荷10
2に大電流が流れ、負荷102やFETQAが損傷する
恐れがある。
On the other hand, when the load 102 is short-circuited,
2, a large current may flow, and the load 102 and the FET QA may be damaged.

【0021】そこで、FETQA、QBのソース電圧を
コンパレータCMP1で監視し、両者の電圧が異常にな
ったときには駆動回路111に駆動信号の出力を強制的
に停止させる構成が採用されている。
Therefore, a configuration is adopted in which the source voltages of the FETs QA and QB are monitored by the comparator CMP1 and when the voltages of both are abnormal, the driving circuit 111 forcibly stops the output of the driving signal.

【0022】すなわち、コンパレータCMP1のプラス
入力端子には、FETQAのソース電圧が入力されてお
り、マイナス入力端子にはFETQBのソース電圧が入
力されている。そして、ヒステリシス特性を有するコン
パレータCMP1は、プラス入力端子およびマイナス入
力端子に入力された電圧を比較し、FETQAのソース
電圧とFETQBのソース電圧がほぼ一致していると
き、あるいはFETQAのソース電圧がFETQBのソ
ース電圧よりも高いときに“H”レベルの出力信号を出
力し、FETQAのソース電圧が基準電圧(FETQB
のソース電圧)による許容値から外れたとき、例えば、
負荷102に大電流が流れ、第1の基準抵抗Rr1によ
る基準電圧よりも、FETQAのソース電圧の方が低く
くなったときには、FETQAに異常電流が流れたとし
て“L”レベルの信号を駆動回路111に出力するよう
になっている。駆動回路111はコンパレータCMP1
から“H”レベルの信号が入力されているときには駆動
信号の出力が可能になっているが、“L”レベルの信号
が入力されたときには駆動信号の出力が強制的に停止さ
れるようになっている。すなわちコンパレータCMP1
は駆動停止手段として構成されている。
That is, the source voltage of the FET QA is input to the plus input terminal of the comparator CMP1, and the source voltage of the FET QB is input to the minus input terminal. The comparator CMP1 having a hysteresis characteristic compares the voltages input to the plus input terminal and the minus input terminal, and when the source voltage of the FET QA substantially matches the source voltage of the FET QB, or when the source voltage of the FET QA When the source voltage of the FET QA is higher than the reference voltage (FET QB
Out of the allowable value by the source voltage of
When a large current flows through the load 102 and the source voltage of the FET QA becomes lower than the reference voltage generated by the first reference resistor Rr1, it is determined that an abnormal current has flowed through the FET QA, and a low-level signal is output. 111. The driving circuit 111 includes a comparator CMP1
When an "H" level signal is input from the controller, the output of the drive signal is enabled, but when an "L" level signal is input, the output of the drive signal is forcibly stopped. ing. That is, the comparator CMP1
Are configured as drive stop means.

【0023】一方、FETQAがオン状態からオフ状態
に遷移すると、トランジスタQ6がオンになることによ
ってダイオードD1が導通する。この結果、抵抗R1、
ダイオードD1の経路で電流が流れ、コンパレータCM
P1のプラス入力端子の電位は駆動回路111がオン制
御しているときよりも低下する。したがってオフ状態に
遷移した直後より、小さい特定のドレイン・ソース間電
圧の差が生じるまで、すなわちFETQAのソース電圧
がFETQBのソース電圧とほぼ同じになるまで、FE
TQAはオフ状態に維持される。
On the other hand, when the FET QA transitions from the on state to the off state, the transistor Q6 is turned on, and the diode D1 is turned on. As a result, the resistance R1,
A current flows through the path of the diode D1 and the comparator CM
The potential of the plus input terminal of P1 is lower than when the drive circuit 111 is performing on-control. Therefore, immediately after the transition to the off state, FE is maintained until a small specific drain-source voltage difference occurs, that is, until the source voltage of the FET QA becomes substantially equal to the source voltage of the FET QB.
TQA is kept off.

【0024】ところが、配線の短絡などでFETQAが
オフ状態になった場合には、配線の短絡などでドレイン
電流が増加し、FETQAは、ピンチオフ領域を経由し
て、例えば、3極管特性領域での動作状態を経てオフ状
態へ遷移する。この結果、一定時間経過後には、コンパ
レータCMP1のプラス入力端子の電位が高くなり、コ
ンパレータCMP1の出力レベルは“L”レベルから
“H”レベルに変化し、FETQAは再びオン状態に遷
移する。図3に示すように、このような負荷102の短
絡などの異常時のFETQAのドレイン・ソース間電圧
703の周期的な遷移は、スイッチSW1が閉じている
間は継続される。これにより、FETQAのドレイン電
流707が周期的に変動する。FETQAのドレイン・
ソース間電圧703の遷移の周期は配線のインダクタン
スや配線抵抗、FETQAのコンデンサ容量などに基づ
く時定数によって決定される。
However, when the FET QA is turned off due to a short circuit in the wiring, the drain current increases due to the short circuit in the wiring, and the FET QA passes through the pinch-off region, for example, in the triode characteristic region. The state transits to the off state through the operation state of. As a result, after the elapse of a certain time, the potential of the plus input terminal of the comparator CMP1 increases, the output level of the comparator CMP1 changes from the “L” level to the “H” level, and the FET QA transitions to the ON state again. As shown in FIG. 3, the periodic transition of the drain-source voltage 703 of the FET QA at the time of an abnormality such as a short circuit of the load 102 is continued while the switch SW1 is closed. As a result, the drain current 707 of the FET QA fluctuates periodically. FET QA drain
The transition cycle of the source-to-source voltage 703 is determined by a time constant based on wiring inductance and wiring resistance, the capacitance of the FET QA, and the like.

【0025】そこで、FETQAがオンオフする回数を
計数し、この計数値が設定値に達したときにはFETQ
Aを強制的に遮断し、この遮断状態を保持することとし
ている。
Therefore, the number of times the FET QA is turned on and off is counted, and when the counted value reaches the set value, the FET QA
A is forcibly shut off and this shut off state is maintained.

【0026】具体的には、FETQAのオンオフ状態を
計数するための回路としてON/OFF計数回路304
と遮断ラッチ回路306が設けられている(特開平6−
244414号公報参照。)。
Specifically, an ON / OFF counting circuit 304 is used as a circuit for counting the ON / OFF state of the FET QA.
And a cutoff latch circuit 306 (Japanese Unexamined Patent Publication No.
See 244414. ).

【0027】ON/OFF計数回路304は、図2に示
すように、バイポーラトランジスタQ41、Q42、Q
43、nチャネルFETQ44、ダイオードD41、D
42、D43、ツェナーダイオードZD41、抵抗R4
1〜R46を備えて構成されている。
As shown in FIG. 2, the ON / OFF counting circuit 304 includes bipolar transistors Q41, Q42, Q
43, n-channel FET Q44, diodes D41, D
42, D43, Zener diode ZD41, resistor R4
1 to R46.

【0028】ツェナーダイオードZD41のカソード側
はFETQAのソース端子Sに接続されており、ソース
端子Sの電圧が正常状態にあるときにはトランジスタQ
43のベースには順バイアス電圧が印加され、トランジ
スタQ43はオン状態にある。このためトランジスタQ
42もオン状態にある。一方、トランジスタQ41はベ
ースが抵抗R41、ダイオードD42を介して駆動回路
111の出力端子に接続されているため、トランジスタ
Q5がオンのとき、すなわち、FETQAがオンのとき
には、トランジスタQ41はオフの状態にある。
The cathode side of the Zener diode ZD41 is connected to the source terminal S of the FET QA, and when the voltage of the source terminal S is in a normal state, the transistor Q
A forward bias voltage is applied to the base of the transistor 43, and the transistor Q43 is on. Therefore, the transistor Q
42 is also in the ON state. On the other hand, since the base of the transistor Q41 is connected to the output terminal of the drive circuit 111 via the resistor R41 and the diode D42, when the transistor Q5 is on, that is, when the FET QA is on, the transistor Q41 is off. is there.

【0029】一方、トランジスタQ6がオンになったと
き、すなわちFETQAがオフになったときにはダイオ
ードD42がトランジスタQ6を介して接地されるた
め、トランジスタQ41がオンになる。トランジスタQ
41がオンになると電源101からの電流がトランジス
タQ41、Q42、抵抗R44を介してコンデンサC1
2に流れ、コンデンサC12が充電される。
On the other hand, when the transistor Q6 is turned on, that is, when the FET QA is turned off, the diode D42 is grounded via the transistor Q6, so that the transistor Q41 is turned on. Transistor Q
When the switch 41 is turned on, the current from the power supply 101 is supplied to the capacitor C1 via the transistors Q41 and Q42 and the resistor R44.
2 and the capacitor C12 is charged.

【0030】次に、トランジスタQ5がオフからオンに
遷移するとトランジスタQ41がオフとなり、コンデン
サC12に充電された電荷は抵抗R46を介して放電す
る。このあと再びトランジスタQ6がオンとなってトラ
ンジスタQ41がオンになると、コンデンサC12がさ
らに充電される。
Next, when the transistor Q5 transitions from off to on, the transistor Q41 turns off, and the electric charge charged in the capacitor C12 is discharged via the resistor R46. Thereafter, when the transistor Q6 is turned on again and the transistor Q41 is turned on, the capacitor C12 is further charged.

【0031】このようなオンオフ動作を繰り返す過程
で、コンデンサC12に充電された電荷によってFET
Q44のゲート電圧がしきい値を超えると、FETQ4
4がオンになり、ダイオードD42が導通する。これに
より、温度センサ121の両端がダイオードD43を介
して短絡され、遮断ラッチ回路306にラッチ指令信号
が出力されることになる。すなわち、ON/OFF計数
回路304はラッチ指令手段として構成されている。な
お、ON/OFF回数が設定値に達するまでの時間は、
抵抗R46とコンデンサC12による時定数によって調
整することができる。
In the process of repeating such an on / off operation, the electric charge charged in the capacitor C12 causes the FET
When the gate voltage of Q44 exceeds the threshold, FET Q4
4 turns on and the diode D42 conducts. As a result, both ends of the temperature sensor 121 are short-circuited via the diode D43, and a latch command signal is output to the cutoff latch circuit 306. That is, the ON / OFF counting circuit 304 is configured as a latch command unit. The time until the ON / OFF count reaches the set value is
It can be adjusted by the time constant of the resistor R46 and the capacitor C12.

【0032】遮断ラッチ回路306は、nチャネルFE
TQS、Q11、Q12、Q13、Q14、温度センサ
121、抵抗R31〜R35を備えて構成されており、
FETQSのドレイン電極がFETQAのゲート端子T
Gに接続され、ソース電極がFETQAのソース端子S
に接続されている。温度センサ121は、4個のダイオ
ードが直列接続されて構成されており、半導体チップ1
10の温度が設定温度を超えたときには、両端の電圧が
設定電圧よりも低くなるように構成されている。すなわ
ち、温度センサ121の両端の電圧は、正常時には、F
ETQ11のソース・ゲート電極間のしきい値よりも高
く設定されており、FETQ11は常時オン状態に維持
されている。そして、FETQ11がオンのときには、
FETQ14はオフに、FETQ13がオンに、FET
Q12、FETQSがオフ状態に維持されている。
The cut-off latch circuit 306 includes an n-channel FE
It comprises TQS, Q11, Q12, Q13, Q14, a temperature sensor 121, and resistors R31 to R35,
The drain electrode of the FET QS is the gate terminal T of the FET QA.
G, and the source electrode is connected to the source terminal S of the FET QA.
It is connected to the. The temperature sensor 121 is configured by connecting four diodes in series.
When the temperature of 10 exceeds the set temperature, the voltage at both ends is lower than the set voltage. That is, the voltage across the temperature sensor 121 is F
The threshold value is set higher than the threshold value between the source and gate electrodes of the ETQ11, and the FET Q11 is always kept on. When the FET Q11 is on,
FET Q14 is off, FET Q13 is on, FET
Q12 and the FET QS are kept off.

【0033】一方、FETQ44がオンになって温度セ
ンサ121の両端がダイオードD43を介して短絡され
たり、あるいは半導体チップ110の温度が設定温度を
超えて温度センサ121の両端の電圧が設定電圧以下に
低下したりすると、FETQ11がオンからオフになっ
て、FETQ14がオンになる。FETQ14がオンに
なると、FETQ13がオンになるとともにFETQS
がオンになり、FETQAのソース・ゲート電極間がF
ETQSによって短絡され、FETQAが遮断状態にな
る。この短絡状態はラッチ回路を構成するFETQ1
2、Q13によってラッチされる。すなわち、遮断ラッ
チ回路306は、ON/OFF計数回路304のON/
OFF回数が設定値に達したとき、あるいは温度センサ
121によて半導体チップ110の温度が設定温度を超
えたことが検出されたときに、FETQAを非導通状態
にするとともに、この非導通状態をラッチする遮断ラッ
チ手段として構成されている。
On the other hand, the FET Q44 is turned on and both ends of the temperature sensor 121 are short-circuited via the diode D43, or the temperature of the semiconductor chip 110 exceeds the set temperature and the voltage across the temperature sensor 121 becomes lower than the set voltage. If it drops, the FET Q11 turns off from on and the FET Q14 turns on. When the FET Q14 turns on, the FET Q13 turns on and the FET QS
Is turned on, and F is applied between the source and gate electrodes of the FET QA.
A short circuit occurs due to ETQS, and FET QA is turned off. This short-circuit state is caused by the FET Q1 constituting the latch circuit.
2, latched by Q13. That is, the cutoff latch circuit 306 turns ON / OFF of the ON / OFF counting circuit 304.
When the number of OFF times reaches a set value, or when the temperature sensor 121 detects that the temperature of the semiconductor chip 110 has exceeded the set temperature, the FET QA is turned off and the non-conductive state is set. It is configured as a breaking latch means for latching.

【0034】次に、本実施形態について説明する。Next, the present embodiment will be described.

【0035】本実施形態は、前述した電流振動型遮断機
能付きスイッチング・デバイスを主要素として構成され
ており、半導体チップ110の出力端子T3にはコンパ
レータCMP3のプラス入力端子とコネクタ12が接続
されている。コネクタ12は、診断対象としての導体配
線、例えば、ワイヤハーネス14の一端にコネクタ16
を介して接続されている。ワイヤハーネス14の他端に
はコネクタ18が接続されており、このコネクタ18は
コネクタ20、抵抗(直列抵抗)R13を介して接地さ
れている。
In this embodiment, the switching device having the current oscillation type interrupting function described above is mainly used. The output terminal T3 of the semiconductor chip 110 is connected to the plus input terminal of the comparator CMP3 and the connector 12. I have. The connector 12 is connected to a conductor wiring to be diagnosed, for example, a connector 16 at one end of a wire harness 14.
Connected through. A connector 18 is connected to the other end of the wire harness 14, and the connector 18 is grounded via a connector 20 and a resistor (series resistor) R13.

【0036】一方、コンパレータCMP3の出力端子に
は表示手段としての表示器22が接続されており、コン
パレータCMP3のマイナス入力端子は、抵抗(補助基
準抵抗)R12を介してトランジスタQ1のコレクタに
接続されているとともに、第1の基準抵抗Rr1に接続
されている。トランジスタQ1は診断用スイッチング手
段として構成されており、エミッタが接地され、ベース
に診断用のオンオフ信号が入力されるようになってい
る。そして、トランジスタQ1がオフのときには、基準
抵抗Rr1両端の基準電圧はFETQBの導通により一
定に保たれているが、トランジスタQ1がオンになる
と、基準抵抗Rr1に抵抗12が並列接続されるので、
基準電圧が低下するようになっている。
On the other hand, a display 22 as a display means is connected to the output terminal of the comparator CMP3, and the minus input terminal of the comparator CMP3 is connected to the collector of the transistor Q1 via a resistor (auxiliary reference resistor) R12. And is connected to the first reference resistor Rr1. The transistor Q1 is configured as diagnostic switching means. The emitter is grounded, and a diagnostic on / off signal is input to the base. When the transistor Q1 is off, the reference voltage across the reference resistor Rr1 is kept constant by the conduction of the FET QB. However, when the transistor Q1 is turned on, the resistor 12 is connected in parallel to the reference resistor Rr1.
The reference voltage decreases.

【0037】ここで、本実施形態においては、抵抗Rr
1、抵抗R12、抵抗R13の抵抗値が以下のように設
定されている。例えば、ワイヤハーネス14が正常状態
にあって、電流として、例えば10Aが流れるときに
は、この正常時の電流にしたがって抵抗R13の抵抗値
が設定されている。また、正常電流の上限値を12A、
下限値を8Aに設定した場合、トランジスタQ1をオフ
の状態で、ワイヤハーネス14に12Aの電流が流れる
ように、基準抵抗Rr1の抵抗値が設定されいる。さら
に、トランジスタQ1がオンのときには、抵抗R12と
基準抵抗Rr1との合成抵抗値によってワイヤハーネス
14に8Aの電流が流れるように、抵抗R12の抵抗値
が設定されている。
Here, in the present embodiment, the resistance Rr
1, the resistance values of the resistors R12 and R13 are set as follows. For example, when the wire harness 14 is in a normal state and a current of, for example, 10 A flows, the resistance value of the resistor R13 is set according to the normal current. Also, the upper limit of the normal current is 12A,
When the lower limit is set to 8A, the resistance value of the reference resistor Rr1 is set so that a current of 12A flows through the wire harness 14 with the transistor Q1 turned off. Further, when the transistor Q1 is on, the resistance value of the resistor R12 is set such that a current of 8 A flows through the wire harness 14 by the combined resistance value of the resistor R12 and the reference resistance Rr1.

【0038】次に、各抵抗の抵抗値の具体例について説
明する。例えば、ワイヤハーネス14の正常状態におけ
る抵抗値が0.4オームで、ワイヤハーネス14の正常
電流が10Aのとき、電源101の出力電圧が12Vの
ときには、抵抗R13の抵抗値は0.8オームに設定さ
れ、ワイヤハーネス14と抵抗R13とを合わせた抵抗
値は1.2オームになる。
Next, a specific example of the resistance value of each resistor will be described. For example, when the resistance value of the wire harness 14 in a normal state is 0.4 ohm, the normal current of the wire harness 14 is 10 A, and when the output voltage of the power supply 101 is 12 V, the resistance value of the resistor R13 is 0.8 ohm. Once set, the combined resistance value of the wire harness 14 and the resistor R13 is 1.2 ohms.

【0039】上記構成において、ワイヤハーネス14の
短絡の有無や抵抗値の異常などを診断するに際しては、
まずトランジスタQ1のベースにオン信号を入力してト
ランジスタQ1をオンにする。トランジスタQ1がオン
になると、基準抵抗Rr1に抵抗12に並列接続され
て、基準電圧が低下する。このときワイヤハーネス14
に10Aの電流が流れたときには、コンパレータCMP
3からは“H”の信号が出力される。すなわち電流が下
限値の8Aよりも高いとしてコンパレータCMP3から
“H”の信号が出力される。
In the above configuration, when diagnosing the presence / absence of a short circuit of the wire harness 14 and the abnormality of the resistance value, etc.
First, an ON signal is input to the base of the transistor Q1 to turn on the transistor Q1. When the transistor Q1 is turned on, the reference resistor Rr1 is connected in parallel with the resistor 12, and the reference voltage decreases. At this time, wire harness 14
When a current of 10 A flows through the comparator CMP
3 outputs an “H” signal. That is, the signal of "H" is output from the comparator CMP3 assuming that the current is higher than the lower limit of 8A.

【0040】次にトランジスタQ1をオフにしたとき、
すなわち、基準電圧が元の基準電圧にあるとき、ワイヤ
ハーネス14に10Aの電流が流れると、上限値の12
Aよりも低いとして、コンパレータCMP3から“L”
の信号が出力される。
Next, when the transistor Q1 is turned off,
That is, when a current of 10 A flows through the wire harness 14 when the reference voltage is at the original reference voltage, the upper limit of 12 A
As lower than A, the comparator CMP3 outputs “L”
Is output.

【0041】この場合、図5に示すように、表示器22
にはトランジスタQ1のオンオフ状態に対応したコンパ
レータCMP3の出力電圧が表示され、この結果からワ
イヤハーネス14は正常状態にあると診断される。
In this case, as shown in FIG.
Indicates the output voltage of the comparator CMP3 corresponding to the on / off state of the transistor Q1, and from this result it is diagnosed that the wire harness 14 is in a normal state.

【0042】次にワイヤハーネス14がオープン状態に
あるとき、例えば、コネクタ16の端子が抜けていると
きなどにおいては、トランジスタQ1をオンにしても、
ワイヤハーネス14には電流が流れないため、コンパレ
ータCMP3からは“L”の信号が出力される。一方、
トランジスタQ1をオフにしたときにも、ワイヤハーネ
ス14には電流が流れないため、コンパレータCMP3
からは“L”の信号が出力される。この結果が表示器2
2に表示されると、トランジスタQ1のオンオフ状態に
おける電流が下限値および上限値よりも低いとして、ワ
イヤハーネス14がオープン状態にあると診断される。
Next, when the wire harness 14 is in the open state, for example, when the terminal of the connector 16 is disconnected, the transistor Q1 is turned on.
Since no current flows through the wire harness 14, an "L" signal is output from the comparator CMP3. on the other hand,
Even when the transistor Q1 is turned off, since no current flows through the wire harness 14, the comparator CMP3
Outputs an "L" signal. This result is displayed on display 2
When it is displayed as 2, the current in the on / off state of the transistor Q1 is lower than the lower limit value and the upper limit value, and it is diagnosed that the wire harness 14 is in the open state.

【0043】次に、ワイヤハーネス14の抵抗値が異常
値を示している場合、例えば、ワイヤハーネス14の線
路途中がショートし、ワイヤハーネス14の内部抵抗が
0.1オームまで下がった場合、トランジスタQ1をオ
ンにすると、ワイヤハーネス14には13Aの電流が流
れる。すなわち電流i=12ボルト/(ワイヤハーネス
14の内部抵抗0.1オーム+抵抗R3の抵抗値0.
8)=13A 一方、トランジスタQ1をオフにしても、ワイヤハーネ
ス14には13Aの電流が流れるため、コンパレータC
MP3からは“H”の信号が出力される。そして、この
結果が表示器22に表示されると、下限値および上限値
よりも大きい電流が流れたとして、ワイヤハーネス14
がショート状態にあると診断される。
Next, when the resistance value of the wire harness 14 indicates an abnormal value, for example, when a short circuit occurs in the middle of the wire harness 14 and the internal resistance of the wire harness 14 decreases to 0.1 ohm, the transistor When Q1 is turned on, a current of 13 A flows through the wire harness 14. That is, the current i = 12 volts / (the internal resistance of the wire harness 14 is 0.1 ohm + the resistance of the resistor R3 is 0.1 .OMEGA.).
8) = 13A On the other hand, even when the transistor Q1 is turned off, the current of 13A flows through the wire harness 14, so that the comparator C
An “H” signal is output from MP3. Then, when this result is displayed on the display 22, it is determined that a current larger than the lower limit value and the upper limit value has flowed, and the wire harness 14
Is diagnosed as being in a short condition.

【0044】次に、ワイヤハーネス14に接続されたコ
ネクタ16または18の接触不良が原因でワイヤハーネ
ス14の抵抗値が増大した場合、例えば抵抗値が1.2
オームに増加した場合、トランジスタQ1をオンにする
と、ワイヤハーネス14には5Aの電流しか流れないた
め、コンパレータCMP3からは“L”の信号が出力さ
れる。またトランジスタQ1をオフにしたときにもワイ
ヤハーネス14には5Aの電流しか流れないため、コン
パレータCMP3からは“L”の信号が出力される。そ
して、この結果が表示器22に表示されると、ワイヤハ
ーネス14の抵抗値が増大したことに伴う異常として、
ワイヤハーネス14がオープン状態にあると診断され
る。
Next, when the resistance value of the wire harness 14 increases due to poor contact of the connector 16 or 18 connected to the wire harness 14, for example, the resistance value becomes 1.2
When the transistor Q1 is turned on when the current increases to ohms, only a current of 5 A flows through the wire harness 14, so that an "L" signal is output from the comparator CMP3. Also, when the transistor Q1 is turned off, only a current of 5 A flows through the wire harness 14, so that an "L" signal is output from the comparator CMP3. Then, when this result is displayed on the display unit 22, as an abnormality caused by the increase in the resistance value of the wire harness 14,
It is diagnosed that the wire harness 14 is in the open state.

【0045】本実施形態によれば、出力端子T3からの
電圧をワイヤハーネス14に印加し、ワイヤハーネス1
4に印加された電圧と基準電圧を一定に保ったときの電
圧とを比較するとともに、ワイヤハーネス14に印加さ
れた電圧と基準電圧を可変にしたときの電圧とを比較す
るようにしたため、ワイヤハーネス14の短絡の有無、
抵抗値の異常状態を診断することができる。
According to the present embodiment, the voltage from the output terminal T3 is applied to the wire harness 14, and the wire harness 1
Since the voltage applied to the wire harness 14 is compared with the voltage applied to the wire harness 14 and the voltage applied when the reference voltage is varied, the voltage applied to the wire harness 14 is compared with the voltage applied when the reference voltage is kept constant. Presence or absence of short circuit of the harness 14,
An abnormal state of the resistance value can be diagnosed.

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば、
診断対象の配線に電圧を印加し、診断対象の配線に印加
された電圧と基準電圧を一定に保った電圧とを比較する
とともに、診断対象の配線に印加された電圧と基準電圧
を変えたときの電圧とを比較し、両者の比較結果を出力
するようにしたので、各比較結果から診断対象の配線の
状態を判定することができ、診断対象の配線の短絡の有
無や抵抗値の異常の有無を診断することが可能になる。
特に、各比較結果を表示することで、診断対象の配線の
状態を容易に判定することができ、診断対象の配線の短
絡の有無や抵抗値の異常の有無を容易に診断することが
可能になる。
As described above, according to the present invention,
When a voltage is applied to the wiring to be diagnosed, the voltage applied to the wiring to be diagnosed is compared with a voltage that keeps the reference voltage constant, and the voltage applied to the wiring to be diagnosed and the reference voltage are changed. And output the result of comparison between the two, so that the state of the wiring to be diagnosed can be determined from each of the comparison results. The presence or absence can be diagnosed.
In particular, by displaying each comparison result, the state of the wiring to be diagnosed can be easily determined, and it is possible to easily diagnose whether there is a short circuit in the wiring to be diagnosed or whether there is an abnormality in the resistance value. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基礎となる電流振動型遮断機能付きス
イッチング・デバイスのブロック構成図である。
FIG. 1 is a block diagram of a switching device having a current oscillation type interruption function, which is a basis of the present invention.

【図2】図1に示すスイッチング・デバイスの要部回路
構成図である。
FIG. 2 is a main part circuit configuration diagram of the switching device shown in FIG. 1;

【図3】図1に示すスイッチング・デバイスの作用を説
明するための波形図である。
FIG. 3 is a waveform chart for explaining the operation of the switching device shown in FIG. 1;

【図4】本発明の一実施形態を示す配線診断装置の要部
構成図である。
FIG. 4 is a configuration diagram of a main part of a wiring diagnostic apparatus according to an embodiment of the present invention.

【図5】配線診断装置の診断結果を説明するための図で
ある。
FIG. 5 is a diagram for explaining a diagnosis result of the wiring diagnosis device.

【符号の説明】[Explanation of symbols]

12、16、18、20 コネクタ 14 ワイヤハーネス 22 表示器 110 半導体チップ 111 駆動回路 304 ON/OF計数回路 305 チャージポンプ回路 306 遮断ラッチ回路 QA、QB,QC nチャネルFET Rr1 第1の基準抵抗 Rr2 第2の基準抵抗 CMP1、CMP2、CMP3 コンパレータ 12, 16, 18, 20 Connector 14 Wire harness 22 Indicator 110 Semiconductor chip 111 Drive circuit 304 ON / OF counting circuit 305 Charge pump circuit 306 Cut-off latch circuit QA, QB, QC n-channel FET Rr1 First reference resistor Rr2 First 2 reference resistance CMP1, CMP2, CMP3 Comparator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
1のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第2のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較し比較
結果を出力する比較手段とを備えてなる配線診断装置。
1. A driving means for outputting a driving signal, and a first switching means inserted into a power supply circuit connecting one end of a wiring to be diagnosed and a power supply, and turned on by the driving signal to close the power supply circuit. A series resistor inserted in series in a power supply circuit connecting a reference potential side of the power supply and the other end of the wiring, a reference resistance receiving a current supplied from the power supply to generate a reference voltage, and the power supply A second switching means inserted into a shunt circuit connecting the reference resistor and closed by the drive signal to close the shunt circuit; and a diagnostic switch controlled to a conductive or non-conductive state in response to a diagnostic on / off signal. A switching unit, an auxiliary reference resistor connected in parallel to the reference resistor to reduce the reference voltage on condition that the diagnostic switching unit is conductive, the reference voltage and the switch A wiring diagnosis device comprising: a comparison unit that compares an output voltage of the switching unit and outputs a comparison result.
【請求項2】 駆動信号を出力する駆動手段と、診断対
象となる配線の一端と電源を結ぶ電源回路中に挿入され
て前記駆動信号により導通して前記電源回路を閉じる第
1のスイッチング手段と、前記電源の基準電位側と前記
配線の他端とを結ぶ電源回路中に直列に挿入された直列
抵抗と、前記電源から電流の供給を受けて基準電圧を発
生する基準抵抗と、前記電源と前記基準抵抗とを結ぶ分
流回路中に挿入されて前記駆動信号により導通して前記
分流回路を閉じる第2のスイッチング手段と、診断用オ
ンオフ信号に受けて導通または非導通状態に制御される
診断用スイッチング手段と、前記診断用スイッチング手
段が導通したことを条件に前記基準抵抗に並列接続され
て前記基準電圧を低下させる補助基準抵抗と、前記基準
電圧と前記スイッチング手段の出力電圧とを比較して比
較結果を出力する比較手段と、前記比較手段の比較結果
を前記診断用スイッチング手段の導通・非導通状態と関
連づけて表示する表示手段とを備えてなる配線診断装
置。
2. A driving means for outputting a driving signal, and a first switching means inserted into a power supply circuit connecting one end of a wiring to be diagnosed and a power supply, and turned on by the driving signal to close the power supply circuit. A series resistor inserted in series in a power supply circuit connecting a reference potential side of the power supply and the other end of the wiring, a reference resistance receiving a current supplied from the power supply to generate a reference voltage, and the power supply A second switching means inserted into a shunt circuit connecting the reference resistor and closed by the drive signal to close the shunt circuit; and a diagnostic switch controlled to a conductive or non-conductive state in response to a diagnostic on / off signal. A switching unit, an auxiliary reference resistor connected in parallel to the reference resistor to reduce the reference voltage on condition that the diagnostic switching unit is conductive, the reference voltage and the switch And a display unit for displaying the comparison result of the comparison unit in association with the conduction / non-conduction state of the diagnostic switching unit. Diagnostic device.
JP2000023768A 1999-02-19 2000-02-01 Wiring diagnostic device Abandoned JP2000304799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000023768A JP2000304799A (en) 1999-02-19 2000-02-01 Wiring diagnostic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4203399 1999-02-19
JP11-42033 1999-02-19
JP2000023768A JP2000304799A (en) 1999-02-19 2000-02-01 Wiring diagnostic device

Publications (1)

Publication Number Publication Date
JP2000304799A true JP2000304799A (en) 2000-11-02

Family

ID=26381681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000023768A Abandoned JP2000304799A (en) 1999-02-19 2000-02-01 Wiring diagnostic device

Country Status (1)

Country Link
JP (1) JP2000304799A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007240236A (en) * 2006-03-07 2007-09-20 Sumitomo Wiring Syst Ltd System for detecting abnormality of load
JP2009509471A (en) * 2005-09-22 2009-03-05 イーストマン コダック カンパニー Adaptive input cell circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009509471A (en) * 2005-09-22 2009-03-05 イーストマン コダック カンパニー Adaptive input cell circuit
JP2007240236A (en) * 2006-03-07 2007-09-20 Sumitomo Wiring Syst Ltd System for detecting abnormality of load

Similar Documents

Publication Publication Date Title
US11881566B2 (en) Battery pack monitoring system
US4885477A (en) Differential amplifier and current sensing circuit including such an amplifier
JP2000312143A (en) Switching device
JPS62247268A (en) Current detection circuit
JP3628576B2 (en) Micro current detector
JP2001216033A (en) Power supply control device and power supply control method
US6753708B2 (en) Driver circuit connected to pulse shaping circuitry and method of operating same
US11271558B2 (en) Smart electronic switch
US6377428B1 (en) Switching device having the capability of detecting an abnormality
JPH01227520A (en) Power semiconductor device
JP2000311789A (en) Auto light control system
JP2009207077A (en) Semiconductor integrated circuit device
US9318973B2 (en) Driving device
CN110166031B (en) Semiconductor device
US6975122B2 (en) Protection of an A.C. switch
JP2000304799A (en) Wiring diagnostic device
JPH04198772A (en) Semiconductor device for electric power
JPH10135804A (en) Drive circuit device for semiconductor device controlled by electric field effect
CN112671053A (en) Electronic circuit with dual voltage supply circuit
JP2000299624A (en) Switching device
JP3802412B2 (en) MOS transistor output circuit
JP3676168B2 (en) Power supply control device
US11881850B2 (en) Driving apparatus
JP2000253564A (en) Power supply control device
JP2000244294A (en) Overheat protection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051122