JP2000353784A

JP2000353784A - 高い特性係数を有するインダクタを含む集積回路装置

Info

Publication number: JP2000353784A
Application number: JP2000118658A
Authority: JP
Inventors: Gerard Merckel; メルケルジェラール; Michel Pons; ポーンミシェル; Patrice Senn; センパトリック; Jean-Michel Fournier; ミシェルファルニエールジャン
Original assignee: France Telecom SA
Current assignee: Orange SA
Priority date: 1999-04-20
Filing date: 2000-04-19
Publication date: 2000-12-19
Anticipated expiration: 2020-04-19
Also published as: US6784518B1; FR2792775B1; EP1047132A1; FR2792775A1; JP4384332B2

Abstract

(57)【要約】（修正有）【課題】高周波帯域用集積回路インダクスンスに関し
て漂遊キャパシタンスおよび漏れ抵抗の影響を低下させ
ることによって、特性係数Ｑを改善する。【解決手段】集積回路を回路モデルとして見れば、回
路の金属化レベルで形成されたインダクタＬと、このイ
ンダクタの下の集積回路の基板内にある埋込み層（漂遊
キャハシタンスＣＰ及び漏れ抵抗Ｒｐ）とにより構成さ
れる。高周波域においてインダクタと埋込み層の間が動
的応答で同電位となるように、基板内で漂遊キヤパシタ
ンスＣＰ１〜２に並列に作動周波数よりはるかに高い遷
移周波数をもホロワ型トランジスタＴに接続され、イン
ダクタの機能を維持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高い特性係数を有
するインダクタを含む集積回路装置に関する。

【０００２】

【従来の技術】インダクタの特性係数は一般にＱで表わ
されるが、これはインダクタのインピーダンスの虚数部
と実数部の比として定義される。この係数はネットワー
クアナライザ（回路網計算機）によって測定することが
できる。集積密度を増加し、周波数性能を向上させるに
は、特にシリコンの場合、集積回路内のトランジスタの
ような能動性装置の寸法を規則的に低減する必要があ
る。現在では、低ノイズ増幅器（ＬＮＡ）、ミキサ、電
力増幅器、または電圧制御発振器（ＶＣＯ）などの無線
周波数機能は、２ＧＨｚ以上の周波数について統合する
ことができる。シリコン系の集積回路は、真性シリコン
（純粋シリコン）を含みこの中に周期律表のIII族の原
子（ほう素（Ｂ）、ガリウム（Ｇａ）.........）など
の不純物が導入され、Ｐドープシリコンが得られる。

【０００３】絶縁材料（たとえば、ＳｉＯ₂）の層が、
基板とインダクタの間に配置されている。インダクタ
は、最終レベルの金属（一般にはアルミニウム）上にス
パイラル（らせん）の形で形成される。図１はインダク
タの断面図であるが、この図に示すようにインダクタ
は、シリコンＳｉの基板上に形成された酸化シリコンＳ
ｉＯ₂の絶縁層上に、らせん巻きの形で形成されてい
る。漂遊効果を考慮に入れるために、漂遊結合をキヤパ
シタンスＣｐと漏れ抵抗Ｒｐで表わす。キヤパシタンス
Ｃｐはインダクタと基板の間の絶縁層のキヤパシタンス
であり、漏れ抵抗Ｒｐは、基板内のエネルギーの漏れを
示している。図２はインダクタとその漂遊成分を電気的
に表わしたものであり、インダクタは純粋な自己インダ
クタンスＬと直列抵抗Ｒｓによって表わされ、漂遊キヤ
パシタンスＣｐは漏れ抵抗Ｒｐに接続されている。

【０００４】特性係数の変化を周波数ｆの関数として考
えると、周波数領域に応じて異なる挙動（特性）が見ら
れる。図３の曲線２は、実際のインダクタンスに対する
特性係数Ｑの変化を示している。低い周波数では、理想
的インダクタンスの場合には、特性係数Ｑは図３に曲線
１で示された周波数で増加し（Ｑ＝Ｌ２πｆ／Ｒｓ）、
共振周波数Ｆｏで最大値Ｑｍａｘに達する。高い周波数
ではＱは理想的インダクタンスを示す曲線１から出発し
て漂遊キヤパシタンスＣｐ１とＣｐ２はさらに大きくな
る。この現象は、高い周波数では、これらのキヤパシタ
ンスＣｐ１とＣｐ２が低インピーダンスとなり、漏れ抵
抗Ｒｐ１とＲｐ２におけるエネルギーの散逸が大きくな
ることを示している。したがって、漂遊成分、すなわち
Ｃｐ１、Ｃｐ２、Ｒｐ１およびＲｐ２は、特性係数の最
大値Ｑｍａｘと共振周波数Ｆｏを制限する。Ｆｏを越え
ると、インダクタは、もはや真のインダクタとしては作
用しない。漂遊成分がその構造上固有のものであるた
め、高い特性係数Ｑを有する集積インダクタを得ること
は困難である。直列抵抗Ｒｓもまた特性係数Ｑの制限に
関与している。直列抵抗と漂遊成分とからなる組立品で
は、図３に示すように、実際のインダクタンスの曲線２
は、理想的インダクタンスの曲線１から離れる。理想的
インダクタンスでは特性係数は低周波数でも高周波数で
も、周波数と共に増大する。

【０００５】すぐれた特性を有する無線周波数機能（数
ＧＨｚ）を統合するためには、多くの状況下で、高い特
性係数を有するインダクタンスを用いる必要がある。こ
れは特に次のような機能を実行する回路について言え
る。すなわち、ＶＣＯ（電圧制御発振器）、ＰＡ（電力
増幅器）、フィルタ、ＬＮＡ（低ノイズ増幅器）、であ
る。ＶＣＯの場合には、位相ノイズの低下は主として発
振器の（インダクタンスとキヤパシタンスとで構成され
る）ＬＣ回路の特性係数Ｑによって定まる。ＰＡ型の回
路では、利得と効率は、インダクタなどの受動素子が最
少損失を示すときに大きく改善される。さらに受動フィ
ルタの統合は、特性係数の高いインダクタによって容易
に行われる。

【０００６】各種のパラメータを変更することによっ
て、より高い周波数で特性係数を上昇させることのでき
るシステムが知られている。すなわち、 ――― 金属層の厚さを増す。 ――― 抵抗の低い金属を選ぶ。たとえばアルミニウム
の代わりに銅を用いる。 ――― 金属層を基板からさらに動かす。 ――― パターン状の基板を用いることによって、基板
の抵抗率を局所的に変える。

【０００７】これらの改良は、集積回路の技術に関する
ものである。先行技術では、直列抵抗Ｒｓをなくすこと
によって特性係数を改善するためのシステムが知られて
いる。これを行うには、自己インダクタンスおよび直列
抵抗Ｒｓと直列に接続された負性抵抗を与える新しい能
動回路を導入する。しかし、この装置を適切に作動する
には、各部分の値、特に発振現象を発生させる危険のあ
る直列抵抗Ｒｓの値を超えない負性抵抗の絶対値を充分
に知る必要がある。特性係数Ｑおよび共振周波数Ｆｏの
値を制限する漂遊成分は、このシステムによっては完全
になくすことはできない。

【０００８】

【発明が解決しようとする課題】本発明は、インダクタ
ンスに関して漂遊キヤパシタンスおよび漏れ抵抗の影響
を低下させることによって、この問題を解決しようとす
るものである。本発明の目的は、特性係数Ｑを改善する
ことである。

【０００９】

【課題を解決するための手段】本発明は、回路の金属化
レベルで形成されたインダクタと、このインダクタの下
で集積回路の基板内にある埋込み層とによって構成され
た集積回路を提供する。本発明の一般的特徴によれば、
集積回路は、インダクタを埋込み層に接続する接続手段
を含み、この接続手段は、インダクタと埋込み層の間で
動的応答で同じ電位が維持されるように構成されてい
る。インダクタの出力部での信号が、埋込み層のレベル
で同じ位相、同じ振幅で同じように再生される。漂遊キ
ヤパシタンス（さらに詳しくは、漂遊キヤパシタンスＣ
ｐ２）の端子は、こうして動的応答で同じ電位となり、
これによってキヤパシタンスＣｐ２を回路に見えなくす
ることができる。したがって、このキヤパシタンスの有
害な作用は、もはやインダクタには働かない。このよう
にして集積インダクタの作動周波数を増加させることが
できる。

【００１０】できれば、接続手段は基板内に形成された
ホロワ型トランジスタを含むことが好ましい。このホロ
ワ型トランジスタは、エミッタホロワモードでバイアス
をかけられたバイポーラトランジスタであると有利であ
る。「ホロワ」特性によって、インダクタの端子上に存
在する信号を、埋込み層のレベルで「コピー」すること
ができる。さらに、漏れ抵抗Ｒｐは、インダクタを経て
ではなく、トランジスタから来る電流によって供給され
る。能動素子（すなわち、トランジスタ）による余分の
集積費用やエネルギー消費を避けるために、たとえば、
低ノイズ増幅器（ＬＮＡ）内にバッファとして用いられ
ているトランジスタのような、集積回路内にすでに埋込
まれたトランジスタを用いると有利である。

【００１１】本発明の別の態様によれば、ホロワ型トラ
ンジスタはＭＯＳトランジスタ（金属・酸化物半導体）
であってもよい。このＭＯＳトランジスタは、ホロワ型
バイポーラトランジスタに関連があっても、また関連が
なくてもよい。

【００１２】本発明のもう1つの有利な態様によれば、
接続手段が、トランジスタと埋込み層の間に、充分に低
い値の抵抗を含み、インダクタと埋込み層の間で実質的
に同じ電位となるように構成されている。この低い値の
抵抗によって、直列抵抗Ｒｓが１．５オーム、あるい
は、これ以上ときわめて低いときに発生する振動の問題
を防止することができる。この値は、数百オーム、たと
えば２５０オームである漏れ抵抗Ｒｐの値に比べて低
い。この違いによって、トランジスタはインダクタの電
位と実質的に同じの、埋込み層上の電位を生じる電圧発
生器として考えられるが、これは負荷抵抗（つまり、漏
れ抵抗）に対して低い値の抵抗が、埋込み層とトランジ
スタのエミッタの間に加えられるためである。このよう
にして、この加えられた抵抗が振動を防止し、その値が
低いため、インダクタと埋込み層を等電位に維持する。

【００１３】

【発明の実施の形態】本発明の１つの実施形態によれ
ば、集積回路は所定の作動周波数で作動し、トランジス
タの遷移周波数は作動周波数よりもはるかに高い。した
がって、トランジスタの特性は低下せず、特に、所定の
作動周波数について、そのトランスコンダクタンス利得
は低下しない。さらに、埋込み層はできればパターン状
の層であることが好ましい。またパターン状でなくても
よく、また金属材料で形成されたものであってもよい。
いずれの場合にも、この構造によってインダクタと基板
の結合は最少限のものとなる。本発明によれば、トラン
ジスタにバイアスがかけられ、それを通る電流が、埋込
み層と集積回路の基板の間に発生する漂遊キヤパシタン
スを加えることができるようになる。トランジスタの最
適周波数特性と適切な消費の間に妥協点が得られるよう
にトランジスタバイアス電流は固定される。

【００１４】したがって、本発明は、集積回路内のイン
ダクタの特性係数を改善するための方法を提供する。一
般に前記インダクタは集積回路の基板内の埋込み層に接
続されて、インダクタと埋込み層は、動的応答で等同位
となる。トランジスタはホロワ構成で、インダクタと埋
込み層の間に接続することができ、インダクタと埋込み
層の間で同じ電位が維持される。

【００１５】トランジスタと埋込み層は抵抗を用いて接
続することができる。トランジスタにバイアスがかけら
れ、それを通る電流が、埋込み層と集積回路の基板の間
に発生する漂遊キヤパシタンスを加えることができるよ
うにすると有利である。下記に、非限定的な例を挙げ
て、付属図画を用いて本発明による装置を説明する。図
４は、図３と同じ種類のインダクタのモデルを示す図で
あり、５ｎＨの純粋自己インダクタンスＬが１６Ωで直
列抵抗Ｒｓと直列に接続され、この組立品の両端は、自
己インダクタンスＬ側では点Ｓ’であり、直列抵抗Ｒｓ
側では点Ｓである。０．１３ｐＦの２個の漂遊キヤパシ
タンスＣｐ１とＣｐ２は、それぞれ点Ｓ’および点Ｓの
一端により接続されている。抵抗Ｒｈが、キヤパシタン
スＣｐ１とＣｐ２の２つの自由端の間に、つまり、点
Ａ’と点Ａの間に配置されている。約５０Ωの抵抗Ｒｈ
が埋込み層となっている。点Ａ’と接地を示す点ｍの間
には、ダイオードＤ１があり、その陰極は点Ａ’側にあ
り、漏れ抵抗Ｒｐ１は４１０Ωである。点Ａと点ｍの間
にはダイオードＤ２があり、その陰極は点Ａ側にあり、
漏れ抵抗Ｒｐ２は２５０Ωである。ダイオードＤ１とＤ
２は恒久的に逆方向バイアスとなっていて、これらは２
個のキヤパシタンスＣｄ１およびＣｄ２と見ることがで
きる。点Ｓはインダクタの出力部であり、直列抵抗Ｒｓ
はインダクタの抵抗を示している。

【００１６】ｎｐｎ型のバイポーラトランジスタＴは、
そのベースが点Ｓに連結され、そのエミッタがキヤパシ
タンスＣｐ２に並列に点Ａに連結されるように接続され
ている。トランジスタＴは、バイアス電流Ｉｏにより、
また図示されていないバイアス回路により、エミッタ・
ホロワモードにバイアスがかけられている。バイアス電
流Ｉｏは、点Ａにあるトランジスタのエミッタと点ｍと
の間にある電流発生器Ｇによって発生される。トランジ
スタＴの交流ベース・エミッタ電圧は広帯域周波数範囲
では動的応答でゼロに維持され、これにより基板とのＣ
ｐ２による結合の効果を打消すことができる。Ｃｐ１の
影響もまた減衰するが、その効果はやや低い。

【００１７】無線周波数では、ホロワ型のこのトランジ
スタによって、キヤパシタンスＣｐ２の端子は実質的に
同じ電位にあり、したがって、このキヤパシタンスは回
路にはもはや見られない。漏れ抵抗Ｒｐ１およびＲｐ２
によって散逸するエネルギーは、インダクタではなくト
ランジスタＴによって提供される。エミッタ電流の一部
は実際にダイオードキヤパシタンスＣｄ１とＣｄ２を経
て抵抗Ｒｐ１とＲｐ２へと注入される。こうして、ホロ
ワ型トランジスタのない場合には、インダクタンスは抵
抗Ｒｐ１およびＲｐ２によってもはや弱められることは
ない。この型のトランジスタでは抵抗Ｒｐ１とＲｐ２は
漂遊キヤパシタンスＣｐ１とＣｐ２を越えてインダクタ
を通して直接供給されるからである。インダクタンスは
トランジスタのベースで高いインピーダンスを招き、こ
れは、キヤパシタンスＣｐ１とＣｐ２を大きく低下させ
るのに等しい。

【００１８】特性係数Ｑと、過電圧が最大値となる（つ
まり、Ｑ＝Ｑｍａｘ）周波数Ｆｏは、したがって増大す
る。Ｃｐ１およびＣｐ２の、この見掛けの低下によっ
て、インダクタの面積が増大し、その結果、Ｒｓの値が
減少し、この場合には、また特性係数が改善される。キ
ヤパシタンスＣｄ１およびＣｄ２は、数ピコファラドで
あるが、これはトランジスタＴによって加えられなくて
はならない。したがって、トランジスタＴは充分に高い
電流が提供できるようにトランスインダクタンスが高
い。

【００１９】本発明によるインダクタは、作動周波数が
トランジスタが正確に作動する範囲内にある限りは、理
想的な特性係数（図３を参照）に応じて変化するような
特性係数を有している。つまり、トランジスタの電流利
得が１よりはるかに大きい、たとえば１０以上となるよ
うな周波数である。したがって、トランジスタのこの遷
移周波数は特性係数を制限しないように充分に高くなけ
ればならない。さらに、ホロワトランジスタが良好な条
件下で作動するためには、ホロワトランジスタの電流利
得は１よりはるかに大きくなければならない。

【００２０】図５には、作動周波数（回路の作動周波
数）の関数としての特性係数Ｑの２つの曲線が示されて
いる。曲線３は本発明による集積インダクタに関するも
のである。曲線４は先行技術による集積インダクタに関
するものである。つまり、ホロワ構成のトランジスタの
ない場合である。曲線３でのパラメータＱは、５ＧＨｚ
の周波数に対して６．８の最大値までの低周波数では増
加し、次にホロワ型トランジスタの遷移周波数の制限作
用のもとで高周波数では低下する。ホロワトランジスタ
のないインダクタの場合には、特性係数の曲線４は、
２．３ＧＨｚの周波数に対して３．２の最大値まで低周
波数では上昇し、この値は曲線３の場合よりはるかに低
いが、次に、キヤパシタンスＣｐ１とＣｐ２や抵抗Ｒｐ
１とＲｐ２のような漂遊成分の作用のもとで高周波数で
は低下する。曲線が曲がる原因は、曲線３と４とでは同
じではない。したがってホロワ型トランジスタが存在す
るときには、明らかに特性係数Ｑが増加し、またこの係
数が最大となる点での周波数が上昇する。この場合、２
倍よりも大きい増加が見られる。

【００２１】図６は、エミッタの面積が異なり、供給電
圧が１．５Ｖの３種類のトランジスタについて、バイア
ス電流Ｉｏの関数としての遷移周波数Ｆｔの変化を示し
ている。曲線Ｎ１は、エミッタ面積がＳ_N1に等しいトラ
ンジスタＴ_N1に対応している。曲線Ｎ２は、エミッタ面
積がＳ_N2に等しいトランジスタＴ_N2に対応している。曲
線Ｎ３は、エミッタ面積がＳ_N3に等しいトランジスタＴ
_N3に対応している。これらの面積はＳ_N1＜Ｓ_N2＜Ｓ_N3と
なっている。トランジスタＴ_N1とＴ_N2は、それらの面積
が、８ｍＡの電流Ｉｏについて最適化されているトラン
ジスタＴ_N3の面積よりも小さいので１ｍＡ未満のバイア
ス電流によって、それらの遷移周波数に関して最適化さ
れる。これらのトランジスタの最大遷移周波数は２０〜
２４ＧＨｚの間である。トランジスタＴ_N2は、漂遊キヤ
パシタンスＣｐ２の端子上で最小電流（トランジスタＴ
_N2で得られる電圧の０．８倍）を得ることができ、最高
の特性係数（Ｔ_N2で得られる４．４に対して６．８）を
得ることができる限りにおいて、最良の結果を与える。
その特性は次の通りである。すなわち、（ＢｉＣＭＯＳ
Ｓライブラリ：Ｎ４Ｅ１）、エミッタ面積Ａ＝０．
３５^*４．５５ μｍ ²、Ｉ＝１ｍＡ、Ｆｔ＝２２Ｇ
Ｈｚ。

【００２２】図４の電気回路図は、図７の技術形態を示
している。図７では、基板６の上に絶縁ＳｉＯ₂層７が
配置されている。点ｍは基板の下面を示している。この
基板６はＰドープシリコンによって構成され、内部に
は、抵抗Ｒｈによって特徴付けられるＮ＋ドープ埋込み
層がある。埋込み層５と基板６の間の結合部はダイオー
ドＤ１によって形成され、このダイオードＤ１はその陰
極によって抵抗Ｒｈの一端に接続され、もう一方の側で
点ｍに連結された抵抗Ｒｐ１と直列に接続されている。
この埋込み層５と基板６の間の結合部はまたダイオード
Ｄ２によって形成され、ダイオードＤ２はその陰極によ
って抵抗Ｒｈの他端に接続され、もう一方の側で点ｍに
連結された抵抗Ｒｐ２と直列に接続されている。基板内
にあるＮ＋ドープシリコンの部分１０は、埋込み層５
に、また絶縁層７に接続されている。

【００２３】基板内には、埋込み層と並んで、バイポー
ラトランジスタが従来の方法で埋込まれている。これを
行うには、Ｎドープシリコンの部分１５を基板６内に形
成し、部分１５の一部を絶縁層７に接触させる。絶縁層
７内にあるアルミニウム接点１４をこの部分１５に接続
する。次にＰドープシリコンの部分１６を部分１５内に
形成し、部分１６の一部を絶縁層７に接触させる。絶縁
層７内にあるアルミニウム接点１３をこの部分１６に接
続する。次に、Ｎ＋ドープシリコンの部分１７を部分１
６内に形成し、部分１７の一部を絶縁層７に接触させ
る。絶縁層７内にあるアルミニウム接点１２を、この部
分１７に接続する。トランジスタＴを１５、１６および
１７によって形成する。以下では、エミッタを接点１２
とし、ベースを接点１３とし、コレクタを接点１４とす
る。エミッタ１２を絶縁層７内にある金属部分８の一端
に連結する。金属接点１１を金属部分８およびＮ＋ドー
プシリコンの部分１０に連結する。したがって、埋込み
層５とエミッタ１２は、部分１０、１１および８によっ
て連結される。

【００２４】絶縁層７は、埋込み層５およびトランジス
タＴの上に延びている。コレクタ１４は絶縁層の７の上
の金属層１８に接続され、この金属層１８を経てトラン
ジスタへ電圧が供給される。絶縁層７の上に、これに接
触して金属スパイラル９が配置されている。この金属層
９は埋込み層と、トランジスタＴの一部、特に部分１６
と１７の上に延びている。金属層９はインダクタを形成
し、トランジスタＴのベース１３に連結されている。絶
縁層７は、一方でインダクタ９に連結され、他方で抵抗
Ｒｈの一端に連結された２個の漂遊キヤパシタンスＣｐ
１とＣｐ２により形成されている。

【００２５】埋込み層５は弱抵抗性（Ｒｈ）であり、等
電位面を有している。この埋込み層５は「メッシュ状」
または「パターン状」に埋込まれている。埋込み層は
「メッシュ状」または「パターン状」である必要はない
が、連続的なものとし、および／または金属材料で作ら
れている。いずれの場合にも、それは基板との結合を最
小限のものとするように、したがって電磁損失を最小に
抑えるように作られている。

【００２６】さらに、無線周波数用の各種の異なる回路
では、Ｎ＋埋込み層がすでに設けられており、ホロワト
ランジスタがすでに埋込まれて、バッファとして用いら
れている。この場合、エミッタをＮ＋埋込み層に接続す
るのに充分であり、これには図７に示した金属レベル８
の製造に役立つマスクを改良することが必要である。こ
のような回路は、たとえば図８に示したようなＬＮＡ増
幅器（低ノイズ増幅器）である。この増幅器は、エミッ
タ１９が接地されているトランジスタＴ１で構成され、
ベース２０は入力信号Ｖｅを受け入れる。このトランジ
スタＴ１のコレクタ２１は、集積キヤパシタンス（非漂
遊）と並列に接続された集積インダクタＬ１で構成され
たタンク回路の一端Ｓ１に接続されている。タンク回路
の他端は供給電圧Ｖｄｄに連結されている。出力信号Ｖ
Ｓ１は点Ｓ１で測定される。この回路によって、インダ
クタＬ１の特性係数に応じて所定の共振周波数のまわり
できわめて高い増幅定数（ＶＳ１／Ｖｅ）を得ることが
できる。Ｆ１よりも高い周波数で作動するためには、本
発明による特性係数を、インダクタＬ１上で作用するこ
とにより改善することができる。

【００２７】しかし、この種の回路には一般にミキサ回
路Ｍのような別の回路が、その後に接続される。このミ
キサが作動するためには、その前に低出力インピーダン
スの回路があることが必要である。この目的のために
は、増幅器ＬＮＡ（Ｔ１、Ｌ１およびＣ１により構成）
とミキサＭの間に、トランジスタＴ２のエミッタ２３に
接続された電流発生器２２によって、ホロワエミッタで
バイアスをかけられたバイポーラトランジスタＴ２を配
置する。トランジスタＴ２のベース２４は、点Ｓ１でＬ
ＮＡ増幅器の出力部に連結されている。ミキサＭはエミ
ッタ２３を経てトランジスタＴ２に接続されている。こ
うして、Ｔ２がホロワトランジスタであるため、信号Ｖ
Ｓ１がＥ２で再生され、ミキサの入力部では低インピー
ダンスであり、これがバイポーラトランジスタＴ２の出
力インピーダンスとなる。

【００２８】次に、特性係数を増加させるには、したが
ってＬＮＡ増幅器の作動周波数を増加させるには、ホロ
ワ型トランジスタＴ２を用いる。集積インダクタＬ１の
下で、エミッタ２３と埋込み層（図示せず）の間に接続
部２５を形成する。特性係数を向上させるには、接続部
２５を設けるだけでよく、余分な費用は不要である。集
積インダクタの電気回路内にホロワ型トランジスタを設
け、インダクタの下の基板内にある埋込み層に、この能
動素子のエミッタを接続して、この層とこのインダクタ
を動的応答で同じ電位とすることによって、漂遊部分の
影響を最少限に抑え、特性係数を改善させることができ
る。こうして、集積インダクタを構成する金属層の厚さ
を増大させて、直列抵抗を低下させ、さらに特性係数を
向上させることができる。さらにこの能動素子（トラン
ジスタ）による追加的エネルギー消費を有利なように調
節することができる。

【図面の簡単な説明】

【図１】インダクタの断面図である。

【図２】インダクタとその漂遊成分の等価回路図であ
る。

【図３】理想インダクタンスと実際のインダクタンスの
Ｑの周波数特性を示す図である。

【図４】インダクタおよびホロワ・トランジスタの電気
回路図である。

【図５】遷移周波数の関数としての特性係数の変化を示
す図である。曲線は本発明によるものであり、曲線４は
先行技術によるものである。

【図６】３つの種類のトランジスタについて、コレクタ
バイアス電流の関数としての遷移周波数の変化を示す図
である。

【図７】インダクタおよびホロワ型トランジスタの概略
断面図であり、インダクタの概略モデリングを示す図で
ある。

【図８】ミキサ−に接続した増幅器の概略回路図であ
る。

フロントページの続き (72)発明者パトリックセンフランス国グルノーブルエフ−38000 グラードリ 13 (72)発明者ジャンミシェルファルニエールフランス国メイラエフ−38240 アラドミジャ 20

Claims

【特許請求の範囲】

【請求項１】回路の金属化レベルで形成されたインダ
クタと、前記インダクタの下の集積回路の基板内にある
埋込み層とにより構成される集積回路であって、前記集
積回路が、インダクタを埋込み層に接続する接続手段を
含み、インダクタと埋込み層の間が動的応答で同じ電位
となるように構成されていることを特徴とする集積回
路。
【請求項２】前記接続手段が、基板内に形成されたホ
ロワ型トランジスタを含むことを特徴とする、請求項１
に記載の集積回路。
【請求項３】ホロワ型トランジスタが、エミッタホロ
ワモードでバイアスをかけられたバイポーラトランジス
タであることを特徴とする、請求項２に記載の集積回
路。
【請求項４】ホロワ型トランジスタが、ＭＯＳトラン
ジスタ（金属・酸化物半導体）であることを特徴とす
る、請求項２に記載の集積回路。
【請求項５】前記接続手段が、トランジスタと埋込み
層の間に充分に低い値の抵抗を含み、インダクタと埋込
み層の間を実質的に同じ電位にすることを特徴とする、
請求項２に記載の集積回路。
【請求項６】作動周波数で作動できる集積回路であっ
て、トランジスタの遷移周波数が作動周波数よりもはる
かに大きいことを特徴とする、請求項２から５のいずれ
かに記載の集積回路。
【請求項７】埋込み層が「パターン状」の層であるこ
とを特徴とする、前記請求項のいずれかに記載の集積回
路。
【請求項８】集積回路内のインダクタの特性係数を改
善するための方法であって、前記インダクタが、集積回
路の基板内の埋込み層に連結されて、インダクタと埋込
み層の間を動的応答で等電位にすることを特徴とする方
法。
【請求項９】トランジスタがインダクタと埋込み層の
間でホロワ型に接続され、インダクタと埋込み層の間を
動的応答で等電位に維持するようにしたことを特徴とす
る、請求項８に記載の方法。
【請求項１０】トランジスタと埋込み層が値の低い抵
抗によって連結されていることを特徴とする、請求項９
に記載の方法。
【請求項１１】トランジスタにバイアスがかけられ、
それを通る電流が、埋込み層と集積回路の基板の間で漂
遊キヤパシタンスを加えることができることを特徴とす
る、請求項９に記載の方法。