JP2000349263A - 抵抗調整装置及びｒｃ発振回路 - Google Patents

Abstract

(57)【要約】 【課題】半導体プロセスによって製造された拡散層の抵
抗値のばらつきを一定の範囲内に入るように、電気的に
調整可能な抵抗調整装置を提供する。 【解決手段】ｎ型のシリコン基板１上に、ｐ型拡散層か
ら成る抵抗体２が形成されている。抵抗体２の長手方向
に所定間隔をおいて、コンタクト領域３ａ，３ｂ，３
ｃ，３ｄが配置されている。不揮発性メモリトランジス
タＭＴ１，ＭＴ２，ＭＴ３と、これらを選択するための
ｎチャネル型ＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ
３がコンタクト領域３ｂ，３ｃ，３ｄに対応して設けら
れている。ＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ３
のソースは、夫々コンタクト領域３ｂ，３ｃ，３ｄを介
して抵抗体２に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、抵抗調整装置及び
その装置を用いたＲＣ発振回路に関するものである。さ
らに詳しく言えば、半導体プロセスによって製造された
拡散層の抵抗値のばらつきを一定の範囲内に入るように
調整可能な抵抗調整装置とその装置を用いることによ
り、発振周波数を高精度に調整可能なＲＣ発振回路に関
する。

【０００２】

【従来の技術】図５に、マイクロコンピュータ等のＬＳ
Ｉに集積化されるＲＣ発振回路を示す。このＲＣ発振回
路は、２つのスレシュホールド電圧ＶＴＨ，ＶＴＬを有
するシュミットインバータ５１、ナンド回路５２、イン
バータ５３、拡散層から成る抵抗体５４（抵抗値Ｒ）と
によって発振ループを形成している。ナンド回路５２の
一方の入力には、発振停止制御信号＊ＳＴＰが印加され
ている。シュミットインバータ５１の入力にはコンデン
サ５５（容量値Ｃ）が接続されており、ＲＣ時定数によ
って発振周波数が定まる。

【０００３】

【発明が解決しようとする課題】半導体基板に形成され
る拡散層は、シート抵抗として数ＫΩ〜数１００ＫΩと
比較的高い抵抗が得られるため、ＲＣ発振回路の抵抗素
子として適当である。しかしながら、半導体プロセスに
よってＬＳＩを製造すると、拡散層の抵抗値は、中心値
から±１０％程度のばらつきを生じていた。このため、
ＲＣ発振回路の発振周波数にばらつきを生じ、マイクロ
コンピュータが制御するスピーカなどの音響装置の発す
る音声に異常が生じることがあった。

【０００４】本発明は、上記の課題に鑑みて為されたも
のであり、半導体プロセスによって製造された拡散層の
抵抗値のばらつきを生じても、抵抗値が一定の範囲内に
入るように調整可能な抵抗調整装置を提供することを目
的としている。

【０００５】また、本発明は、その抵抗調整装置を用い
ることにより、発振周波数を高精度に調整可能なＲＣ発
振回路を提供することを目的としている。

【０００６】

【課題を解決するための手段】本発明の抵抗調整装置
は、一導電型の半導体基板上に形成され逆導電型の拡散
層から成る抵抗体と、この抵抗体の長手方向に所定間隔
をおいて配置された複数のコンタクト領域と、複数の不
揮発性メモリトランジスタ手段と、前記複数の不揮発性
メモリトランジスタ手段を選択する選択手段と、前記選
択手段によって選択された不揮発性メモリトランジスタ
手段を第１のメモリ状態から第２のメモリ状態に変化さ
せるプログラミング手段と、前記複数の不揮発性メモリ
トランジスタ手段を前記コンタクト領域を介して前記抵
抗体に接続する手段と、を備えることを特徴としてい
る。

【０００７】この抵抗調整装置によれば、半導体プロセ
スによって得られた拡散層のシート抵抗値の高低に応じ
て、不揮発性メモリトランジスタ手段を選択的にプログ
ラミングし、そのメモリ状態の変化を利用して抵抗値の
調整を行っている。

【０００８】例えば、所定のバイアスの下で、第１のメ
モリ状態において不揮発性メモリトランジスタ手段はオ
ン状態であり、第２のメモリ状態において不揮発性メモ
リトランジスタ手段はオフ状態である。そうすると、プ
ログラミングされた不揮発性メモリトランジスタ手段の
みがオン状態となる。

【０００９】すべての不揮発性メモリトランジスタ手段
は、上記コンタクト領域を介して抵抗体に接続されるの
で、オン状態となった不揮発性メモリトランジスタ手段
を介して、抵抗体の対応する部分を抵抗として利用する
ことができる。

【００１０】また、本発明のＲＣ発振回路は、上記の抵
抗調整装置を抵抗として用いることを特徴としている。
これにより、拡散層の抵抗値にばらつきが生じても、発
振周波数を高精度に調整することができる。

【００１１】また本発明の抵抗調整装置は、一導電型の
半導体基板上に形成され逆導電型の拡散層から成る抵抗
体と、この抵抗体の長手方向に所定間隔をおいて配置さ
れた複数のコンタクト領域と、フローティングゲートと
制御ゲートを有する複数の不揮発性メモリトランジスタ
手段と、前記複数の不揮発性メモリトランジスタ手段を
選択する選択手段と、前記選択手段によって選択された
不揮発性メモリトランジスタ手段のフローティングゲー
トに電子を注入することにより第１のメモリ状態から第
２のメモリ状態に変化させるプログラミング手段と、前
記不揮発性メモリトランジスタ手段のフローティングゲ
ートから電子が転送されるゲート電極を有し、前記コン
タクト領域を介して前記抵抗体に接続された複数のＭＯ
Ｓトランジスタ手段と、を備えることを特徴としてい
る。

【００１２】この抵抗調整装置は、不揮発性メモリトラ
ンジスタ手段のプログラミングはフローティングゲート
へ電子を注入することにより行われ、このフローティン
グゲートから電子が転送されるゲート電極を有するＭＯ
Ｓトランジスタを設けている。これにより、ＭＯＳトラ
ンジスタは、第１のメモリ状態と第２のメモリ状態とに
応じて異なる導電状態となる。例えば、第１のメモリ状
態においてＭＯＳトランジスタはオン状態であり、第２
のメモリ状態においてＭＯＳトランジスタはオフ状態で
ある。

【００１３】すなわち、このＭＯＳトランジスタは、不
揮発性スイッチとして機能する。そこで、拡散層のシー
ト抵抗の高低に応じて、選択的に不揮発性メモリトラン
ジスタ手段をプログラミングする。そして、このＭＯＳ
トランジスタのオン・オフ状態を変化させることによ
り、抵抗体の抵抗値を調整している。

【００１４】

【発明の実施の形態】次に、本発明の実施形態を図１乃
至図４を参照しながら説明する。

【００１５】図１は、第１の実施形態に係る抵抗調整装
置を示す図である。ｎ型のシリコン基板１上に、ｐ型拡
散層から成る抵抗体２が形成されている。この抵抗体２
の長手方向に所定間隔をおいて、コンタクト領域３ａ，
３ｂ，３ｃ，３ｄが配置されている。ここで、コンタク
ト領域３ａと３ｂの間の抵抗値はｒ１、コンタクト領域
３ｂと３ｃの間の抵抗値はｒ２、コンタクト領域３ｃと
３ｄの間の抵抗値はｒ３である。

【００１６】そして、不揮発性メモリトランジスタＭＴ
１，ＭＴ２，ＭＴ３と、これらを選択するためのｎチャ
ネル型ＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ３（選
択ＭＯＳトランジスタ）がコンタクト領域３ｂ，３ｃ，
３ｄに対応して設けられている。ＭＯＳトランジスタＭ
Ｓ１，ＭＳ２，ＭＳ３のソースは、夫々コンタクト領域
３ｂ，３ｃ，３ｄを介して抵抗体２に接続されている。
この接続は、Ａｌ配線によって行うことができる。

【００１７】また、ｎチャネル型ＭＯＳトランジスタＭ
Ｓ１，ＭＳ２，ＭＳ３のソースはビット線ＢＬに接続さ
れている。ＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ３
のゲートは、夫々ワード線ＷＬ１，ＷＬ２，ＷＬ３に接
続されている。さらに、不揮発性メモリトランジスタＭ
Ｔ１，ＭＴ２，ＭＴ３のコントロールゲートは、ワード
線ＷＬ４に共通接続されている。不揮発性メモリトラン
ジスタＭＴ１，ＭＴ２，ＭＴ３のドレインは相互に共通
接続されている。

【００１８】制御回路４は、これらのビット線ＢＬ、ワ
ード線ＷＬ１〜ＷＬ４に印加する電圧を制御している。
抵抗体２の両端のコンタクト領域３ａ，３ｄからは、Ａ
ｌ配線によってＡｌ電極５，６が取り出されている。

【００１９】ここで、上記の不揮発性メモリトランジス
タとしては、電気的にプログラミング及び消去可能な不
揮発性メモリ（ＥＥＰＲＯＭ）を用いるのが適当であ
る。本実施形態では、スプリットゲート型ＥＥＰＲＯＭ
を用いている。

【００２０】この種の不揮発性メモリトランジスタの構
造及び動作を図２を参照して簡単に説明する。Ｐ型半導
体基板１０１上に所定間隔を隔ててドレイン領域１０２
及びソース領域１０３が形成され、その間にチャネル領
域１０４が形成されている。このチャネル領域１０４の
一部からソース領域１０３の一部に至る領域上には、ゲ
ート絶縁膜１０５を介して、フローティングゲート１０
６が形成されている。そして、このフローティングゲー
ト１０６上には、選択酸化法によって形成された厚い酸
化膜１０７（以下、ミニロコスという）が設けられてい
る。

【００２１】そして、フローティングゲート１０６の側
面及びミニロコス１０７上の一部を被覆するトンネル酸
化膜１０８が形成されている。さらにトンネル酸化膜１
０８上とチャネル領域１０４の一部上からドレイン領域
１０２の一部上にコントロールゲート１０９が形成され
ている。

【００２２】この不揮発性メモリトランジスタの動作は
以下の通りである。まず、プログラミングするには、コ
ントロールゲート１０９とソース領域１０３に所定の電
圧（例えば、コントロールゲート１０９に２Ｖ、ソース
領域１０３に１２Ｖ）を印加し、チャネル領域１０４に
電流を流すことにより、フローティングゲート１０６に
チャネルホットエレクトロン（ＣＨＥ）を注入して蓄積
させる。これにより、不揮発性メモリトランジスタは高
しきい値状態（第２のメモリ状態）となる。

【００２３】一方、消去するときは、ドレイン領域１０
２及びソース領域１０３を接地し、コントロールゲート
１０９に所定の電圧（例えば、１５Ｖ）を印加すること
により、フローティングゲート１０６に蓄積された電子
をファウラー・ノルドハイムトンネル電流（Fowler-Nor
dheim tunneling current、以下ＦＮ電流という。）と
して、コントロールゲート１０９へ引き抜く。これによ
り、不揮発性メモリトランジスタは低しきい値状態（第
１のメモリ状態）となる。

【００２４】このとき、フローティングゲート１０６の
上縁には、尖鋭部１０６ａが設けられているため、この
部分に電界集中が起こり、より低い電圧でＦＮトンネル
電流を流し、効率的に消去動作を行っている。

【００２５】この抵抗調整装置は、半導体プロセスによ
って得られた拡散層のシート抵抗値の高低に応じて、不
揮発性メモリトランジスタＭＴ１〜ＭＴ３を選択的にプ
ログラミングし、そのメモリ状態の変化を利用して、以
下の様に抵抗値の調整を行っている。

【００２６】まず、制御回路４によって、ワード線ＷＬ
１，ＷＬ２，ＷＬ３にＨレベル（５Ｖ）を印加する。ま
た、ワード線ＷＬ４にＨＶレベル（１５Ｖ）を印加す
る。さらに、ビット線ＢＬ及び電極５，６を接地する
（０Ｖ）。これにより、不揮発性メモリトランジスタＭ
Ｔ１，ＭＴ２，ＭＴ３は消去され、低しきい値状態（第
１のメモリ状態）となる。

【００２７】次に、半導体プロセスによって得られた拡
散層のシート抵抗値の高低に応じて、不揮発性メモリト
ランジスタＭＴ１〜ＭＴ３を選択的にプログラミングす
る。例えば、シート抵抗が高い方にばらついている場合
には、不揮発性メモリトランジスタＭＴ２，ＭＴ３をプ
ログラミングする。

【００２８】この場合、制御回路４によって、ワード線
ＷＬ２，ＷＬ３をＨレベルにし、ワード線ＷＬ１をＬレ
ベル（０Ｖ）にする。ワード線ＷＬ４には２Ｖ、ビット
線ＢＬには１２Ｖの電圧を印加する。これにより、不揮
発性メモリトランジスタＭＴ２，ＭＴ３が選択的にプロ
グラミングされ、高しきい値状態（第２の状態）にな
る。

【００２９】次に、制御回路４によって、ワード線ＷＬ
１，ＷＬ２、ＷＬ３をＨレベルにし、ワード線ＷＬ４を
２Ｖにする。ビット線ＢＬはフローティング状態とす
る。

【００３０】すると、プログラミングされた不揮発性メ
モリトランジスタＭＴ２，ＭＴ３はオフ状態となり、不
揮発性メモリトランジスタＭＴ１のみがオン状態となっ
て、抵抗値ｒ１＋ｒが得られる。ここで、ｒは不揮発性
メモリトランジスタＭＴ１及びＭＯＳトランジスタＭＳ
１のオン抵抗である。

【００３１】シート抵抗が低い方にばらついている場合
には、同様にして、不揮発性メモリトランジスタＭＴ
１，ＭＴ２をプログラミングし、不揮発性メモリトラン
ジスタＭＴ３のみをオン状態にする。

【００３２】図３は、上記の抵抗調整装置を用いたＲＣ
発振回路を示す図である。破線で囲んだ部分が上記の抵
抗調整回路である。その他の部分は、従来例のＲＣ発振
回路と同様である。発振周波数の調整は以下の様に行
う。

【００３３】まず、発振停止信号＊ＳＴＰをＬレベル
（０Ｖ）にする。すると、インバータ９の出力はＬレベ
ルとなり、不揮発性メモリトランジスタのドレインに０
Ｖが印加される。この状態で、不揮発性メモリトランジ
スタＭＴ１，ＭＴ２，ＭＴ３の消去（第１のメモリ状
態）を行う。次に、所望の不揮発性メモリトランジスタ
を選択的にプログラミングする（例えば、ＭＴ２及びＭ
Ｔ３）。

【００３４】次に、制御回路４によって、ワード線ＷＬ
１，ＷＬ２、ＷＬ３をＨレベルにし、ワード線ＷＬ４を
２Ｖにする。ビット線ＢＬはフローティング状態とす
る。これにより、ＭＴ１のみがオン状態となる。そし
て、この状態で、発振停止信号＊ＳＴＰをＨレベルにす
ると、発振ループが形成され、発振が開始する。このよ
うにして、抵抗調整回路によって抵抗値が調整されるの
で、ＲＣ発振回路の発振周波数を調整することができ
る。

【００３５】図４は、第２の実施形態に係る抵抗調整装
置及びＲＣ発振回路を示す図である。抵抗調整装置にお
いて、第１の実施形態と異なる点を説明する。まず、不
揮発性メモリトランジスタＭＴ１のフローティングゲー
トから電子が転送されるゲート電極を有するＭＯＳトラ
ンジスタＭＷ１が設けられている。つまり、不揮発性メ
モリトランジスタＭＴ１のフローティングゲートとＭＯ
ＳトランジスタＭＷ１とのゲートは接続されている。そ
して、ＭＯＳトランジスタＭＷ１のソースは、コンタク
ト領域３ｂを介して抵抗体２に接続されている。同様の
構成のＭＯＳトランジスタＭＷ２、ＭＷ３が設けられて
いる。

【００３６】また、不揮発性メモリトランジスタＭＴ
１，ＭＴ２，ＭＴ３のドレインは接地されている。選択
ＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ３は、コンタ
クト領域には直接接続されていない。なお、不揮発性メ
モリトランジスタＭＴ１，ＭＴ２，ＭＴ３は、第１の実
施形態と同様に、スプリットゲート型ＥＥＰＲＯＭを用
いている。

【００３７】次に、この抵抗調整装置の調整動作を説明
する。まず、制御回路４によって、ワード線ＷＬ１，Ｗ
Ｌ２，ＷＬ３にＨレベル（５Ｖ）を印加する。また、ワ
ード線ＷＬ４にＨＶレベル（１５Ｖ）を印加する。さら
に、ビット線ＢＬを接地する（０Ｖ）。これにより、不
揮発性メモリトランジスタＭＴ１，ＭＴ２，ＭＴ３は消
去され、低しきい値状態（第１のメモリ状態）となる。

【００３８】不揮発性メモリトランジスタＭＴ１，ＭＴ
２，ＭＴ３のフローティングゲートとＭＯＳトランジス
タＭＷ１，ＭＷ２，ＭＷ３のゲートはそれぞれ接続され
ているので、ＭＯＳトランジスタＭＷ１，ＭＷ２，ＭＷ
３のゲートからも電子が引き抜かれる。コントロールゲ
ートとの容量結合によって、これらのゲートは、ある程
度高い電圧になるため、ＭＯＳトランジスタＭＷ１，Ｍ
Ｗ２，ＭＷ３はオン状態となる。

【００３９】次に、半導体プロセスによって得られた拡
散層のシート抵抗値の高低に応じて、不揮発性メモリト
ランジスタＭＴ１〜ＭＴ３を選択的にプログラミングす
る。例えば、シート抵抗が高い方にばらついている場合
には、不揮発性メモリトランジスタＭＴ２，ＭＴ３をプ
ログラミングする。

【００４０】この場合、制御回路４によって、ワード線
ＷＬ２，ＷＬ３をＨレベルにし、ワード線ＷＬ１をＬレ
ベル（０Ｖ）にする。ワード線ＷＬ４には２Ｖ、ビット
線ＢＬには１２Ｖの電圧を印加する。これにより、不揮
発性メモリトランジスタＭＴ２，ＭＴ３が選択的にプロ
グラミングされ、高しきい値状態（第２の状態）にな
る。このプログラミング時に、不揮発性メモリトランジ
スタＭＴ２，ＭＴ３のフローティングゲートからＭＯＳ
トランジスタＭＷ２，ＭＷ３に電子が転送される。これ
により、ＭＯＳトランジスタＭＷ２，ＭＷ３はオフ状態
となる。

【００４１】すなわち、このＭＯＳトランジスタＭＷ
１，ＭＷ２，ＭＷ３は、不揮発性スイッチとして機能す
る。選択トランジスタと不揮発性メモリランジスタは、
これらの不揮発性スイッチを選択的にオン・オフさせる
働きをしている。

【００４２】シート抵抗が低い方にばらついている場合
には、同様にして、不揮発性メモリトランジスタＭＴ
１，ＭＴ２をプログラミングし、ＭＯＳトランジスタＭ
Ｗ３のみをオン状態にする。

【００４３】このように、第２の実施形態によれば、コ
ンタクト領域３ｂ，３ｃ，３ｄを解して抵抗体２に接続
されるのは、１個のＭＯＳトランジスタＭＷ１，ＭＷ
２，ＭＷ３であるため、第１の実施形態に比べて、トラ
ンジスタ部分を低抵抗化でき、抵抗値の調整精度を向上
できる。また、プログラミングによって、ＭＯＳトラン
ジスタＭＷ１，ＭＷ２，ＭＷ３は、不揮発性スイッチと
して機能するようになるため、その後の制御回路４によ
るバイアス設定が不要である。

【００４４】第２の実施形態に係るＲＣ発振回路は、上
記の抵抗調整装置を抵抗として用いている。その発振周
波数の調整は、以下のように行う。まず、発振停止信号
＊ＳＴＰをＬレベルにする。これにより、ＭＯＳトラン
ジスタＭＷ１，ＭＷ２，ＭＷ３のソース・ドレインは接
地される。

【００４５】そして、この状態で、不揮発性メモリトラ
ンジスタＭＴ１，ＭＴ２，ＭＴ３の消去（第１のメモリ
状態）を行う。次に、所望の不揮発性メモリトランジス
タを選択的にプログラミングする（例えば、ＭＴ２及び
ＭＴ３）。これにより、ＭＯＳトランジスタＭＷ１，Ｍ
Ｗ２，ＭＷ３を選択的にオン・オフさせる。そして、こ
の状態で、発振停止信号＊ＳＴＰをＨレベルにすると、
発振ループが形成され、発振が開始する。このようにし
て、抵抗調整回路によって抵抗値が調整されるので、Ｒ
Ｃ発振回路の発振周波数を調整することができる。

【００４６】

【発明の効果】以上説明したように、本発明の抵抗調整
装置によれば、半導体プロセスによって得られた拡散層
のシート抵抗値の高低に応じて、不揮発性メモリトラン
ジスタ手段を選択的にプログラミングし、そのメモリ状
態の変化を利用することにより、半導体プロセスの終了
後に抵抗値の調整を電気的に行うことができる。

【００４７】また、この抵抗調整装置をＲＣ発振回路に
用いることにより、半導体プロセスによってＬＳＩが完
成した後に、その発振周波数の調整を電気的に行うこと
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る抵抗調整装置を
示す図である。

【図２】スプリット型のＥＥＰＲＯＭを示す断面図であ
る。

【図３】本発明の第１の実施形態に係るＲＣ発振回路を
示す図である。

【図４】本発明の第２の実施形態に係る抵抗調整装置及
びＲＣ発振回路を示す図である。

【図５】従来例に係るＲＣ発振回路を示す図である。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 3/03 Ｆターム(参考） 5B025 AA03 AB01 AC01 AD04 AD08 AD15 AE08 5F001 AA09 AA21 AA22 AA25 AA33 AA63 AB03 AD15 AE02 AE08 AH02 5F083 EP03 EP24 EP53 EP54 EP57 ER02 ER09 ER17 ZA12 5J043 AA14 AA22 EE01 LL04

Claims (4)

【特許請求の範囲】
1. 【請求項１】一導電型の半導体基板上に形成され逆導電
   型の拡散層から成る抵抗体と、 この抵抗体の長手方向に所定間隔をおいて配置された複
   数のコンタクト領域と、 複数の不揮発性メモリトランジスタ手段と、 前記複数の不揮発性メモリトランジスタ手段を選択する
   選択手段と、 前記選択手段によって選択された不揮発性メモリトラン
   ジスタ手段を第１のメモリ状態から第２のメモリ状態に
   変化させるプログラミング手段と、 前記複数の不揮発性メモリトランジスタ手段を前記コン
   タクト領域を介して前記抵抗体に接続する手段と、を備
   えることを特徴とする抵抗調整装置。
2. 【請求項２】請求項１に記載の抵抗調整装置を抵抗とし
   て用いることを特徴とするＲＣ発振回路。
3. 【請求項３】一導電型の半導体基板上に形成され逆導電
   型の拡散層から成る抵抗体と、 この抵抗体の長手方向に所定間隔をおいて配置された複
   数のコンタクト領域と、 フローティングゲートと制御ゲートを有する複数の不揮
   発性メモリトランジスタ手段と、 前記複数の不揮発性メモリトランジスタ手段を選択する
   選択手段と、 前記選択手段によって選択された不揮発性メモリトラン
   ジスタ手段のフローティングゲートに電子を注入するこ
   とにより第１のメモリ状態から第２のメモリ状態に変化
   させるプログラミング手段と、 前記不揮発性メモリトランジスタ手段のフローティング
   ゲートから電子が転送されるゲート電極を有し、前記コ
   ンタクト領域を介して前記抵抗体に接続された複数のＭ
   ＯＳトランジスタ手段と、 を備えることを特徴とする抵抗調整装置。
4. 【請求項４】請求項３に記載の抵抗調整装置を抵抗とし
   て用いることを特徴とするＲＣ発振回路。