JP2000208361A - Multilayer capacitor - Google Patents
Multilayer capacitorInfo
- Publication number
- JP2000208361A JP2000208361A JP11007315A JP731599A JP2000208361A JP 2000208361 A JP2000208361 A JP 2000208361A JP 11007315 A JP11007315 A JP 11007315A JP 731599 A JP731599 A JP 731599A JP 2000208361 A JP2000208361 A JP 2000208361A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- extraction
- external terminal
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 80
- 238000000605 extraction Methods 0.000 claims abstract description 106
- 230000000694 effects Effects 0.000 description 7
- 230000004907 flux Effects 0.000 description 5
- 238000009774 resonance method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、積層コンデンサ
に関するもので、特に、高周波回路において有利に適用
され得る積層コンデンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer capacitor, and more particularly to a multilayer capacitor that can be advantageously used in a high-frequency circuit.
【０００２】[0002]
【従来の技術】この発明にとって興味ある従来の積層コ
ンデンサとして、たとえば特開平２−２５６２１６号公
報に記載されたものがある。ここでは、図４に示すよう
な積層コンデンサ１が開示されている。図４（１）は、
積層コンデンサ１の内部構造を第１の断面をもって示す
平面図であり、図４（２）は、積層コンデンサ１の内部
構造を第１の断面とは異なる第２の断面をもって示す平
面図である。2. Description of the Related Art A conventional multilayer capacitor of interest to the present invention is disclosed in, for example, Japanese Patent Application Laid-Open No. 2-256216. Here, a multilayer capacitor 1 as shown in FIG. 4 is disclosed. FIG. 4 (1)
FIG. 4B is a plan view showing the internal structure of the multilayer capacitor 1 with a first cross section, and FIG. 4B is a plan view showing the internal structure of the multilayer capacitor 1 with a second cross section different from the first cross section.
【０００３】積層コンデンサ１は、各々四辺形をなすか
つ相対向する２つの主面ならびにこれら主面間を連結す
る４つの側面２、３、４および５を有する、コンデンサ
本体６を備えている。コンデンサ本体６は、主面の延び
る方向に延びる、たとえばセラミック誘電体からなる複
数の誘電体層７、ならびにコンデンサユニットを形成す
るように特定の誘電体層７を介して互いに対向するかつ
各々四辺形をなす、少なくとも１対の第１および第２の
内部電極８および９を備えている。ここで、コンデンサ
ユニットとは、内部電極８および９の対によって静電容
量が形成される最小単位を言う。The multilayer capacitor 1 is provided with a capacitor body 6 having two opposing main surfaces each forming a quadrilateral and four side surfaces 2, 3, 4 and 5 connecting these main surfaces. Capacitor body 6 has a plurality of dielectric layers 7 extending in the direction in which the main surface extends, each facing each other via a specific dielectric layer 7 to form a capacitor unit, and each having a quadrilateral shape. And at least one pair of first and second internal electrodes 8 and 9. Here, the capacitor unit is a minimum unit in which a capacitance is formed by the pair of the internal electrodes 8 and 9.
【０００４】第１の内部電極８が図４（１）に示されて
いるように、図４（１）は、第１の内部電極８が通る断
面を示している。また、第２の内部電極９が図４（２）
に示されているように、図４（２）は、第２の内部電極
９が通る断面を示している。FIG. 4A shows a cross section through which the first internal electrode 8 passes, as shown in FIG. 4A. Further, the second internal electrode 9 is formed as shown in FIG.
4 (2) shows a cross section through which the second internal electrode 9 passes.
【０００５】この積層コンデンサ１は、高周波域での使
用に適するように、等価直列インダクタンス（ＥＳＬ）
の低減化が図られている。The multilayer capacitor 1 has an equivalent series inductance (ESL) suitable for use in a high frequency range.
Is reduced.
【０００６】そのため、第１の内部電極８は、相対向す
る２つの側面２および４の各々上にまでそれぞれ引き出
される４つの第１の引出電極１０、１１、１２および１
３を形成している。より詳細には、引出電極１０および
１１は、側面２上にまで引き出され、また、引出電極１
２および１３は、側面４上にまで引き出されている。Therefore, the first internal electrode 8 is composed of four first extraction electrodes 10, 11, 12 and 1 which are respectively extended to the two opposing side surfaces 2 and 4.
3 is formed. More specifically, the extraction electrodes 10 and 11 are extended up to the side surface 2 and the extraction electrodes 1 and 11
2 and 13 have been extended to the side 4.
【０００７】また、上述の第１の引出電極１０〜１３が
引き出された側面２および４の各々上には、これら第１
の引出電極１０〜１３に電気的に接続される第１の外部
端子電極１４、１５、１６および１７がそれぞれ設けら
れている。すなわち、外部端子電極１４および１５は、
側面２上において引出電極１０および１１にそれぞれ接
続され、外部端子電極１６および１７は、側面４上にお
いて引出電極１２および１３にそれぞれ接続されてい
る。[0007] Each of the side surfaces 2 and 4 from which the above-mentioned first extraction electrodes 10 to 13 are extracted is provided with these first electrodes.
The first external terminal electrodes 14, 15, 16 and 17 electrically connected to the extraction electrodes 10 to 13 are provided respectively. That is, the external terminal electrodes 14 and 15
The external terminal electrodes 16 and 17 are connected to the extraction electrodes 12 and 13 on the side surface 4, respectively.
【０００８】他方、第２の内部電極９は、相対向する２
つの側面２および４の各々上にまでそれぞれ引き出され
る４つの第２の引出電極１８、１９、２０および２１を
形成している。より詳細には、引出電極１８および１９
は、側面２上であって上述した第１の引出電極１０およ
び１１が引き出された位置とは異なる位置にまで引き出
され、また、引出電極２０および２１は、側面４上であ
って上述した第１の引出電極１２および１３が引き出さ
れた位置とは異なる位置にまで引き出されている。On the other hand, the second internal electrode 9 is
Four second extraction electrodes 18, 19, 20 and 21 are formed, which are respectively extended up to the respective side surfaces 2 and 4. More specifically, extraction electrodes 18 and 19
Is extracted to a position different from the position where the first extraction electrodes 10 and 11 are extracted on the side surface 2, and the extraction electrodes 20 and 21 are extracted on the side surface 4 and The one extraction electrodes 12 and 13 are drawn out to a position different from the position where they are drawn out.
【０００９】また、上述の第２の引出電極１８〜２１が
引き出された側面２および４の各々上には、これら第２
の引出電極１８〜２１に電気的に接続される第２の外部
端子電極２２、２３、２４および２５がそれぞれ設けら
れている。すなわち、外部端子電極２２および２３は、
前述した第１の外部端子電極１４および１５が設けられ
た位置とは異なる位置において側面２上で引出電極１８
および１９にそれぞれ接続され、外部端子電極２４およ
び２５は、前述した第１の外部端子電極１６および１７
が設けられた位置とは異なる位置において側面４上で引
出電極２０および２１にそれぞれ接続されている。On each of the side surfaces 2 and 4 from which the second extraction electrodes 18 to 21 are extracted, these second extraction electrodes 18 to 21 are placed.
Second external terminal electrodes 22, 23, 24, and 25 that are electrically connected to the extraction electrodes 18 to 21, respectively. That is, the external terminal electrodes 22 and 23 are
The extraction electrode 18 on the side surface 2 at a position different from the position where the first external terminal electrodes 14 and 15 are provided as described above.
And 19, respectively, and the external terminal electrodes 24 and 25 are connected to the first external terminal electrodes 16 and 17 described above.
Are connected to the extraction electrodes 20 and 21 on the side surface 4 at positions different from the positions where are provided.
【００１０】このようにして、２つの側面２および４上
にあっては、複数の第１の外部端子電極１４〜１７と複
数の第２の外部端子電極２２〜２５とが交互に並んで配
置されている。Thus, on the two side surfaces 2 and 4, the plurality of first external terminal electrodes 14 to 17 and the plurality of second external terminal electrodes 22 to 25 are alternately arranged. Have been.
【００１１】図４（１）には、この積層コンデンサ１に
おいて流れる電流の典型的な経路および方向が矢印をも
って図解的に示されている。FIG. 4A schematically shows typical paths and directions of current flowing in the multilayer capacitor 1 with arrows.
【００１２】図４（１）において、電流は、図示した状
態あるいは時点では、第１の外部端子電極１４〜１７の
各々から第２の外部端子電極２２〜２５の各々に向かっ
て流れているものとする。なお、当然のことながら、交
流の場合には、逆に流れる時点もある。In FIG. 4A, a current is flowing from each of the first external terminal electrodes 14 to 17 to each of the second external terminal electrodes 22 to 25 in the illustrated state or time point. And Of course, in the case of an alternating current, there are times when the current flows in reverse.
【００１３】このように電流が流れたときには、電流の
方向によってその方向が決まる磁束が誘起され、そのた
め自己インダクタンス成分が生じる。When the current flows as described above, a magnetic flux whose direction is determined by the direction of the current is induced, and thus a self-inductance component is generated.
【００１４】図４（１）を参照して、内部電極８および
９の中央部ならびに比較的中央側に位置する引出電極１
１、１３、１８および２０の各近傍では、電流は、略１
８０度の広がりをもって異なる複数の方向へ流れるの
で、磁束は相殺され、低ＥＳＬ化に寄与している。Referring to FIG. 4A, the extraction electrode 1 located at the center of the internal electrodes 8 and 9 and at the relatively center side.
In the vicinity of 1, 13, 18 and 20, the current is approximately 1
Since the magnetic flux flows in a plurality of different directions with a spread of 80 degrees, the magnetic flux is canceled out, thereby contributing to a low ESL.
【００１５】[0015]
【発明が解決しようとする課題】上述したように、図４
に示した構成は、低ＥＳＬ化を図るのに有効である。As described above, FIG.
Is effective in achieving a low ESL.
【００１６】しかしながら、低ＥＳＬ化に対する要望は
さらに高まりつつあり、積層コンデンサの製造業者にと
っては、さらなる低ＥＳＬ化を図り得る対策を見出すこ
とが急務となっている。However, the demand for lowering the ESL is increasing, and it is urgent for manufacturers of multilayer capacitors to find a measure that can further reduce the ESL.
【００１７】なお、より低ＥＳＬ化を図ろうとするため
の手段として、引出電極および外部端子電極の数をさら
に増やすことも考えられるが、積層コンデンサの寸法的
な制約の中で外部端子電極の数を増やすことが困難また
は不可能な場合もあるため、この対策は常に採用できる
ものではない。また、積層コンデンサの実装上の問題と
して、外部端子電極の数をさらに増やした場合、このよ
うな外部端子電極の接続のための多数のランドを配線基
板上に形成できないこともあり得る。As a means for lowering the ESL, it is conceivable to further increase the number of extraction electrodes and external terminal electrodes. However, the number of external terminal electrodes is limited due to the dimensional restrictions of the multilayer capacitor. This measure is not always feasible, as it may be difficult or impossible to increase the number. Also, as a problem in mounting the multilayer capacitor, when the number of external terminal electrodes is further increased, a large number of lands for connecting such external terminal electrodes may not be formed on the wiring board.
【００１８】そこで、この発明の目的は、実装上の問題
に遭遇することなく、低ＥＳＬ化をより効果的に図り得
るように改良された積層コンデンサを提供しようとする
ことである。SUMMARY OF THE INVENTION It is an object of the present invention to provide an improved multilayer capacitor capable of more effectively reducing the ESL without encountering mounting problems.
【００１９】[0019]
【課題を解決するための手段】この発明に係る積層コン
デンサは、各々四辺形をなすかつ相対向する２つの主
面、およびこれら主面間を連結する４つの側面を有す
る、コンデンサ本体を備えるとともに、コンデンサ本体
の少なくとも１つの側面上に並んで形成される、少なく
とも３つの外部端子電極を少なくとも備えている。SUMMARY OF THE INVENTION A multilayer capacitor according to the present invention includes a capacitor body having two main surfaces each forming a quadrilateral and facing each other, and four side surfaces connecting the main surfaces. , At least three external terminal electrodes formed side by side on at least one side surface of the capacitor body.
【００２０】上述のコンデンサ本体は、その主面の延び
る方向に延びる複数の誘電体層と、コンデンサユニット
を形成するように特定の誘電体層を介して互いに対向す
る少なくとも１対の第１および第２の内部電極を備えて
いる。The above-mentioned capacitor body has a plurality of dielectric layers extending in the direction in which the main surface extends, and at least one pair of first and second dielectric layers opposed to each other via a specific dielectric layer so as to form a capacitor unit. 2 internal electrodes.
【００２１】また、第１の内部電極は、外部端子電極の
いずれかに電気的に接続される第１の引出電極を形成し
ており、かつ、第２の内部電極は、外部端子電極の残り
のものに電気的に接続される第２の引出電極を形成して
おり、第１の引出電極に接続される外部端子電極と第２
の引出電極に接続される外部端子電極とは、側面上で交
互に配置されている。Further, the first internal electrode forms a first extraction electrode electrically connected to any of the external terminal electrodes, and the second internal electrode forms the remaining of the external terminal electrode. A second extraction electrode electrically connected to the first extraction electrode, and an external terminal electrode connected to the first extraction electrode and a second extraction electrode.
The external terminal electrodes connected to the extraction electrodes are alternately arranged on the side surface.
【００２２】このような積層コンデンサにおいて、この
発明は、上述した技術的課題を解決するため、コンデン
サ本体の側面上で両端に位置する端の外部端子電極に接
続される端の引出電極を除く中央の少なくとも１つの引
出電極の幅方向寸法は、端の引出電極の幅方向寸法より
大きくされていることを特徴としている。In order to solve the above-mentioned technical problem, the present invention is directed to a center of the multilayer capacitor except for a lead electrode at an end connected to external terminal electrodes at ends located at both ends on a side surface of the capacitor body. Is characterized in that the width dimension of at least one extraction electrode is larger than the width dimension of the end extraction electrode.
【００２３】この発明において、好ましくは、中央の引
出電極の幅方向寸法は、端の引出電極の幅方向寸法の３
／２倍ないし９倍に選ばれ、より好ましくは、端の引出
電極の幅方向寸法の７／３倍ないし４倍に選ばれる。In the present invention, preferably, the widthwise dimension of the central extraction electrode is 3 times the widthwise dimension of the end extraction electrode.
/ 2 times to 9 times, and more preferably 7/3 times to 4 times the widthwise dimension of the end extraction electrode.
【００２４】また、この発明において、好ましくは、端
の引出電極の幅方向寸法は、０．１ｍｍ以上に選ばれ
る。In the present invention, preferably, the width direction dimension of the end extraction electrode is selected to be 0.1 mm or more.
【００２５】また、この発明において、中央の引出電極
のすべての幅方向寸法が、端の引出電極の幅方向寸法よ
り大きくされていることが好ましい。In the present invention, it is preferable that all width dimensions of the central extraction electrode are larger than those of the end extraction electrodes.
【００２６】[0026]
【発明の実施の形態】図１および図２は、この発明の一
実施形態による積層コンデンサ３１を示している。ここ
で、図１（１）は、積層コンデンサ３１の内部構造を第
１の断面をもって示す平面図であり、図１（２）は、積
層コンデンサ３１の内部構造を第１の断面とは異なる第
２の断面をもって示す平面図であり、図２は、積層コン
デンサ３１の外観を示す斜視図である。1 and 2 show a multilayer capacitor 31 according to an embodiment of the present invention. Here, FIG. 1A is a plan view showing the internal structure of the multilayer capacitor 31 with a first cross section, and FIG. 1B is a plan view showing the internal structure of the multilayer capacitor 31 with a first cross section different from the first cross section. 2 is a plan view showing a cross section of FIG. 2, and FIG. 2 is a perspective view showing an appearance of the multilayer capacitor 31.
【００２７】積層コンデンサ３１は、相対向する２つの
主面３２および３３、ならびにこれら主面３２および３
３間を連結する４つの側面３４、３５、３６および３７
を有する、コンデンサ本体３８を備えている。コンデン
サ本体３８は、主面３２および３３の延びる方向に延び
る、たとえばセラミック誘電体からなる複数の誘電体層
３９、ならびにコンデンサユニットを形成するように特
定の誘電体層３９を介して互いに対向するかつ各々四辺
形をなす、少なくとも１対の第１および第２の内部電極
４０および４１を備えている。The multilayer capacitor 31 has two opposing main surfaces 32 and 33, and these main surfaces 32 and 3
Four sides 34, 35, 36 and 37 connecting the three
And a capacitor body 38 having Capacitor body 38 is opposed to each other via a plurality of dielectric layers 39 extending in the direction in which main surfaces 32 and 33 extend, for example, a ceramic dielectric, and a specific dielectric layer 39 to form a capacitor unit. It has at least one pair of first and second inner electrodes 40 and 41, each forming a quadrilateral.
【００２８】図１（１）は、第１の内部電極４０が通る
断面を示し、また、図１（２）は、第２の内部電極４１
が通る断面を示している。FIG. 1A shows a cross section through which the first internal electrode 40 passes, and FIG. 1B shows the second internal electrode 41.
Shows a cross section through which.
【００２９】コンデンサ本体３８の長手方向に延びる側
面３４上には、たとえば４つの外部端子電極４２、４
３、４４および４５が並んで形成され、側面３４に対向
する側面３６上には、同様に、４つの外部端子電極４
６、４７、４８および４９が並んで形成されている。On the side surface 34 extending in the longitudinal direction of the capacitor body 38, for example, four external terminal electrodes 42, 4
3, 44 and 45 are formed side by side, and four external terminal electrodes 4 are similarly formed on the side surface 36 facing the side surface 34.
6, 47, 48 and 49 are formed side by side.
【００３０】第１の内部電極４０は、図１（１）に示す
ように、外部端子電極４２、４４、４６および４８にそ
れぞれ電気的に接続される第１の引出電極５０、５１、
５２および５３を形成している。As shown in FIG. 1A, the first internal electrodes 40 are connected to first extraction electrodes 50, 51, 51, 51 which are electrically connected to external terminal electrodes 42, 44, 46 and 48, respectively.
52 and 53 are formed.
【００３１】また、第２の内部電極４１は、図１（２）
に示すように、残りの外部端子電極４３、４５、４７お
よび４９にそれぞれ電気的に接続される第２の引出電極
５４、５５、５６および５７を形成している。Further, the second internal electrode 41 is formed as shown in FIG.
As shown in FIG. 7, second extraction electrodes 54, 55, 56, and 57 electrically connected to the remaining external terminal electrodes 43, 45, 47, and 49, respectively, are formed.
【００３２】このようにして、側面３４上において、第
１の引出電極５０および５１に接続される外部端子電極
４２および４４と第２の引出電極５４および５５に接続
される外部端子電極４３および４５とは交互に配置さ
れ、また、側面３６上にあっては、第１の引出電極５２
および５３に接続される外部端子電極４６および４８と
第２の引出電極５６および５７に接続される外部端子電
極４７および４９とは交互に配置されることになる。In this manner, on the side surface 34, the external terminal electrodes 42 and 44 connected to the first extraction electrodes 50 and 51 and the external terminal electrodes 43 and 45 connected to the second extraction electrodes 54 and 55 are provided. Are arranged alternately with the first extraction electrode 52 on the side surface 36.
External terminal electrodes 46 and 48 connected to 53 and 53 and external terminal electrodes 47 and 49 connected to second extraction electrodes 56 and 57 are alternately arranged.
【００３３】このような積層コンデンサ３１において、
この発明の特徴となる構成は次のように実現されてい
る。In such a multilayer capacitor 31,
The feature of the present invention is realized as follows.
【００３４】コンデンサ本体３８の側面３４上で両端に
位置する端の外部端子電極４２および４５に接続される
端の引出電極５０および５５を除く中央の引出電極５１
および５４の幅方向寸法Ａは、端の引出電極５０および
５５の幅方向寸法Ｂより大きくされている。また、側面
３６上で両端に位置する端の外部端子電極４６および４
９に接続される端の引出電極５２および５７を除く中央
の引出電極５３および５６の幅方向寸法Ａは、端の引出
電極５２および５７の幅方向寸法Ｂより大きくされてい
る。The central extraction electrode 51 excluding the extraction electrodes 50 and 55 at the ends connected to the external terminal electrodes 42 and 45 at the ends located on both sides on the side surface 34 of the capacitor body 38.
, 54 in the width direction are larger than the width B of the extraction electrodes 50 and 55 at the ends. In addition, the external terminal electrodes 46 and 4 at the ends located at both ends on the side surface 36.
The width direction dimension A of the central extraction electrodes 53 and 56 excluding the end extraction electrodes 52 and 57 connected to 9 is larger than the width dimension B of the end extraction electrodes 52 and 57.
【００３５】図１（１）には、この積層コンデンサ３１
において流れる電流の典型的な経路および方向が矢印を
もって図解的に示されている。FIG. 1A shows this multilayer capacitor 31.
The typical paths and directions of the current flowing in are schematically illustrated with arrows.
【００３６】図１（１）において、電流は、図示した状
態あるいは時点では、第１の内部電極４０に接続される
外部端子電極４２、４４、４６および４８から第２の内
部電極４１に接続される外部端子電極４３、４５、４７
および４９に向かって流れているものとする。In FIG. 1A, a current is connected from the external terminal electrodes 42, 44, 46 and 48 connected to the first internal electrode 40 to the second internal electrode 41 in the illustrated state or time point. External terminal electrodes 43, 45, 47
And 49.
【００３７】図１（１）からわかるように、内部電極４
０および４１の中央部ならびに中央の引出電極５１、５
３、５４および５６の各近傍では、電流は、略１８０度
の広がりをもって異なる複数の方向へ流れるので、磁束
は相殺され、低ＥＳＬ化に寄与している。このことは、
前述の図４に示した積層コンデンサ１の場合と実質的に
同様である。As can be seen from FIG.
0 and 41, and central extraction electrodes 51, 5
In the vicinity of 3, 54, and 56, the current flows in a plurality of different directions with a spread of approximately 180 degrees, so that the magnetic flux is canceled out, thereby contributing to the reduction in ESL. This means
This is substantially the same as the case of the multilayer capacitor 1 shown in FIG.
【００３８】この実施形態に係る積層コンデンサ３１で
は、前述したように、中央の引出電極５１、５３、５４
および５６の各々の幅方向寸法Ａが端の引出電極５０、
５２、５５および５７の各々の幅方向寸法Ｂより大きく
されているので、図１（１）において矢印Ｃで示した電
流の経路が、図４に示したように、中央の引出電極１
１、１３、１８および１９が端の引出電極１０、１２、
１９および２１と等しくされている場合に比べて、より
短くされることができ、このことも、低ＥＳＬ化に対し
て効果を発揮している。In the multilayer capacitor 31 according to this embodiment, as described above, the central extraction electrodes 51, 53, 54
And 56, the width direction dimension A of each of the extraction electrodes 50 at the end,
Since the width of each of the widths 52, 55, and 57 is greater than the width B, the current path indicated by the arrow C in FIG.
1, 13, 18 and 19 are extraction electrodes 10, 12,
The length can be made shorter than that in the case where they are equal to 19 and 21, which is also effective for lowering the ESL.
【００３９】この実施形態では、中央の引出電極５１、
５３、５４および５６のすべての幅方向寸法Ａが、端の
引出電極５０、５２、５５および５７の幅方向寸法Ｂよ
り大きくされているので、中央の引出電極５１および５
４の間ならびに中央の引出電極５３および５６の間で流
れる矢印Ｄで示す電流の経路もより短くすることがで
き、このことも、低ＥＳＬ化に対して効果を発揮するこ
とになる。In this embodiment, the central extraction electrode 51,
Since all the width dimensions A of 53, 54 and 56 are larger than the width dimensions B of the end extraction electrodes 50, 52, 55 and 57, the center extraction electrodes 51 and 5
4 and between the central extraction electrodes 53 and 56, the path of the current indicated by the arrow D can be made shorter, which also has an effect on lowering the ESL.
【００４０】なお、幅方向寸法を広くすることを、上述
のように、端の引出電極５０、５２、５５および５７に
おいてではなく、中央の引出電極５１、５３、５４およ
び５６において行なったのは、次の理由による。すなわ
ち、中央の引出電極５１、５３、５４および５６は、各
々の両側に必ず引出電極を位置させており、したがっ
て、その幅方向寸法を大きくすれば、各々の両側にある
引出電極の双方に対して電流の経路を短くすることが可
能となり、幅方向寸法を大きくしたことがより効果的に
作用するためである。It is to be noted that the width dimension is increased not at the end extraction electrodes 50, 52, 55 and 57 but at the center extraction electrodes 51, 53, 54 and 56 as described above. For the following reasons. In other words, the central extraction electrodes 51, 53, 54 and 56 always have the extraction electrodes positioned on both sides thereof. Therefore, if the width direction dimension is increased, both the extraction electrodes on both sides are required. This makes it possible to shorten the path of the current, and the effect of increasing the dimension in the width direction works more effectively.
【００４１】以上説明した実施形態に関連して、低ＥＳ
Ｌ化の効果を確認するため、幅方向寸法Ａの、幅方向寸
法Ｂに対する比率を種々に変えた試料を作製し、各々の
試料についてＥＳＬを評価した。In connection with the embodiment described above, low ES
In order to confirm the effect of L-formation, samples were prepared in which the ratio of the width direction dimension A to the width direction dimension B was variously changed, and ESL was evaluated for each sample.
【００４２】ここで、試料として、外径平面寸法が３．
２ｍｍ×１．６ｍｍであり、誘電体層を構成する誘電体
の比誘電率が３３００であり、各誘電体層の厚みが０．
１ｍｍであり、合計で６層の内部電極を積層したものを
用意した。また、各試料において、外部端子電極の形成
態様は互いに同一とした。Here, the sample has an outer diameter plane size of 3.
2 mm × 1.6 mm, the relative permittivity of the dielectric constituting the dielectric layer is 3300, and the thickness of each dielectric layer is 0.3 mm.
1 mm, a laminate of six internal electrodes in total was prepared. In each sample, the external terminal electrodes were formed in the same manner.
【００４３】このような試料において、以下の表１に示
すように、中央の引出電極の幅方向寸法Ａおよび端の引
出電極の幅方向寸法Ｂをそれぞれ種々に変更し、その結
果、幅方向寸法ＡとＢとの比率すなわちＡ：Ｂを種々に
変えることを行ない、各試料について、共振周波数およ
び静電容量を測定し、これら共振周波数および静電容量
から、ＥＳＬを共振法によって求めた。共振法とは、試
料となる積層コンデンサについてインピーダンスの周波
数特性を測定し、極小点（コンデンサの静電容量ＣとＥ
ＳＬとの間の直列共振点）の周波数ｆo から、 ＥＳＬ＝１／［（２πｆo ）2 ×Ｃ］ によって、ＥＳＬを求めようとする方法である。In such a sample, as shown in Table 1 below, the width direction dimension A of the center extraction electrode and the width direction dimension B of the end extraction electrode were variously changed. The ratio between A and B, that is, A: B, was variously changed, and the resonance frequency and the capacitance were measured for each sample, and the ESL was determined from the resonance frequency and the capacitance by the resonance method. The resonance method is to measure the frequency characteristics of the impedance of a multilayer capacitor as a sample and to determine the minimum point (capacitance C and E of the capacitor).
In this method, ESL = 1 / [(2πf o ) 2 × C] is obtained from the frequency f o of the series resonance point with the SL.
【００４４】[0044]
【表１】 [Table 1]
【００４５】表１から、中央の引出電極の幅方向寸法Ａ
が大きくなるほど、ＥＳＬが低くなる傾向が一般的に現
れているが、試料２〜５のように、Ａ：Ｂが６：４〜
９：１に選ばれること、すなわち幅方向寸法Ａが幅方向
寸法Ｂの３／２倍ないし９倍に選ばれることが、低ＥＳ
Ｌ化にとって好ましい。また、さらなる低ＥＳＬ化のた
めには、試料３および４のように、Ａ：Ｂが７：３〜
８：２、すなわち幅方向寸法Ａが幅方向寸法Ｂの７／３
倍ないし４倍に選ばれることがより好ましい。From Table 1, the width A of the center extraction electrode in the width direction is shown.
In general, the tendency that the ESL becomes lower as the A becomes larger, but as shown in Samples 2 to 5, A: B becomes 6: 4 to
9: 1, that is, the dimension A in the width direction is selected to be 3/2 to 9 times the dimension B in the width direction.
It is preferable for L-formation. Further, in order to further reduce the ESL, as shown in Samples 3 and 4, A: B was 7: 3 ~.
8: 2, that is, the dimension A in the width direction is 7/3 of the dimension B in the width direction.
More preferably, it is selected to be four to four times.
【００４６】なお、試料６のように、幅方向寸法Ａが
０．９５ｍｍというように大きくされても、幅方向寸法
Ｂが０．０５ｍｍというように小さくされた場合には、
幅方向寸法ＡとＢとが互いに等しい試料１に比べて、Ｅ
ＳＬがむしろ高くなっているので、端の引出電極の幅方
向寸法Ｂは、０．１ｍｍ以上であることが好ましい。When the width dimension A is increased to 0.95 mm and the width dimension B is decreased to 0.05 mm as in the sample 6,
Compared to Sample 1 in which the width dimensions A and B are equal to each other, E
Since SL is rather high, the width B of the end extraction electrode is preferably 0.1 mm or more.
【００４７】図３は、この発明の他の実施形態による積
層コンデンサ６１を示す、図１に相当する図である。FIG. 3 is a view corresponding to FIG. 1 and shows a multilayer capacitor 61 according to another embodiment of the present invention.
【００４８】積層コンデンサ６１は、４つの側面６２、
６３、６４および６５を有するコンデンサ本体６６を備
えている。コンデンサ本体６６は、複数の誘電体層６
７、ならびにコンデンサユニットを形成するように特定
の誘電体層６７を介して互いに対向する少なくとも１対
の第１および第２の内部電極６８および６９を備えてい
る。The multilayer capacitor 61 has four side surfaces 62,
A capacitor body 66 having 63, 64 and 65 is provided. The capacitor body 66 includes a plurality of dielectric layers 6.
7 and at least one pair of first and second inner electrodes 68 and 69 facing each other via a specific dielectric layer 67 so as to form a capacitor unit.
【００４９】コンデンサ本体６６の長手方向に延びる側
面６２上には、３つの外部端子電極７０、７１および７
２が並んで形成され、側面６２に対向する側面６４上に
は、３つの外部端子電極７３、７４および７５が並んで
形成されている。On the side surface 62 extending in the longitudinal direction of the capacitor body 66, three external terminal electrodes 70, 71 and 7
2 are formed side by side, and three external terminal electrodes 73, 74 and 75 are formed side by side on a side surface 64 facing the side surface 62.
【００５０】第１の内部電極６８は、外部端子電極７
１、７３および７５にそれぞれ電気的に接続される第１
の引出電極７６、７７および７８を形成している。第２
の内部電極６９は、残りの外部端子電極７０、７２およ
び７４にそれぞれ電気的に接続される第２の引出電極７
９、８０および８１を形成している。The first internal electrode 68 is connected to the external terminal electrode 7
1, 73 and 75 respectively electrically connected to
Extraction electrodes 76, 77 and 78 are formed. Second
Of the second extraction electrode 7 electrically connected to the remaining external terminal electrodes 70, 72 and 74, respectively.
9, 80 and 81 are formed.
【００５１】このようにして、側面６２上では、第１の
引出電極７６に接続される外部端子電極７１と第２の引
出電極７９および８０に接続される外部端子電極７０お
よび７２とが交互に配置され、側面６４上では、第１の
引出電極７７および７８に接続される外部端子電極７３
および７５と第２の引出電極８１に接続される外部端子
電極７４とが交互に配置されるようになる。Thus, on the side surface 62, the external terminal electrodes 71 connected to the first extraction electrodes 76 and the external terminal electrodes 70 and 72 connected to the second extraction electrodes 79 and 80 alternately. And external terminal electrodes 73 connected to the first extraction electrodes 77 and 78 on the side surface 64.
And 75 and the external terminal electrode 74 connected to the second extraction electrode 81 are alternately arranged.
【００５２】このような実施形態において、前述した実
施形態と同様、中央の引出電極７６および８１の各々の
幅方向寸法Ａは、端の引出電極７７〜８０の各々の幅方
向寸法Ｂより大きくされている。In this embodiment, the width dimension A of each of the center extraction electrodes 76 and 81 is larger than the width dimension B of each of the end extraction electrodes 77 to 80, as in the above-described embodiment. ing.
【００５３】このように、中央の引出電極７６および８
１の幅方向寸法Ａを大きくすることにより、前述した実
施形態の場合と同様の効果が奏される。これに関連し
て、各側面上に並んで形成される外部端子電極の数およ
びそれに接続される引出電極の数は、３以上であれば、
どのような実施形態についても、同様の効果が奏され
る。As described above, the central extraction electrodes 76 and 8
By increasing the dimension A in the width direction, the same effect as in the above-described embodiment can be obtained. In this connection, if the number of external terminal electrodes formed side by side on each side surface and the number of extraction electrodes connected thereto are three or more,
Similar effects are obtained in any embodiment.
【００５４】また、少なくとも３つの外部端子電極が並
んで形成されるのは、コンデンサ本体の単に１つの側面
上だけであってもよく、あるいは、３つまたは４つの側
面上であってもよい。The at least three external terminal electrodes may be formed side by side on only one side of the capacitor body, or on three or four sides.
【００５５】また、端の引出電極の幅方向寸法より大き
くされるのは、中央の引出電極のすべてでなくてもよ
く、中央の引出電極の一部のみであってもよい。これに
関連して、たとえ中央の引出電極のすべての幅方向寸法
が大きくされる場合であっても、各中央の引出電極の幅
方向寸法は必ずしも互いに同じでなくてもよい。Also, the width of the end extraction electrode may be made larger than the width of the center extraction electrode, not necessarily all of the center extraction electrode, but may be only a part of the center extraction electrode. In this connection, even if all the width-direction dimensions of the central extraction electrodes are increased, the width-direction dimensions of each central extraction electrode are not necessarily the same as each other.
【００５６】[0056]
【発明の効果】以上のように、この発明によれば、第１
の内部電極に第１の引出電極を介して接続される外部端
子電極と、第１の内部電極に対向する第２の内部電極に
第２の引出電極を介して接続される外部端子電極とが、
コンデンサ本体の側面上で交互に配置されているので、
磁束の相殺に基づく低ＥＳＬ化を図ることができるばか
りでなく、コンデンサ本体の側面上で両端に位置する端
の外部端子電極に接続される端の引出電極を除く中央の
少なくとも１つの引出電極の幅方向寸法が、端の引出電
極の幅方向寸法より大きくされているので、この幅方向
寸法が大きくされた中央の引出電極とその両側に位置す
る引出電極との間での電流の経路が短くなり、このこと
によっても低ＥＳＬ化を図ることができる。As described above, according to the present invention, the first
And an external terminal electrode connected to the second internal electrode facing the first internal electrode via a second extraction electrode, and an external terminal electrode connected to the internal electrode via a first extraction electrode. ,
Since they are alternately arranged on the side of the capacitor body,
Not only can a low ESL be achieved based on cancellation of magnetic flux, but also at least one central extraction electrode except for an extraction electrode at an end connected to an external terminal electrode at an end located at both ends on the side surface of the capacitor body. Since the width dimension is larger than the width dimension of the end extraction electrode, the current path between the central extraction electrode having the increased width dimension and the extraction electrodes located on both sides thereof is short. In this case, the ESL can be reduced.
【００５７】したがって、積層コンデンサの共振周波数
を高周波化することができる。このことは、コンデンサ
として機能する周波数域が高周波化することを意味し、
そのため、この発明に係る積層コンデンサは、電子回路
の高周波化に十分対応することができ、たとえば、高周
波回路におけるバイパスコンデンサやデカップリングコ
ンデンサとして有利に用いることができる。Therefore, the resonance frequency of the multilayer capacitor can be increased. This means that the frequency range that functions as a capacitor becomes higher,
Therefore, the multilayer capacitor according to the present invention can sufficiently cope with a higher frequency of an electronic circuit, and can be advantageously used, for example, as a bypass capacitor or a decoupling capacitor in a high frequency circuit.
【００５８】また、ＭＰＵ（マイクロプロッセシングユ
ニット）に関連して使用されるデカップリングコンデン
サにあっては、クイックパワーサプライとしての機能
（立ち上がり時の電力が急に必要な時に、コンデンサに
充電された電気量から電力を供給する機能）が要求され
るが、この発明に係る積層コンデンサは、低ＥＳＬ化が
図られているので、このような用途に向けられたとき、
高速動作に十分対応することができる。The decoupling capacitor used in connection with the MPU (microprocessing unit) has a function as a quick power supply (when the power at startup is suddenly needed, the capacitor is charged). (A function of supplying electric power from the amount of electricity) is required. However, the multilayer capacitor according to the present invention is designed to have a low ESL.
It can sufficiently cope with high-speed operation.
【００５９】上述したような低ＥＳＬ化の効果は、この
発明に係る積層コンデンサが次のように構成されたと
き、より向上され、あるいはより確実に達成される。The effect of reducing the ESL as described above is further improved or more reliably achieved when the multilayer capacitor according to the present invention is configured as follows.
【００６０】すなわち、前述のように大きくされた中央
の引出電極の幅方向寸法が、端の引出電極の幅方向寸法
の３／２倍ないし９倍に選ばれ、より好ましくは、７／
３倍ないし４倍に選ばれるとき、また、端の引出電極の
幅方向寸法が、０．１ｍｍ以上に選ばれるとき、また、
中央の引出電極のすべての幅方向寸法が、端の引出電極
の幅方向寸法より大きくされるとき、この発明による低
ＥＳＬ化の効果がより向上され、あるいはより確実に達
成される。That is, the width dimension of the central extraction electrode enlarged as described above is selected to be 3/2 to 9 times the width dimension of the end extraction electrode, and more preferably 7 /.
When it is selected to be three to four times, and when the width direction dimension of the end extraction electrode is selected to be 0.1 mm or more,
When all the width dimensions of the central extraction electrode are made larger than the width dimensions of the end extraction electrodes, the effect of reducing the ESL according to the present invention is further improved or more reliably achieved.
【図１】この発明の一実施形態による積層コンデンサ３
１を示すもので、（１）は積層コンデンサ３１の内部構
造を第１の内部電極４０が通る断面をもって示す平面図
であり、（２）は積層コンデンサ３１の内部構造を第２
の内部電極４１が通る断面をもって示す平面図である。FIG. 1 shows a multilayer capacitor 3 according to an embodiment of the present invention.
FIG. 1A is a plan view showing the internal structure of the multilayer capacitor 31 with a cross section through a first internal electrode 40, and FIG.
3 is a plan view showing a cross section through which the internal electrodes 41 pass.
【図２】図１に示した積層コンデンサ３１の外観を示す
斜視図である。FIG. 2 is a perspective view showing an appearance of the multilayer capacitor 31 shown in FIG.
【図３】この発明の他の実施形態による積層コンデンサ
６１を示すもので、（１）は積層コンデンサ６１の内部
構造を第１の内部電極６８が通る断面をもって示す平面
図であり、（２）は積層コンデンサ６１の内部構造を第
２の内部電極６９が通る断面をもって示す平面図であ
る。FIG. 3 shows a multilayer capacitor 61 according to another embodiment of the present invention, in which (1) is a plan view showing the internal structure of the multilayer capacitor 61 with a cross section through which a first internal electrode 68 passes, and (2). FIG. 3 is a plan view showing the internal structure of the multilayer capacitor 61 with a cross section through which a second internal electrode 69 passes.
【図４】この発明にとって興味ある従来の積層コンデン
サ１を示すもので、（１）は積層コンデンサ１の内部構
造を第１の内部電極８が通る断面をもって示す平面図で
あり、（２）は積層コンデンサ１の内部構造を第２の内
部電極９が通る断面をもって示す平面図である。FIG. 4 shows a conventional multilayer capacitor 1 of interest to the present invention, wherein (1) is a plan view showing the internal structure of the multilayer capacitor 1 with a cross section through a first internal electrode 8, and (2) is a plan view. FIG. 2 is a plan view showing the internal structure of the multilayer capacitor 1 with a cross section through which a second internal electrode 9 passes.
３１，６１ 積層コンデンサ ３２，３３ 主面 ３４〜３７，６２〜６５ 側面 ３８，６６ コンデンサ本体 ３９，６７ 誘電体層 ４０，６８ 第１の内部電極 ４１，６９ 第２の内部電極 ４２〜４９，７０〜７５ 外部端子電極 ５０〜５７，７６〜８１ 引出電極 Ａ 中央の引出電極の幅方向寸法 Ｂ 端の引出電極の幅方向寸法 31, 61 Multilayer capacitor 32, 33 Main surface 34 to 37, 62 to 65 Side surface 38, 66 Capacitor body 39, 67 Dielectric layer 40, 68 First internal electrode 41, 69 Second internal electrode 42 to 49, 70 ７５75 External terminal electrode 50〜57, 76〜81 Lead electrode A Width dimension of the central lead electrode B Width dimension of the lead electrode at the end
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 康行 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 近藤 隆則 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E082 AB03 BB05 BC14 EE16 FG26 GG01 PP09 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Yasuyuki Naito 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Inside Murata Manufacturing Co., Ltd. (72) Takanori Kondo 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Stock Company F-term in Murata Manufacturing (reference) 5E082 AB03 BB05 BC14 EE16 FG26 GG01 PP09
Claims (5)
主面、およびこれら主面間を連結する４つの側面を有す
る、コンデンサ本体と、 前記コンデンサ本体の少なくとも１つの前記側面上に並
んで形成される、少なくとも３つの外部端子電極とを備
え、 前記コンデンサ本体は、前記主面の延びる方向に延びる
複数の誘電体層と、コンデンサユニットを形成するよう
に特定の前記誘電体層を介して互いに対向する少なくと
も１対の第１および第２の内部電極とを備え、 前記第１の内部電極は、前記外部端子電極のいずれかに
電気的に接続される第１の引出電極を形成しており、か
つ、 前記第２の内部電極は、前記外部端子電極の残りのもの
に電気的に接続される第２の引出電極を形成しており、 前記第１の引出電極に接続される前記外部端子電極と第
２の引出電極に接続される前記外部端子電極とは、前記
側面上で交互に配置され、 前記側面上で両端に位置する端の前記外部端子電極に接
続される端の前記引出電極を除く中央の少なくとも１つ
の前記引出電極の幅方向寸法は、前記端の引出電極の幅
方向寸法より大きくされている、積層コンデンサ。1. A capacitor body having two opposing main surfaces, each forming a quadrilateral, and four side surfaces connecting the main surfaces, and a side-by-side arrangement on at least one of the side surfaces of the capacitor body. And at least three external terminal electrodes formed, wherein the capacitor body includes a plurality of dielectric layers extending in a direction in which the main surface extends, and a specific dielectric layer interposed therebetween so as to form a capacitor unit. At least one pair of first and second internal electrodes facing each other, wherein the first internal electrode forms a first extraction electrode electrically connected to any of the external terminal electrodes And the second internal electrode forms a second extraction electrode electrically connected to the rest of the external terminal electrodes, and the external electrode connected to the first extraction electrode Terminal The pole and the external terminal electrode connected to the second extraction electrode are alternately arranged on the side surface, and the extraction electrode at the end connected to the external terminal electrode at the end located at both ends on the side surface The multilayer capacitor, wherein a width-direction dimension of at least one of the extraction electrodes at the center except for the width-direction dimension of the extraction electrode at the end is made larger.
記端の引出電極の幅方向寸法の３／２倍ないし９倍に選
ばれる、請求項１に記載の積層コンデンサ。2. The multilayer capacitor according to claim 1, wherein a width direction dimension of the central extraction electrode is selected to be 3/2 to 9 times a width direction dimension of the end extraction electrode.
記端の引出電極の幅方向寸法の７／３倍ないし４倍に選
ばれる、請求項１に記載の積層コンデンサ。3. The multilayer capacitor according to claim 1, wherein the width dimension of the central extraction electrode is selected to be 7/3 to 4 times the width dimension of the end extraction electrode.
１ｍｍ以上に選ばれる、請求項１ないし３のいずれかに
記載の積層コンデンサ。4. A widthwise dimension of the extraction electrode at the end is equal to 0.1.
The multilayer capacitor according to any one of claims 1 to 3, wherein the thickness is selected to be 1 mm or more.
法が、前記端の引出電極の幅方向寸法より大きくされて
いる、請求項１ないし４のいずれかに記載の積層コンデ
ンサ。5. The multilayer capacitor according to claim 1, wherein all the width-direction dimensions of the central extraction electrode are larger than the width-direction dimensions of the end extraction electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00731599A JP4000701B2 (en) | 1999-01-14 | 1999-01-14 | Multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00731599A JP4000701B2 (en) | 1999-01-14 | 1999-01-14 | Multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208361A true JP2000208361A (en) | 2000-07-28 |
| JP4000701B2 JP4000701B2 (en) | 2007-10-31 |
Family
ID=11662571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00731599A Expired - Lifetime JP4000701B2 (en) | 1999-01-14 | 1999-01-14 | Multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4000701B2 (en) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118032A (en) * | 2000-10-06 | 2002-04-19 | Tdk Corp | Laminated electronic component |
| JP2006013383A (en) * | 2004-06-29 | 2006-01-12 | Tdk Corp | Laminated capacitor |
| US7054134B2 (en) | 2004-06-29 | 2006-05-30 | Tdk Corporation | Stacked capacitor |
| US7061747B2 (en) | 2004-06-29 | 2006-06-13 | Tdk Corporation | Stacked capacitor |
| US7164184B2 (en) | 2005-03-31 | 2007-01-16 | Tdk Corporation | Multilayer capacitor |
| JP2007035877A (en) * | 2005-07-26 | 2007-02-08 | Kyocera Corp | Multilayer capacitor |
| US7310218B2 (en) | 2006-03-17 | 2007-12-18 | Tdk Corporation | Laminated ceramic capacitor |
| US7324327B2 (en) | 2006-03-10 | 2008-01-29 | Tdk Corporation | Laminated ceramic capacitor |
| JP2008022017A (en) * | 2003-05-06 | 2008-01-31 | Marvell World Trade Ltd | Ultralow inductance multilayer ceramic capacitor |
| US7388738B1 (en) | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
| US7391219B2 (en) | 2006-04-14 | 2008-06-24 | Tdk Corporation | Chip type electronic component for test, and mounted state test method |
| JP2008193055A (en) * | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | Multilayer chip capacitor |
| JP2008193062A (en) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| US7430105B2 (en) | 2005-03-10 | 2008-09-30 | Tdk Corporation | Multi-terminal type laminated capacitor |
| US7436648B2 (en) | 2006-03-07 | 2008-10-14 | Tdk Corporation | Multilayer capacitor and mounted structure thereof |
| JP2009218557A (en) * | 2008-03-07 | 2009-09-24 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| KR100925624B1 (en) * | 2008-02-21 | 2009-11-06 | 삼성전기주식회사 | Stacked Chip Capacitors |
| KR100956237B1 (en) * | 2008-05-08 | 2010-05-04 | 삼성전기주식회사 | Stacked Chip Capacitors |
| US7821768B2 (en) * | 2006-04-18 | 2010-10-26 | Sony Corporation | Laminated variable capacitor |
| JP2011097091A (en) * | 2007-02-05 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| EP1830372A4 (en) * | 2004-12-24 | 2011-06-29 | Murata Manufacturing Co | MULTILAYER CAPACITOR AND ITS MOUNTING STRUCTURE |
| KR101376925B1 (en) | 2012-12-10 | 2014-03-20 | 삼성전기주식회사 | Multi-layered ceramic capacitor and method of manufacturing the same |
| US20140160619A1 (en) * | 2012-12-12 | 2014-06-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| KR101422934B1 (en) * | 2012-11-29 | 2014-07-23 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
| JP2014146754A (en) * | 2013-01-30 | 2014-08-14 | Tdk Corp | Laminated through capacitor |
| JP2015162673A (en) * | 2014-02-27 | 2015-09-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and mounting board for the same |
| US10504652B2 (en) | 2016-02-09 | 2019-12-10 | Murata Manufacturing Co., Ltd. | Electronic component |
-
1999
- 1999-01-14 JP JP00731599A patent/JP4000701B2/en not_active Expired - Lifetime
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1195783A3 (en) * | 2000-10-06 | 2006-06-07 | TDK Corporation | Multilayer electronic device |
| JP2002118032A (en) * | 2000-10-06 | 2002-04-19 | Tdk Corp | Laminated electronic component |
| JP2008022017A (en) * | 2003-05-06 | 2008-01-31 | Marvell World Trade Ltd | Ultralow inductance multilayer ceramic capacitor |
| JP2006013383A (en) * | 2004-06-29 | 2006-01-12 | Tdk Corp | Laminated capacitor |
| US6995967B2 (en) | 2004-06-29 | 2006-02-07 | Tdk Corporation | Stacked capacitor |
| US7054134B2 (en) | 2004-06-29 | 2006-05-30 | Tdk Corporation | Stacked capacitor |
| US7061747B2 (en) | 2004-06-29 | 2006-06-13 | Tdk Corporation | Stacked capacitor |
| EP1830372A4 (en) * | 2004-12-24 | 2011-06-29 | Murata Manufacturing Co | MULTILAYER CAPACITOR AND ITS MOUNTING STRUCTURE |
| US7430105B2 (en) | 2005-03-10 | 2008-09-30 | Tdk Corporation | Multi-terminal type laminated capacitor |
| US7164184B2 (en) | 2005-03-31 | 2007-01-16 | Tdk Corporation | Multilayer capacitor |
| JP2007035877A (en) * | 2005-07-26 | 2007-02-08 | Kyocera Corp | Multilayer capacitor |
| US7436648B2 (en) | 2006-03-07 | 2008-10-14 | Tdk Corporation | Multilayer capacitor and mounted structure thereof |
| US7324327B2 (en) | 2006-03-10 | 2008-01-29 | Tdk Corporation | Laminated ceramic capacitor |
| US7310218B2 (en) | 2006-03-17 | 2007-12-18 | Tdk Corporation | Laminated ceramic capacitor |
| US7391219B2 (en) | 2006-04-14 | 2008-06-24 | Tdk Corporation | Chip type electronic component for test, and mounted state test method |
| US7821768B2 (en) * | 2006-04-18 | 2010-10-26 | Sony Corporation | Laminated variable capacitor |
| JP2008193062A (en) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| US7733628B2 (en) | 2007-01-31 | 2010-06-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| JP2008193055A (en) * | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | Multilayer chip capacitor |
| JP2011097091A (en) * | 2007-02-05 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| US7388738B1 (en) | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
| KR100925624B1 (en) * | 2008-02-21 | 2009-11-06 | 삼성전기주식회사 | Stacked Chip Capacitors |
| US8194389B2 (en) | 2008-02-21 | 2012-06-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor including two terminals |
| JP2009218557A (en) * | 2008-03-07 | 2009-09-24 | Samsung Electro-Mechanics Co Ltd | Laminated chip capacitor |
| US8081416B2 (en) | 2008-05-08 | 2011-12-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| KR100956237B1 (en) * | 2008-05-08 | 2010-05-04 | 삼성전기주식회사 | Stacked Chip Capacitors |
| KR101422934B1 (en) * | 2012-11-29 | 2014-07-23 | 삼성전기주식회사 | Multi-layered ceramic electronic component |
| US8964353B2 (en) | 2012-11-29 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| KR101376925B1 (en) | 2012-12-10 | 2014-03-20 | 삼성전기주식회사 | Multi-layered ceramic capacitor and method of manufacturing the same |
| US20140160619A1 (en) * | 2012-12-12 | 2014-06-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US9293259B2 (en) * | 2012-12-12 | 2016-03-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including electrode lead out portions having different lengths |
| JP2014146754A (en) * | 2013-01-30 | 2014-08-14 | Tdk Corp | Laminated through capacitor |
| JP2015162673A (en) * | 2014-02-27 | 2015-09-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and mounting board for the same |
| US9685272B2 (en) | 2014-02-27 | 2017-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having multilayer external electrodes and board having the same |
| US10504652B2 (en) | 2016-02-09 | 2019-12-10 | Murata Manufacturing Co., Ltd. | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4000701B2 (en) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000208361A (en) | Multilayer capacitor | |
| JP3309813B2 (en) | Multilayer capacitors | |
| JP3476127B2 (en) | Multilayer capacitors | |
| JP3988651B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits, and high-frequency circuits | |
| JP3337018B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits and high frequency circuits | |
| KR100905879B1 (en) | Stacked Capacitors | |
| US6914767B2 (en) | Multilayer capacitor | |
| KR100364967B1 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| JP3514195B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits and high frequency circuits | |
| KR101018254B1 (en) | Multilayer chip capacitor | |
| US7961453B2 (en) | Multilayer chip capacitor | |
| WO2007084658A1 (en) | Low inductance capacitor | |
| JP2004014961A (en) | Laminated through-type capacitor | |
| JPH11144996A (en) | Laminated capacitor | |
| JPH11329894A (en) | Laminated capacitor | |
| WO2004025673A1 (en) | Multilayer capacitor | |
| JP2004140183A (en) | Multilayer capacitor | |
| WO2006067939A1 (en) | Multilayer capacitor and mounting structure of same | |
| KR20040074934A (en) | Multilayer capacitor | |
| KR101051620B1 (en) | Multilayer capacitor | |
| JP2004140211A (en) | Multilayer capacitor | |
| JP2001015384A (en) | Multilayer ceramic capacitor | |
| JP3511569B2 (en) | Multilayer capacitors | |
| JP3847234B2 (en) | Multilayer capacitor | |
| JP3824565B2 (en) | Multilayer capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |