JP2000208034A - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JP2000208034A JP2000208034A JP475899A JP475899A JP2000208034A JP 2000208034 A JP2000208034 A JP 2000208034A JP 475899 A JP475899 A JP 475899A JP 475899 A JP475899 A JP 475899A JP 2000208034 A JP2000208034 A JP 2000208034A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron
- emitting device
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 9
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 230000000052 comparative effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 電子の放出を安定させてエミッション特性を
向上させることができると共に、ゲートリークを防止す
ることができる電子放出素子の製造方法を提供する。 【解決手段】 電子を放出する先端部１ｂを有するエミ
ッタ１と、電界印加用のタングステンシリサイド膜３
（ゲート電極）と、エミッタ１とタングステンシリサイ
ド膜３との間の酸化シリコン膜２（絶縁層）とを有する
電子放出素子の製造方法において、エミッタ１を形成し
た後ウェハをダイシング加工する前に、圧力が１０-8Ｔ
ｏｒｒ以下の真空中で８００℃以上に加熱処理する。
向上させることができると共に、ゲートリークを防止す
ることができる電子放出素子の製造方法を提供する。 【解決手段】 電子を放出する先端部１ｂを有するエミ
ッタ１と、電界印加用のタングステンシリサイド膜３
（ゲート電極）と、エミッタ１とタングステンシリサイ
ド膜３との間の酸化シリコン膜２（絶縁層）とを有する
電子放出素子の製造方法において、エミッタ１を形成し
た後ウェハをダイシング加工する前に、圧力が１０-8Ｔ
ｏｒｒ以下の真空中で８００℃以上に加熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は電子放出素子の製造
方法に関し、特に、電子の放出を安定させてエミッショ
ン特性を向上させることができると共に、ゲートリーク
を防止することができる電子放出素子の製造方法に関す
る。
方法に関し、特に、電子の放出を安定させてエミッショ
ン特性を向上させることができると共に、ゲートリーク
を防止することができる電子放出素子の製造方法に関す
る。
【０００２】
【従来の技術】従来、電子放出素子においては、コーン
形状（円錐状）の先端部を有する所謂スピント型のシリ
コンエミッタが設けられている。このシリコンエミッタ
の先端部以外の領域（基部）に選択的に絶縁層が形成さ
れており、この絶縁層の上にはゲート電極が形成されて
いる。また、電子放出素子から離隔して設けられた基板
等にアノード電極（いずれも図示せず）が形成されてい
る。
形状（円錐状）の先端部を有する所謂スピント型のシリ
コンエミッタが設けられている。このシリコンエミッタ
の先端部以外の領域（基部）に選択的に絶縁層が形成さ
れており、この絶縁層の上にはゲート電極が形成されて
いる。また、電子放出素子から離隔して設けられた基板
等にアノード電極（いずれも図示せず）が形成されてい
る。
【０００３】このように構成された従来の電子放出素子
においては、ゲート電極に電圧が印加されると、エミッ
タの先端部に強い電界が誘起される。このため、トンネ
ル現象によりエミッタの先端部から電子が放出されてエ
ミッション電流が生じる。また、アノード電極に正電圧
が印加されると、放出電子がアノード電極に向かいアノ
ード電流が生じる。
においては、ゲート電極に電圧が印加されると、エミッ
タの先端部に強い電界が誘起される。このため、トンネ
ル現象によりエミッタの先端部から電子が放出されてエ
ミッション電流が生じる。また、アノード電極に正電圧
が印加されると、放出電子がアノード電極に向かいアノ
ード電流が生じる。
【０００４】次に、従来の電子放出素子の製造方法を説
明する。先ず、ウェハ上にシリコンエミッタの基部を形
成する。次に、シリコンエミッタの基部上に絶縁層を形
成し、そして、この絶縁層の上にゲート電極を形成す
る。その後、絶縁層及びゲート電極を選択的に除去しシ
リコンエミッタ基部を露出させ、その露出面にコーン形
状のシリコンエミッタ先端部を形成することにより、電
子放出素子が得られる。その後、電子放出素子が形成さ
れたウェハをダイシング加工し、電子放出素子のチップ
に対しボンディング及びパッケージングを行う。
明する。先ず、ウェハ上にシリコンエミッタの基部を形
成する。次に、シリコンエミッタの基部上に絶縁層を形
成し、そして、この絶縁層の上にゲート電極を形成す
る。その後、絶縁層及びゲート電極を選択的に除去しシ
リコンエミッタ基部を露出させ、その露出面にコーン形
状のシリコンエミッタ先端部を形成することにより、電
子放出素子が得られる。その後、電子放出素子が形成さ
れたウェハをダイシング加工し、電子放出素子のチップ
に対しボンディング及びパッケージングを行う。
【０００５】ところで、電子放出素子の製造工程におい
て、シリコンエミッタの表面の安定性が悪く、その表面
が酸化されたり、炭素等が吸着する。また、絶縁層の露
出断面（絶縁層におけるエミッタの先端部に面して露出
した断面）に付着物が形成される。このため、シリコン
エミッタの表面状態が変化し、仕事関数（物質のフェル
ミ準位から零電界空間に電子を放出するのに必要な最小
限のエネルギ）が変化するため、電子の放出が安定せ
ず、エミッション特性（ゲート電極とエミッタとの間の
電圧とアノード電流との関係、及び仕事関数の大きさ）
が悪いと共に、エミッタとゲート電極とが絶縁層の露出
断面に形成された付着物により導通し、ゲート電極とエ
ミッタとの間に電流（ゲート電流）が漏れるゲートリー
クが発生し易いという問題点がある。
て、シリコンエミッタの表面の安定性が悪く、その表面
が酸化されたり、炭素等が吸着する。また、絶縁層の露
出断面（絶縁層におけるエミッタの先端部に面して露出
した断面）に付着物が形成される。このため、シリコン
エミッタの表面状態が変化し、仕事関数（物質のフェル
ミ準位から零電界空間に電子を放出するのに必要な最小
限のエネルギ）が変化するため、電子の放出が安定せ
ず、エミッション特性（ゲート電極とエミッタとの間の
電圧とアノード電流との関係、及び仕事関数の大きさ）
が悪いと共に、エミッタとゲート電極とが絶縁層の露出
断面に形成された付着物により導通し、ゲート電極とエ
ミッタとの間に電流（ゲート電流）が漏れるゲートリー
クが発生し易いという問題点がある。
【０００６】上述した問題点を解決するために、電子放
出素子の製造工程において、エミッタの表面及び絶縁層
の露出断面に形成された炭素等の付着物を除去する必要
がある。そこで、ダイシング及びボンディングが行われ
た電子放出素子をパッケージングする工程の後に、高真
空雰囲気中で加熱処理を行い、エミッタの表面及び絶縁
層の露出断面の付着物を除去している。また、水素処理
により付着物を除去する方法もある。
出素子の製造工程において、エミッタの表面及び絶縁層
の露出断面に形成された炭素等の付着物を除去する必要
がある。そこで、ダイシング及びボンディングが行われ
た電子放出素子をパッケージングする工程の後に、高真
空雰囲気中で加熱処理を行い、エミッタの表面及び絶縁
層の露出断面の付着物を除去している。また、水素処理
により付着物を除去する方法もある。
【０００７】一方、特開平９−３０６３３９号公報に
は、導電層（エミッタ基部）、絶縁層、ゲート層（ゲー
ト電極）及びエミッタチップ（エミッタ先端部）の耐熱
範囲内の温度で真空中の加熱脱離が可能な酸化膜又は窒
化膜をエミッタチップの表面に形成し、酸化膜又は窒化
膜を真空中に配置される際に加熱除去する方法が記載さ
れている。例えば、モリブデンをエミッタチップとした
場合、エミッタチップの形成後、電子放出素子を圧力が
１０4Ｐａ台の酸素雰囲気中に置き、３５０乃至５５０
℃に加熱する。これにより、モリブデンのエミッタチッ
プの表面にＭｏＯ 3酸化膜が選択的に形成される。その
後、電極放出素子はＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ
Ｔｕｂｅ）等の装置に実装されるが、この実装工程に含
まれる脱ガス工程により結果的にＭｏＯ3酸化膜は、真
空中で加熱される。これにより、ＭｏＯ3酸化膜は脱離
して正常なエミッタチップの表面が得られると共に、絶
縁層の露出断面に付着した付着物も除去される。なお、
装置に実装するときの配線材の融点を考慮してＭｏＯ3
酸化膜の加熱温度は５００℃程度以下に制限される。
は、導電層（エミッタ基部）、絶縁層、ゲート層（ゲー
ト電極）及びエミッタチップ（エミッタ先端部）の耐熱
範囲内の温度で真空中の加熱脱離が可能な酸化膜又は窒
化膜をエミッタチップの表面に形成し、酸化膜又は窒化
膜を真空中に配置される際に加熱除去する方法が記載さ
れている。例えば、モリブデンをエミッタチップとした
場合、エミッタチップの形成後、電子放出素子を圧力が
１０4Ｐａ台の酸素雰囲気中に置き、３５０乃至５５０
℃に加熱する。これにより、モリブデンのエミッタチッ
プの表面にＭｏＯ 3酸化膜が選択的に形成される。その
後、電極放出素子はＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ
Ｔｕｂｅ）等の装置に実装されるが、この実装工程に含
まれる脱ガス工程により結果的にＭｏＯ3酸化膜は、真
空中で加熱される。これにより、ＭｏＯ3酸化膜は脱離
して正常なエミッタチップの表面が得られると共に、絶
縁層の露出断面に付着した付着物も除去される。なお、
装置に実装するときの配線材の融点を考慮してＭｏＯ3
酸化膜の加熱温度は５００℃程度以下に制限される。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
シリコンエミッタが設けられた電子放出素子の製造方法
においては、例えば、ボンディング工程により形成され
るボンディングワイヤ部及びパッケージング工程におい
て使用される接着剤の耐熱温度の関係で、加熱処理の温
度を６００℃以下にする必要がある。このため、付着物
の除去効果が充分ではなく、シリコンエミッタからの電
子の放出が安定せず、エミッション特性が悪いと共に、
ゲートリークが生じやすいという問題点がある。また、
水素処理においても、充分な付着物除去効果は得られな
い。
シリコンエミッタが設けられた電子放出素子の製造方法
においては、例えば、ボンディング工程により形成され
るボンディングワイヤ部及びパッケージング工程におい
て使用される接着剤の耐熱温度の関係で、加熱処理の温
度を６００℃以下にする必要がある。このため、付着物
の除去効果が充分ではなく、シリコンエミッタからの電
子の放出が安定せず、エミッション特性が悪いと共に、
ゲートリークが生じやすいという問題点がある。また、
水素処理においても、充分な付着物除去効果は得られな
い。
【０００９】一方、特開平９−３０６３３９号公報に開
示された電界放出型冷陰極の製造方法においては、絶縁
層の露出断面に付着した付着物を除去するための加熱温
度は５００℃程度以下に制限されるため、付着物の除去
効果が十分ではなく、ゲートリークが生じやすいという
問題点がある。
示された電界放出型冷陰極の製造方法においては、絶縁
層の露出断面に付着した付着物を除去するための加熱温
度は５００℃程度以下に制限されるため、付着物の除去
効果が十分ではなく、ゲートリークが生じやすいという
問題点がある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、電子の放出を安定させてエミッション特性
を向上させることができると共に、ゲートリークを防止
することができる電子放出素子の製造方法を提供するこ
とを目的とする。
のであって、電子の放出を安定させてエミッション特性
を向上させることができると共に、ゲートリークを防止
することができる電子放出素子の製造方法を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る電子放出素
子の製造方法は、電子を放出する先端部を有するエミッ
タと、電界印加用のゲート電極と、前記エミッタとゲー
ト電極との間の絶縁層とを有する電子放出素子の製造方
法において、前記エミッタを形成した後ウェハをダイシ
ング加工する前に、真空中で６００℃以上に加熱処理す
ることを特徴とする。
子の製造方法は、電子を放出する先端部を有するエミッ
タと、電界印加用のゲート電極と、前記エミッタとゲー
ト電極との間の絶縁層とを有する電子放出素子の製造方
法において、前記エミッタを形成した後ウェハをダイシ
ング加工する前に、真空中で６００℃以上に加熱処理す
ることを特徴とする。
【００１２】前記加熱処理時の真空度は圧力が１０-8Ｔ
ｏｒｒ以下であると好ましい。また、前記加熱処理の温
度は８００℃以上であると好ましい。
ｏｒｒ以下であると好ましい。また、前記加熱処理の温
度は８００℃以上であると好ましい。
【００１３】また、前記エミッタはシリコンから構成す
ることができ、前記絶縁層は酸化シリコンから構成する
ことができ、また、前記ゲート電極はタングステンシリ
サイドにより形成することができる。
ることができ、前記絶縁層は酸化シリコンから構成する
ことができ、また、前記ゲート電極はタングステンシリ
サイドにより形成することができる。
【００１４】本発明においては、従来のように電子放出
素子をパッケージングする工程の後ではなく、エミッタ
を形成した後ウェハをダイシング加工する前に、真空中
で加熱処理し、エミッタの表面及び絶縁層の露出断面の
付着物を除去するので、例えば、ボンディング工程にお
いて形成されるワイヤボンディング部及びパッケージン
グ時に使用される接着剤の耐熱温度を考慮する必要がな
く、加熱処理の温度を６００℃以上に高くすることがで
きる。これにより、エミッタの表面及び絶縁層の露出断
面の付着物を除去する効果を向上させることができる。
従って、エミッタの先端部からの電子の放出を安定させ
てエミッション特性を向上させることができる共に、ゲ
ートリークを防止することができる。
素子をパッケージングする工程の後ではなく、エミッタ
を形成した後ウェハをダイシング加工する前に、真空中
で加熱処理し、エミッタの表面及び絶縁層の露出断面の
付着物を除去するので、例えば、ボンディング工程にお
いて形成されるワイヤボンディング部及びパッケージン
グ時に使用される接着剤の耐熱温度を考慮する必要がな
く、加熱処理の温度を６００℃以上に高くすることがで
きる。これにより、エミッタの表面及び絶縁層の露出断
面の付着物を除去する効果を向上させることができる。
従って、エミッタの先端部からの電子の放出を安定させ
てエミッション特性を向上させることができる共に、ゲ
ートリークを防止することができる。
【００１５】また、加熱処理時の真空度は圧力が１０-8
Ｔｏｒｒ以下であると、加熱処理をすること自体でエミ
ッタの表面及び絶縁層の露出断面に付着物が形成される
ことを防止することができる。
Ｔｏｒｒ以下であると、加熱処理をすること自体でエミ
ッタの表面及び絶縁層の露出断面に付着物が形成される
ことを防止することができる。
【００１６】更に、加熱処理の温度が８００℃以上であ
ると、エミッタの表面及び絶縁層の露出断面の付着物を
除去する効果を更に向上させることができる。
ると、エミッタの表面及び絶縁層の露出断面の付着物を
除去する効果を更に向上させることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施例に係る電子
放出素子の製造方法について、添付の図面を参照して具
体的に説明する。図１は本発明の実施例に係る製造方法
により製造された電子放出素子を示す断面図である。
放出素子の製造方法について、添付の図面を参照して具
体的に説明する。図１は本発明の実施例に係る製造方法
により製造された電子放出素子を示す断面図である。
【００１８】図１に示すように、この電子放出素子にお
いては、コーン形状（円錐状）の先端部１ａを有する所
謂スピント型のシリコンエミッタ１が設けられている。
このシリコンエミッタ１の先端部１ａ以外の領域（基部
１ｂ）に選択的に絶縁層として膜厚が５０００Åの酸化
シリコン膜２が形成されており、この酸化シリコン膜２
の上には、ゲート電極として膜厚が２０００Åのタング
ステンシリサイド膜３が形成されている。なお、酸化シ
リコン膜２においてシリコンエミッタ１の先端部１ａに
面する断面（露出断面２ａ）は露出している。また、電
子放出素子から離隔して設けられた基板等にアノード電
極（いずれも図示せず）が形成されている。
いては、コーン形状（円錐状）の先端部１ａを有する所
謂スピント型のシリコンエミッタ１が設けられている。
このシリコンエミッタ１の先端部１ａ以外の領域（基部
１ｂ）に選択的に絶縁層として膜厚が５０００Åの酸化
シリコン膜２が形成されており、この酸化シリコン膜２
の上には、ゲート電極として膜厚が２０００Åのタング
ステンシリサイド膜３が形成されている。なお、酸化シ
リコン膜２においてシリコンエミッタ１の先端部１ａに
面する断面（露出断面２ａ）は露出している。また、電
子放出素子から離隔して設けられた基板等にアノード電
極（いずれも図示せず）が形成されている。
【００１９】この電子放出素子においては、タングステ
ンシリサイド膜３に電圧が印加されると、エミッタの先
端部１ａに強い電界が誘起される。このため、トンネル
現象によりエミッタの先端部１ａから電子が放出されて
エミッション電流が生じる。また、アノード電極に正電
圧が印加されると、放出電子がアノード電極に向かいア
ノード電流が生じる。
ンシリサイド膜３に電圧が印加されると、エミッタの先
端部１ａに強い電界が誘起される。このため、トンネル
現象によりエミッタの先端部１ａから電子が放出されて
エミッション電流が生じる。また、アノード電極に正電
圧が印加されると、放出電子がアノード電極に向かいア
ノード電流が生じる。
【００２０】次に、本実施例の電子放出素子の製造方法
を説明する。先ず、ウェハ上にシリコンエミッタの基部
１ｂを形成する。次に、シリコンエミッタの基部１ｂ上
に酸化シリコン膜２を形成し、そして、この酸化シリコ
ン膜２の上にタングステンシリサイド膜３を形成する。
その後、酸化シリコン膜２及びタングステンシリサイド
膜３を選択的に除去しシリコンエミッタ基部１ｂを露出
させ、その露出面にコーン形状のシリコンエミッタ先端
部１ａを形成する。これにより、電子放出素子が得られ
る。その後、高真空雰囲気中（真空度が１０-8Ｔｏｒｒ
以下）で加熱温度８００℃、加熱時間１５分の条件で、
加熱処理する。次いで、電子放出素子が形成されたウェ
ハをダイシング加工し、電子放出素子のチップに対し、
ボンディング及びパッケージングを行う。
を説明する。先ず、ウェハ上にシリコンエミッタの基部
１ｂを形成する。次に、シリコンエミッタの基部１ｂ上
に酸化シリコン膜２を形成し、そして、この酸化シリコ
ン膜２の上にタングステンシリサイド膜３を形成する。
その後、酸化シリコン膜２及びタングステンシリサイド
膜３を選択的に除去しシリコンエミッタ基部１ｂを露出
させ、その露出面にコーン形状のシリコンエミッタ先端
部１ａを形成する。これにより、電子放出素子が得られ
る。その後、高真空雰囲気中（真空度が１０-8Ｔｏｒｒ
以下）で加熱温度８００℃、加熱時間１５分の条件で、
加熱処理する。次いで、電子放出素子が形成されたウェ
ハをダイシング加工し、電子放出素子のチップに対し、
ボンディング及びパッケージングを行う。
【００２１】このように構成された本実施例方法におい
ては、従来のように電子放出素子をパッケージングする
工程の後ではなく、エミッタを形成した後ウェハをダイ
シング加工する前に、高真空雰囲気中で加熱処理を行う
ことにより、エミッタの先端部１ａの表面及び酸化シリ
コン膜２の露出断面２ａの付着物を除去するので、ボン
ディング工程により形成されるボンディングワイヤ部及
びパッケージング工程において使用される接着剤の耐熱
温度（約６００℃）を考慮する必要がない。このため、
加熱処理の温度を６００℃に高くすることができる。こ
れにより、エミッタの先端部１ａの表面及び酸化シリコ
ン膜２の露出断面２ａの付着物を除去する効果を向上さ
せることができる。従って、シリコンエミッタ１の先端
部１ａからの電子の放出を安定させてエミッション特性
（ゲート電極とエミッタとの間の電圧とアノード電流と
の関係、及び仕事関数の大きさ）を向上させることがで
きると共にゲートリークを防止することができる。
ては、従来のように電子放出素子をパッケージングする
工程の後ではなく、エミッタを形成した後ウェハをダイ
シング加工する前に、高真空雰囲気中で加熱処理を行う
ことにより、エミッタの先端部１ａの表面及び酸化シリ
コン膜２の露出断面２ａの付着物を除去するので、ボン
ディング工程により形成されるボンディングワイヤ部及
びパッケージング工程において使用される接着剤の耐熱
温度（約６００℃）を考慮する必要がない。このため、
加熱処理の温度を６００℃に高くすることができる。こ
れにより、エミッタの先端部１ａの表面及び酸化シリコ
ン膜２の露出断面２ａの付着物を除去する効果を向上さ
せることができる。従って、シリコンエミッタ１の先端
部１ａからの電子の放出を安定させてエミッション特性
（ゲート電極とエミッタとの間の電圧とアノード電流と
の関係、及び仕事関数の大きさ）を向上させることがで
きると共にゲートリークを防止することができる。
【００２２】なお、加熱温度は６００℃以上であればよ
いが、特に、８００℃以上であると、付着物の除去効果
が向上するため好ましい。また、真空度が低い状態で加
熱処理を行うと、その処理自体によりシリコンエミッタ
１の表面に付着物が形成される場合があり逆にエミッシ
ョン特性が低下するため、加熱処理時の真空度は圧力が
１０-8Ｔｏｒｒ以下とすることが好ましい。
いが、特に、８００℃以上であると、付着物の除去効果
が向上するため好ましい。また、真空度が低い状態で加
熱処理を行うと、その処理自体によりシリコンエミッタ
１の表面に付着物が形成される場合があり逆にエミッシ
ョン特性が低下するため、加熱処理時の真空度は圧力が
１０-8Ｔｏｒｒ以下とすることが好ましい。
【００２３】また、従来は電子放出素子をパッケージン
グ工程の後で、加熱処理していたのに対し、本実施例に
おいては、電子放出素子をダイシング加工する前のウェ
ハ状態で加熱処理するので、加熱処理時において電子放
出素子１個当たりに必要なスペースが小さい。このた
め、同時により多くの電子放出素子の加熱処理を行うこ
とができる。
グ工程の後で、加熱処理していたのに対し、本実施例に
おいては、電子放出素子をダイシング加工する前のウェ
ハ状態で加熱処理するので、加熱処理時において電子放
出素子１個当たりに必要なスペースが小さい。このた
め、同時により多くの電子放出素子の加熱処理を行うこ
とができる。
【００２４】なお、本実施例においては、シリコンエミ
ッタはスピント型であるが、本発明においてはこれに限
らず、エッジ型及びｔｅｘｔｕｒｅ型であってもよい。
また、本実施例においては、エミッタはシリコンからな
るが、本発明においては、耐熱温度が６００℃を越える
ものであれば、シリコンに限らない。
ッタはスピント型であるが、本発明においてはこれに限
らず、エッジ型及びｔｅｘｔｕｒｅ型であってもよい。
また、本実施例においては、エミッタはシリコンからな
るが、本発明においては、耐熱温度が６００℃を越える
ものであれば、シリコンに限らない。
【００２５】
【実施例】次に、本実施例方法により製造した電子放出
素子のエミッション特性及びゲート電流特性（ゲート電
流と、ゲート電極とエミッタとの間の電圧との関係）を
本発明の範囲から外れる比較例と比較して説明する。
素子のエミッション特性及びゲート電流特性（ゲート電
流と、ゲート電極とエミッタとの間の電圧との関係）を
本発明の範囲から外れる比較例と比較して説明する。
【００２６】図２は本発明の実施例に係る製造方法によ
り製造された電子放出素子及び比較例方法による電子放
出素子のエミッション特性を示す図であって、（ａ）は
ゲート電極とエミッタとの間の電圧（Ｖg-k）とアノー
ド電流（Ｉa）との関係を示すグラフ図、（ｂ）はＦｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍプロット図（以下、Ｆ−Ｎ
プロット図）である。また、図３は本発明の実施例に係
る製造方法により製造された電子放出素子及び比較例方
法による電子放出素子のゲート電流特性を示すグラフ図
である。
り製造された電子放出素子及び比較例方法による電子放
出素子のエミッション特性を示す図であって、（ａ）は
ゲート電極とエミッタとの間の電圧（Ｖg-k）とアノー
ド電流（Ｉa）との関係を示すグラフ図、（ｂ）はＦｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍプロット図（以下、Ｆ−Ｎ
プロット図）である。また、図３は本発明の実施例に係
る製造方法により製造された電子放出素子及び比較例方
法による電子放出素子のゲート電流特性を示すグラフ図
である。
【００２７】本実施例方法による電子放出素子は、ダイ
シング前のウェハ状態で高真空雰囲気中（１０-9Ｔｏｒ
ｒ以下）で加熱温度８００℃、加熱時間１５分間の条件
で、加熱処理された後に、ダイシング、ボンディング及
びパッケージングが行われたものである。
シング前のウェハ状態で高真空雰囲気中（１０-9Ｔｏｒ
ｒ以下）で加熱温度８００℃、加熱時間１５分間の条件
で、加熱処理された後に、ダイシング、ボンディング及
びパッケージングが行われたものである。
【００２８】一方、比較例方法による電子放出素子は、
ダイシング前のウェハ状態で加熱処理されずに、パッケ
ージング後に高真空雰囲気中（１０-9Ｔｏｒｒ以下）で
加熱温度５００℃、加熱時間１５分間の条件で、加熱処
理されたものである。
ダイシング前のウェハ状態で加熱処理されずに、パッケ
ージング後に高真空雰囲気中（１０-9Ｔｏｒｒ以下）で
加熱温度５００℃、加熱時間１５分間の条件で、加熱処
理されたものである。
【００２９】上述したように、本実施例方法と比較例方
法とは、加熱処理の実施条件のみが異なる。
法とは、加熱処理の実施条件のみが異なる。
【００３０】図２（ａ）に示すように、本実施例方法に
よる電子放出素子のエミッションしきい値電圧（電子が
放出されるのに要する最小電圧）は３０（Ｖ）であり、
一方、比較例方法による電子放出素子のエミッションし
きい値電圧は３５（Ｖ）である。このように、本実施例
方法による電子放出素子の方がエミッションしきい値電
圧の方が低い。即ち、電子が放出されやすい。
よる電子放出素子のエミッションしきい値電圧（電子が
放出されるのに要する最小電圧）は３０（Ｖ）であり、
一方、比較例方法による電子放出素子のエミッションし
きい値電圧は３５（Ｖ）である。このように、本実施例
方法による電子放出素子の方がエミッションしきい値電
圧の方が低い。即ち、電子が放出されやすい。
【００３１】また、図２（ｂ）に示すＦ−Ｎプロット図
においては、横軸を１０００／Ｖg- k（１／Ｖ）、縦軸
をＩa／Ｖg-k 2（Ａ／Ｖ2）としてプロットしたときに、
プロット点を結ぶ直線の傾きの大きさが、仕事関数の大
きさに比例していることがわかっている。本実施例方法
による電子放出素子は、比較例方法による電子放出素子
と比較して、その直線の傾きの大きさが小さい。即ち、
本実施例方法による電子放出素子の方が仕事関数は小さ
い。
においては、横軸を１０００／Ｖg- k（１／Ｖ）、縦軸
をＩa／Ｖg-k 2（Ａ／Ｖ2）としてプロットしたときに、
プロット点を結ぶ直線の傾きの大きさが、仕事関数の大
きさに比例していることがわかっている。本実施例方法
による電子放出素子は、比較例方法による電子放出素子
と比較して、その直線の傾きの大きさが小さい。即ち、
本実施例方法による電子放出素子の方が仕事関数は小さ
い。
【００３２】シリコンの特性を考慮すると、高真空雰囲
気中で８００℃の加熱処理を行ったことにより、エミッ
タの先端部の形状が変化することは考えられないので、
本実施例の製造方法によりシリコンエミッタの表面の仕
事関数を減少させることができる。このように、エミッ
ション特性が高い。
気中で８００℃の加熱処理を行ったことにより、エミッ
タの先端部の形状が変化することは考えられないので、
本実施例の製造方法によりシリコンエミッタの表面の仕
事関数を減少させることができる。このように、エミッ
ション特性が高い。
【００３３】また、ゲート電流特性に関しては、図３に
示すように、本実施例の製造方法による電子放出素子
は、比較例方法による電子放出素子と比較して、ゲート
電流の大きさがμＡ単位で２桁小さい。また、比較例方
法による電子放出素子においては、エミッションしきい
値電圧（３５（Ｖ）：図２（ａ）参照）以下の２０
（Ｖ）でゲート電流が流れており、即ち、ゲートリーク
が発生している。一方、本実施例の製造方法による電子
放出素子においては、エミッションしきい値電圧（３０
（Ｖ）：図２（ａ）参照）を越えた段階で初めてゲート
電流は流れ出している。即ち、エミッション電流のゲー
ト電極への飛び込みがある。このように、ゲートリーク
が防止されている。
示すように、本実施例の製造方法による電子放出素子
は、比較例方法による電子放出素子と比較して、ゲート
電流の大きさがμＡ単位で２桁小さい。また、比較例方
法による電子放出素子においては、エミッションしきい
値電圧（３５（Ｖ）：図２（ａ）参照）以下の２０
（Ｖ）でゲート電流が流れており、即ち、ゲートリーク
が発生している。一方、本実施例の製造方法による電子
放出素子においては、エミッションしきい値電圧（３０
（Ｖ）：図２（ａ）参照）を越えた段階で初めてゲート
電流は流れ出している。即ち、エミッション電流のゲー
ト電極への飛び込みがある。このように、ゲートリーク
が防止されている。
【００３４】
【発明の効果】以上詳述したように、本発明によれば、
エミッタを形成した後ウェハをダイシング加工する前
に、真空中で６００℃以上に加熱処理するため、エミッ
タの表面及び絶縁層の露出断面の付着物を除去する効果
を向上させることができる。従って、エミッタの先端部
からの電子の放出を安定させてエミッション特性を向上
させることができる共に、ゲートリークを防止すること
ができる。
エミッタを形成した後ウェハをダイシング加工する前
に、真空中で６００℃以上に加熱処理するため、エミッ
タの表面及び絶縁層の露出断面の付着物を除去する効果
を向上させることができる。従って、エミッタの先端部
からの電子の放出を安定させてエミッション特性を向上
させることができる共に、ゲートリークを防止すること
ができる。
【図１】本発明の実施例に係る製造方法により製造され
た電子放出素子を示す断面図である。
た電子放出素子を示す断面図である。
【図２】本発明の実施例に係る製造方法により製造され
た電子放出素子及び比較例方法による電子放出素子のエ
ミッション特性を示す図であって、（ａ）はゲート電極
とエミッタとの間の電圧とアノード電流との関係を示す
グラフ図、（ｂ）はＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍプ
ロット図である。
た電子放出素子及び比較例方法による電子放出素子のエ
ミッション特性を示す図であって、（ａ）はゲート電極
とエミッタとの間の電圧とアノード電流との関係を示す
グラフ図、（ｂ）はＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍプ
ロット図である。
【図３】本発明の実施例に係る製造方法により製造され
た電子放出素子及び比較例方法による電子放出素子のゲ
ート電流特性を示すグラフ図である。
た電子放出素子及び比較例方法による電子放出素子のゲ
ート電流特性を示すグラフ図である。
１；シリコンエミッタ １ａ；先端部 １ｂ；基部 ２；酸化シリコン膜 ２ａ；露出断面 ３；タングステンシリサイド膜
Claims (6)
- 【請求項１】 電子を放出する先端部を有するエミッタ
と、電界印加用のゲート電極と、前記エミッタとゲート
電極との間の絶縁層とを有する電子放出素子の製造方法
において、前記エミッタを形成した後ウェハをダイシン
グ加工する前に、真空中で６００℃以上に加熱処理する
ことを特徴とする電子放出素子の製造方法。 - 【請求項２】 前記加熱処理時の真空度は圧力が１０-8
Ｔｏｒｒ以下であることを特徴とする請求項１に記載の
電子放出素子の製造方法。 - 【請求項３】 前記加熱処理の温度は８００℃以上であ
ることを特徴とする請求項１又は２に記載の電子放出素
子の製造方法。 - 【請求項４】 前記エミッタはシリコンからなることを
特徴とする請求項１乃至３のいずれか１項に記載の電子
放出素子の製造方法。 - 【請求項５】 前記絶縁層は酸化シリコンからなること
を特徴とする請求項１乃至４のいずれか１項に記載の電
子放出素子の製造方法。 - 【請求項６】 前記ゲート電極はタングステンシリサイ
ドからなることを特徴とする請求項１乃至５のいずれか
１項に記載の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP475899A JP2000208034A (ja) | 1999-01-11 | 1999-01-11 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP475899A JP2000208034A (ja) | 1999-01-11 | 1999-01-11 | 電子放出素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208034A true JP2000208034A (ja) | 2000-07-28 |
Family
ID=11592804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP475899A Pending JP2000208034A (ja) | 1999-01-11 | 1999-01-11 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3525924B2 (ja) | 2001-11-13 | 2004-05-10 | ソニー株式会社 | 電界放出型電子放出素子の製造方法 |
| CN102262990A (zh) * | 2011-07-04 | 2011-11-30 | 中山大学 | 一种改善氧化铁纳米冷阴极发射特性的方法 |
-
1999
- 1999-01-11 JP JP475899A patent/JP2000208034A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3525924B2 (ja) | 2001-11-13 | 2004-05-10 | ソニー株式会社 | 電界放出型電子放出素子の製造方法 |
| CN102262990A (zh) * | 2011-07-04 | 2011-11-30 | 中山大学 | 一种改善氧化铁纳米冷阴极发射特性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04249026A (ja) | 電子放出素子 | |
| JPH08102248A (ja) | 電界放出装置のａｒｃサプレッサ | |
| JP2763248B2 (ja) | シリコン電子放出素子の製造方法 | |
| JPH06349425A (ja) | 単一基板真空蛍光表示装置 | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| US5911614A (en) | Field emission device and method for manufacturing same | |
| JP3080142B2 (ja) | 電界放出型冷陰極の製造方法 | |
| EP0564926B1 (en) | Cold cathode | |
| JP2000208034A (ja) | 電子放出素子の製造方法 | |
| JP3341890B2 (ja) | 電界電子放出素子の製造方法 | |
| JP2001143608A (ja) | 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法 | |
| JPH08203423A (ja) | 電界放出冷陰極のエージング方法 | |
| JP2004288547A (ja) | 電界放出型電子源およびその製造方法および画像表示装置 | |
| JP2630280B2 (ja) | アレイ状電界放射冷陰極とその製造方法 | |
| US20020009943A1 (en) | Process for manufacturing a field emission cathode | |
| JP2002519814A (ja) | 半導体カソードを有する電子管 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JPH1012166A (ja) | 電界放出型画像表示装置及びその製造方法 | |
| JPH1021821A (ja) | フィールドエミッタ | |
| JPH11149858A (ja) | 電界放出型冷陰極およびその製造方法 | |
| US6351059B1 (en) | Field-emission type cold cathode and application thereof | |
| KR100852764B1 (ko) | 수평 전계방출 반도체 진공관 및 그 제조방법 | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| JP2000067737A (ja) | 電界放出型冷陰極素子 | |
| JP2000090811A (ja) | 冷電子放出素子とその製造方法 |