JP2000067737A - 電界放出型冷陰極素子 - Google Patents
電界放出型冷陰極素子Info
- Publication number
- JP2000067737A JP2000067737A JP23267598A JP23267598A JP2000067737A JP 2000067737 A JP2000067737 A JP 2000067737A JP 23267598 A JP23267598 A JP 23267598A JP 23267598 A JP23267598 A JP 23267598A JP 2000067737 A JP2000067737 A JP 2000067737A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- cold cathode
- cathode device
- field emission
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 これまで以上に幅広い分野で利用できる、電
界放出型冷陰極素子を提供する事。 【解決手段】 本発明によれば、先端部が先鋭な凸状の
エミッタ４と、前記エミッタの周囲にエミッタ先端部が
露出するように設けられた絶縁膜３と、前記絶縁膜３上
にエミッタ先端部が露出するように設けられたゲート電
極７とを有し、前記エミッタ先端部が電子を放出しやす
くする物質により覆われている。
界放出型冷陰極素子を提供する事。 【解決手段】 本発明によれば、先端部が先鋭な凸状の
エミッタ４と、前記エミッタの周囲にエミッタ先端部が
露出するように設けられた絶縁膜３と、前記絶縁膜３上
にエミッタ先端部が露出するように設けられたゲート電
極７とを有し、前記エミッタ先端部が電子を放出しやす
くする物質により覆われている。
Description
【０００１】
【発明の属する技術分野】本発明は、電力素子、増幅
器、ディスプレイ、電子放射器などに利用される電界放
出型冷陰極素子に関する。
器、ディスプレイ、電子放射器などに利用される電界放
出型冷陰極素子に関する。
【０００２】
【従来の技術】これまで、電子デバイスとして真空管や
半導体素子が至る所で利用されてきた。このうち真空管
は、熱電子放出を利用するためにヒータの損失が大きい
上に、フィラメントの寿命が短い欠点があった。また、
大きさもかなり大きく、装置をコンパクトにすることが
出来なかった。
半導体素子が至る所で利用されてきた。このうち真空管
は、熱電子放出を利用するためにヒータの損失が大きい
上に、フィラメントの寿命が短い欠点があった。また、
大きさもかなり大きく、装置をコンパクトにすることが
出来なかった。
【０００３】一方、半導体素子は微細加工技術の発展に
ともない次々と性能を上げてきたが、固体中をキャリア
が走行するためにジュール熱を発生し、その損失の大き
さから、特に大電力分野では性能の限界が言われて久し
い。また、熱、放射線などにより内部の電子状態が影響
を受けて、故障や誤動作を起こす欠点も指摘されてい
る。
ともない次々と性能を上げてきたが、固体中をキャリア
が走行するためにジュール熱を発生し、その損失の大き
さから、特に大電力分野では性能の限界が言われて久し
い。また、熱、放射線などにより内部の電子状態が影響
を受けて、故障や誤動作を起こす欠点も指摘されてい
る。
【０００４】以上のようにこれまでの素子は広く利用さ
れながらも克服が期待される問題があった。
れながらも克服が期待される問題があった。
【０００５】
【発明が解決しようとする課題】上述の如く従来の電子
デバイスは利用範囲の拡大のためには、克服すべき課題
が多々あった。
デバイスは利用範囲の拡大のためには、克服すべき課題
が多々あった。
【０００６】従って本発明は、これら欠点を克服しこれ
まで以上に幅広い分野で利用できる、電界放出型冷陰極
素子を提供する事を目的とする。
まで以上に幅広い分野で利用できる、電界放出型冷陰極
素子を提供する事を目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、エミッ
タ上に低電界で電子を放出する材料（Ｃ、ＣＮ、ＢＣ
Ｎ、Ｃｓ、ＧａＮ、ＡｌＮなど）を容易に付加すること
ができ、これにより低損失で高効率の電界放出型冷陰極
素子を提供することができる。
タ上に低電界で電子を放出する材料（Ｃ、ＣＮ、ＢＣ
Ｎ、Ｃｓ、ＧａＮ、ＡｌＮなど）を容易に付加すること
ができ、これにより低損失で高効率の電界放出型冷陰極
素子を提供することができる。
【０００８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【０００９】図１は本発明の実施の形態に係る電界放出
型冷陰極素子の要部を示す図である。この図は、転写モ
ールド法と呼ばれる方法によりゲート付き電界放出型冷
陰極素子を作成した後、その上部から低電界で電子を放
出する材料６（この例ではＣを使用）によりエミッタ先
端部を覆ったものである。これによりエミッタの先端か
らの電子の放出がより低電界で行え、容易に高い性能を
持った電界放出型冷陰極素子を得ることができる。
型冷陰極素子の要部を示す図である。この図は、転写モ
ールド法と呼ばれる方法によりゲート付き電界放出型冷
陰極素子を作成した後、その上部から低電界で電子を放
出する材料６（この例ではＣを使用）によりエミッタ先
端部を覆ったものである。これによりエミッタの先端か
らの電子の放出がより低電界で行え、容易に高い性能を
持った電界放出型冷陰極素子を得ることができる。
【００１０】このように素子形成後に低電界電子放出材
料６で素子を覆えば、複雑なプロセスを経る事無く容易
に特性の良い素子を得ることが出来るばかりでなく、何
らかのプロセスにより電子放出特性に大きな影響を与え
る低電界電子放出材料の表面状態に無用のダメージを与
えることが無くなるため、一層特性の良い素子が得られ
る。
料６で素子を覆えば、複雑なプロセスを経る事無く容易
に特性の良い素子を得ることが出来るばかりでなく、何
らかのプロセスにより電子放出特性に大きな影響を与え
る低電界電子放出材料の表面状態に無用のダメージを与
えることが無くなるため、一層特性の良い素子が得られ
る。
【００１１】この場合、エミッタの先端のみならずゲー
ト電極７上にも膜６が堆積するが、電位分布の関係から
こちらの膜からの電子放出は起こらず、問題ない。むし
ろ、素子を動作させる際、残留ガスから生じるイオンに
よるゲート電極への悪影響を、ゲート電極が被覆される
ことにより防いでおり、好ましい状態である。
ト電極７上にも膜６が堆積するが、電位分布の関係から
こちらの膜からの電子放出は起こらず、問題ない。むし
ろ、素子を動作させる際、残留ガスから生じるイオンに
よるゲート電極への悪影響を、ゲート電極が被覆される
ことにより防いでおり、好ましい状態である。
【００１２】また、通常はエミッタの先端に堆積した膜
とゲート電極７上に堆積した膜はゲート電極７のオーバ
ーハングした形状により段切れを起こし、分離される。
よって、この方法によりエミッタとゲートが短絡するこ
とはない。仮に短絡したとしても、特に炭素系の低電界
電子放出材料は一般的に高抵抗でありほとんどゲート、
エミッタ間に電流が流れないため、問題無い。
とゲート電極７上に堆積した膜はゲート電極７のオーバ
ーハングした形状により段切れを起こし、分離される。
よって、この方法によりエミッタとゲートが短絡するこ
とはない。仮に短絡したとしても、特に炭素系の低電界
電子放出材料は一般的に高抵抗でありほとんどゲート、
エミッタ間に電流が流れないため、問題無い。
【００１３】この例では三極管構造を用いたが、ゲート
のない二極管構造でも同様の効果を得ることができる。
のない二極管構造でも同様の効果を得ることができる。
【００１４】実際の素子の利用方法は、このエミッタに
対向する位置にアノード電極を設け、これら全体を真空
パッケージに組込むことになる。
対向する位置にアノード電極を設け、これら全体を真空
パッケージに組込むことになる。
【００１５】図２は、本発明に係る他の実施例である。
この図は、Ｓｐｉｎｄｔ法と呼ばれる回転斜め蒸着を用
いてエミッタを作製する方法によりゲート付き電界放出
型冷陰極素子を作成した後、その上部から低電界で電子
を放出する材料６（この例ではＣ）によりエミッタ先端
部を覆ったものである。
この図は、Ｓｐｉｎｄｔ法と呼ばれる回転斜め蒸着を用
いてエミッタを作製する方法によりゲート付き電界放出
型冷陰極素子を作成した後、その上部から低電界で電子
を放出する材料６（この例ではＣ）によりエミッタ先端
部を覆ったものである。
【００１６】図３は、本発明に係る他の実施例である。
この図は、 Ｇｒｅｙ法と呼ばれる方法によりゲート付
き電界放出型冷陰極素子を作成した後、その上部から低
電界で電子を放出する材料（この例ではＣ）によりエミ
ッタ先端部を覆ったものである。
この図は、 Ｇｒｅｙ法と呼ばれる方法によりゲート付
き電界放出型冷陰極素子を作成した後、その上部から低
電界で電子を放出する材料（この例ではＣ）によりエミ
ッタ先端部を覆ったものである。
【００１７】図４は、本発明に係る他の実施例である。
この図では、特に凸状のエミッタを形成することなく基
板８の材料（高濃度にドープされたＳｉや、Ａｌ、Ｍｏ
などの金属）を直接低電界で電子を放出する材料で覆っ
ている。
この図では、特に凸状のエミッタを形成することなく基
板８の材料（高濃度にドープされたＳｉや、Ａｌ、Ｍｏ
などの金属）を直接低電界で電子を放出する材料で覆っ
ている。
【００１８】もともと先に挙げた各材料は低電界で電子
を放出できるので、特にエミッタの先端を先鋭にし電界
集中を起こさせなくとも十分な電子放出特性を得ること
ができる。
を放出できるので、特にエミッタの先端を先鋭にし電界
集中を起こさせなくとも十分な電子放出特性を得ること
ができる。
【００１９】この方法によれば、歩留まりが高く、低コ
ストで素子を量産することができる。
ストで素子を量産することができる。
【００２０】図５は、図４で直接下地を低電界電子放出
材料６で覆ったのに対し、一旦金属などの低抵抗材料１
３で基板を覆い、その上から低電界電子放出材料６で覆
った例である。こうすることにより、例えば基板にＳｉ
を用いた場合、高濃度にドープしているとはいえ金属よ
りは抵抗が高い。よって、この例のようにエミッタを金
属１３と併用すればより導通損失を減らすことができ
る。
材料６で覆ったのに対し、一旦金属などの低抵抗材料１
３で基板を覆い、その上から低電界電子放出材料６で覆
った例である。こうすることにより、例えば基板にＳｉ
を用いた場合、高濃度にドープしているとはいえ金属よ
りは抵抗が高い。よって、この例のようにエミッタを金
属１３と併用すればより導通損失を減らすことができ
る。
【００２１】また、金属１３の蒸着はゲート電極７の形
成と同時にできるため、特にコストの上昇を招くといっ
た問題も起こらない。
成と同時にできるため、特にコストの上昇を招くといっ
た問題も起こらない。
【００２２】図６は、本発明に係る他の実施例である。
この図は、図４や図５のような方法で素子を作成した場
合、エミッタ材料や低電界電子放出材料によりエミッタ
とゲートの間の短絡が起こる場合があるので、それを防
ぐ素子の作製方法を示した例である。
この図は、図４や図５のような方法で素子を作成した場
合、エミッタ材料や低電界電子放出材料によりエミッタ
とゲートの間の短絡が起こる場合があるので、それを防
ぐ素子の作製方法を示した例である。
【００２３】あらかじめエミッタ形成領域をゲート電極
および絶縁膜にＲＩＥなどによりエッチングし作製す
る。その後、絶縁膜３のみをエッチバックさせる。これ
によりゲート電極７がオーバーハングした状態になり、
この後に形成するエミッタ材料１３や低電界電子放出材
料６は段切れを起こし、エミッタとゲートの間の短絡を
確実に防ぐことができる。
および絶縁膜にＲＩＥなどによりエッチングし作製す
る。その後、絶縁膜３のみをエッチバックさせる。これ
によりゲート電極７がオーバーハングした状態になり、
この後に形成するエミッタ材料１３や低電界電子放出材
料６は段切れを起こし、エミッタとゲートの間の短絡を
確実に防ぐことができる。
【００２４】図７は、本発明に係る他の実施例である。
【００２５】これまでの実施例では、エミッタとゲート
の間の短絡を防止するために、ゲート電極をオーバーハ
ングさせる形状を用いてきた。
の間の短絡を防止するために、ゲート電極をオーバーハ
ングさせる形状を用いてきた。
【００２６】しかしながら、このような素子形状を用い
ると、場合によっては不必要にゲート電極がエミッタに
覆い被さり、エミッタから放出された電子がゲートの方
に流れてしまい、アノードに届かないという問題が生じ
る恐れがある。これは通電能力の低下や、利得の低下を
招き、素子の特性を大きく悪化させることになる。
ると、場合によっては不必要にゲート電極がエミッタに
覆い被さり、エミッタから放出された電子がゲートの方
に流れてしまい、アノードに届かないという問題が生じ
る恐れがある。これは通電能力の低下や、利得の低下を
招き、素子の特性を大きく悪化させることになる。
【００２７】この実施例では絶縁膜３とゲート電極７と
の間に例えばドープされていないポリシリコン１４を挟
み込み、このポリシリコンをマスクとして絶縁膜をエッ
チバックさせるとともに、ゲート電極もエッチバックを
させ、不用意にゲート電極がエミッタを覆わないように
している。これにより、エミッタに対してゲート電極は
エッチバックにより実効的な開口面積が大きくなり、不
要なゲート電流の増加を防ぐことができる。ポリシリコ
ン１４は高抵抗であり、この部分に電流が流れることは
ないので、これまでの実施例に存在する問題はない。
の間に例えばドープされていないポリシリコン１４を挟
み込み、このポリシリコンをマスクとして絶縁膜をエッ
チバックさせるとともに、ゲート電極もエッチバックを
させ、不用意にゲート電極がエミッタを覆わないように
している。これにより、エミッタに対してゲート電極は
エッチバックにより実効的な開口面積が大きくなり、不
要なゲート電流の増加を防ぐことができる。ポリシリコ
ン１４は高抵抗であり、この部分に電流が流れることは
ないので、これまでの実施例に存在する問題はない。
【００２８】図８は、本発明に係る他の実施例である。
【００２９】この実施例では、ゲート電極を２段に設け
ることにより、下側（エミッタに近い側）のゲート電極
１６をマスクにして絶縁膜をエッチバックさせゲートと
エミッタの短絡を防ぐとともに、素子完成後はこの下側
のゲート１６に負バイアスをかけることにより、上側の
ゲート電極７からもたらされる電界により放出された電
子の軌道を中央に集め、一層ゲートに流れ込む不用の電
子電流を低減することができる。
ることにより、下側（エミッタに近い側）のゲート電極
１６をマスクにして絶縁膜をエッチバックさせゲートと
エミッタの短絡を防ぐとともに、素子完成後はこの下側
のゲート１６に負バイアスをかけることにより、上側の
ゲート電極７からもたらされる電界により放出された電
子の軌道を中央に集め、一層ゲートに流れ込む不用の電
子電流を低減することができる。
【００３０】図９は、本発明に係る他の実施例である。
【００３１】この例では図９で平面型のエミッタを用い
ていたところに、先端を先鋭化したエミッタを用いた例
である。
ていたところに、先端を先鋭化したエミッタを用いた例
である。
【００３２】図１０は、本発明に係るゲート配線を取り
出す例である。
出す例である。
【００３３】素子表面の一部にゲート配線を行うゲート
電極のパッド部分１８を設け、この場所にワイアボンデ
ィング等によりゲート配線を行う。
電極のパッド部分１８を設け、この場所にワイアボンデ
ィング等によりゲート配線を行う。
【００３４】本発明においては、素子の形状を総て形成
してから全面を低電界電子材料により覆うわけである
が、この場合、ゲート配線を行うパッド部分も同時に覆
われてしまう。
してから全面を低電界電子材料により覆うわけである
が、この場合、ゲート配線を行うパッド部分も同時に覆
われてしまう。
【００３５】通常は低電界電子材料の膜厚は極めて薄い
ので、特にパッド部分の膜を除去しなくとも超音波ボン
ディング等を行えば容易に膜を突き抜けて、ゲート電極
とコンタクトすることが出来る。
ので、特にパッド部分の膜を除去しなくとも超音波ボン
ディング等を行えば容易に膜を突き抜けて、ゲート電極
とコンタクトすることが出来る。
【００３６】もし、パッド部分の膜を除去したい場合
は、機械的研磨等により他の部分の膜に影響を与えない
方法で容易に膜を除去できるので問題無い。さらに、パ
ッド部分を素子の片側に形成しておけば、この部分のみ
エッチングなどにより容易に除去できる。
は、機械的研磨等により他の部分の膜に影響を与えない
方法で容易に膜を除去できるので問題無い。さらに、パ
ッド部分を素子の片側に形成しておけば、この部分のみ
エッチングなどにより容易に除去できる。
【００３７】いずれにせよ、低電界電子放出材料の膜の
表面状態に何らのダメージを与える事無く、ゲート配線
を行うことが出来る。
表面状態に何らのダメージを与える事無く、ゲート配線
を行うことが出来る。
【００３８】この例では、ゲート配線は素子の上部か
ら、エミッタ（カソード）配線は素子の底面から行うも
のであるが、素子の上部にカソードパッド部を設けて、
カソード配線もゲート配線同様素子上部から行うように
することもできる。
ら、エミッタ（カソード）配線は素子の底面から行うも
のであるが、素子の上部にカソードパッド部を設けて、
カソード配線もゲート配線同様素子上部から行うように
することもできる。
【００３９】
【発明の効果】本発明によれば、余分なプロセスやコス
トの増大を招くことなく、電界放出型冷陰極素子におい
て通電能力に優れた素子を提供することが出来る。
トの増大を招くことなく、電界放出型冷陰極素子におい
て通電能力に優れた素子を提供することが出来る。
【００４０】結果として、容易に電界放出型冷陰極素子
の大電流化、高耐圧化を行なう事ができる。
の大電流化、高耐圧化を行なう事ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電界放出型冷陰極素
子の要部を示す図である。
子の要部を示す図である。
【図２】本発明の他の実施形態に係る電界放出型冷陰極
素子の要部を示す図である。
素子の要部を示す図である。
【図３】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図４】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図５】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図６】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図７】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図８】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図９】本発明のさらに他の実施形態に係る電界放出型
冷陰極素子の要部を示す図である。
冷陰極素子の要部を示す図である。
【図１０】本発明のさらに他の実施形態に係る電界放出
型冷陰極素子の要部を示す図である。
型冷陰極素子の要部を示す図である。
【図１１】本発明のさらに他の実施形態に係る電界放出
型冷陰極素子の要部を示す図である。
型冷陰極素子の要部を示す図である。
１…ｐ型Ｓｉ基板 ２…ｎ型Ｓｉ層 ３…絶縁膜 ４…エミッタ ５…エミッタ裏面層 ６…低電界電子放出材料膜 ７…ゲート電極 ８…エミッタ基板 ９…リフトオフ用バッファ層 １０…エミッタ材料 １１…異方性エッチング用マスク １２…ゲート絶縁膜 １３…低抵抗エミッタ膜 １４…ゲートバッファ層 １５…第２の絶縁膜 １６…第２のゲート電極 １７…エミッタアレイ部 １８…ゲートパッド（コンタクト）部
Claims (5)
- 【請求項１】 先端部が先鋭な凸状のエミッタと、前記
エミッタの周囲にエミッタ先端部が露出するように設け
られた絶縁膜と、前記絶縁膜上にエミッタ先端部が露出
するように設けられたゲート電極とを有し、前記露出し
たエミッタ先端部が電子を放出しやすくする物質により
覆われていることを特徴とする電界放出型冷陰極素子。 - 【請求項２】 エミッタの周囲のゲート電極上もエミッ
タ先端部と同様の物質で覆われていることを特徴とする
請求項１記載の電界放出型冷陰極素子。 - 【請求項３】 エミッタが平面構造であることを特徴と
する請求項２記載の電界放出型冷陰極素子。 - 【請求項４】 エミッタの周囲にエミッタ先端部が露出
するように設けられた第２の絶縁膜と、前記第２の絶縁
膜上にエミッタ先端部が露出するように設けられた第２
のゲート電極とを有することを特長とする請求項１記載
の電界放出型冷陰極素子。 - 【請求項５】 エミッタが平面構造であることを特徴と
する請求項４記載の電界放出型冷陰極素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267598A JP2000067737A (ja) | 1998-08-19 | 1998-08-19 | 電界放出型冷陰極素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267598A JP2000067737A (ja) | 1998-08-19 | 1998-08-19 | 電界放出型冷陰極素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000067737A true JP2000067737A (ja) | 2000-03-03 |
Family
ID=16943040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267598A Pending JP2000067737A (ja) | 1998-08-19 | 1998-08-19 | 電界放出型冷陰極素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000067737A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327498A (ja) * | 2004-05-12 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | 冷陰極素子及びその製造方法 |
| KR100623097B1 (ko) | 2004-09-06 | 2006-09-19 | 일진다이아몬드(주) | 이중 에미터의 3극 구조를 갖는 전계 방출 장치 |
| JP2006318836A (ja) * | 2005-05-16 | 2006-11-24 | Sony Corp | 電子放出パネル及び平面型表示装置 |
-
1998
- 1998-08-19 JP JP23267598A patent/JP2000067737A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327498A (ja) * | 2004-05-12 | 2005-11-24 | Nippon Hoso Kyokai <Nhk> | 冷陰極素子及びその製造方法 |
| KR100623097B1 (ko) | 2004-09-06 | 2006-09-19 | 일진다이아몬드(주) | 이중 에미터의 3극 구조를 갖는 전계 방출 장치 |
| JP2006318836A (ja) * | 2005-05-16 | 2006-11-24 | Sony Corp | 電子放出パネル及び平面型表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057636A (en) | Micro power switch using a cold cathode and a driving method thereof | |
| US7102157B2 (en) | Nanotube-based vacuum devices | |
| JPH0340332A (ja) | 電界放出型スウィチング素子およびその製造方法 | |
| JP3487236B2 (ja) | 電界放射型電子源およびその製造方法 | |
| Park et al. | Lateral field emission diodes using SIMOX wafer | |
| US7176478B2 (en) | Nanotube-based vacuum devices | |
| JPH07201273A (ja) | 電界放出冷陰極とこれを用いた電子管 | |
| JP2000067737A (ja) | 電界放出型冷陰極素子 | |
| JP2002170829A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3417852B2 (ja) | 電力用素子 | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| JP3407289B2 (ja) | 電子放出装置およびその駆動方法 | |
| US6771011B2 (en) | Design structures of and simplified methods for forming field emission microtip electron emitters | |
| JP3320603B2 (ja) | 電界放出型冷陰極装置及びその製造方法 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JPH1021821A (ja) | フィールドエミッタ | |
| US9754756B2 (en) | Vacuum integrated electronic device and manufacturing process thereof | |
| JPH0567426A (ja) | 電界放出型電子源 | |
| JPH08148080A (ja) | アレイ状電界放射冷陰極とその製造方法 | |
| JP2001101964A (ja) | 集束電極付電界放出型冷陰極搭載電子銃 | |
| JPH0456040A (ja) | 微小真空デバイス | |
| JP2624111B2 (ja) | 冷陰極素子 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JPH05314892A (ja) | 電界放出陰極装置 |