JP2000260931A

JP2000260931A - 半導体装置およびその製造方法

Info

Publication number: JP2000260931A
Application number: JP11058478A
Authority: JP
Inventors: Hideaki Kameyama; 英明亀山
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1999-03-05
Filing date: 1999-03-05
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】連結可能な複数の半導体装置における交換を
自在とし、かつ実装基板上への実装密度の向上を図る。【解決手段】半導体チップ１が組み込まれ、かつ相互
に連結可能な連結部４ｂが外周に形成されたパッケージ
本体４と、パッケージ本体４の連結部４ｂに露出して設
けられ、かつ半導体チップ１のパッド１ｂに対応してこ
れと電気的に接続されたアウタリード２ａと、アウタリ
ード２ａと繋がって形成されたインナリード２ｂと、半
導体チップ１を支持するタブ２ｃと、半導体チップ１の
パッド１ｂとインナリード２ｂとを電気的に接続するボ
ンディングワイヤ３とからなり、複数のパッケージ本体
４同士を連結部４ｂを介して機械的に連結した際に、相
互のアウタリード２ａが電気的に接続するように、かつ
取り外し自在に連結可能な構造である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、複数の半導体装置を備えたモジュール製品
やシステム製品に適用して有効な技術に関する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】複数の半導体装置を備えたモジュール製品
やシステム製品（例えば、システムＬＳＩ（Large Scal
e Integration)、メモリモジュールまたはシステムボー
ドなど）を製造する場合、実装基板（またはモジュール
基板）上に配線パターンを形成して、これにより、各半
導体装置に組み込まれた半導体チップのそれぞれに対応
する表面電極同士を電気的に接続している。

【０００４】そこで、システムＬＳＩでは、シリコンの
半導体ウェハ上で各機能を集積した１チップ化を図って
おり、この半導体チップを搭載した半導体装置をシステ
ム製品としている。

【０００５】また、メモリモジュールでは、それぞれに
メモリチップを有した複数の半導体装置をモジュール基
板上に搭載してこれをモジュール製品としている。

【０００６】さらに、システムボードでは、それぞれに
異なった機能の半導体チップを有した複数の半導体装置
を実装基板上にはんだ実装し、これをシステム製品とし
ている。

【０００７】なお、メモリモジュールについては、例え
ば、株式会社工業調査会、１９９３年９月１日発行「電
子材料９月号」、３３〜３９頁に記載されている。

【０００８】

【発明が解決しようとする課題】ところが、前記した技
術のメモリモジュールやシステムボードでは、実装基板
（モジュール基板）上においてこれに形成された配線パ
ターンによって各半導体装置が電気的に接続されるた
め、実装基板にこの配線パターンを形成する配線領域が
必要となり、その結果、実装基板上での半導体装置の実
装密度の向上が難しいことが問題となる。

【０００９】また、システムＬＳＩについては、メモリ
部、ＣＰＵ（Central Processing Unit)部、ゲートアレ
イ部などの各機能を１チップ化するため、半導体チップ
が大形化する。そこで、チップサイズを抑えるために
は、微細化プロセスを採用しなければならないが、微細
化プロセスを採用した場合には、微小異物による欠陥不
良の発生の可能性が高くなることが考えられ、１チップ
化されたシステムＬＳＩでは、チップ内の一部機能が故
障した際、システムＬＳＩを再生することが不可能であ
り、システムＬＳＩの歩留りの低下およびコスト高を引
き起こすことが問題となる。

【００１０】本発明の目的は、交換自在で、かつ実装基
板上の実装密度の向上を図る半導体装置およびその製造
方法を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１３】すなわち、本発明の半導体装置は、半導体
チップが組み込まれ、相互に連結可能な連結部が外周に
形成されたパッケージ本体と、前記パッケージ本体の前
記連結部に露出して設けられ、前記半導体チップの表面
電極に対応してこれと電気的に接続された外部端子であ
るアウタリードと、前記連結部を介して異なったパッケ
ージ本体同士を連結させた際に、相互の前記半導体チッ
プの対応する前記表面電極同士を相互の前記アウタリー
ドを介して電気的に接続する配線部とを有し、異なった
パッケージ本体同士を前記連結部を介して機械的に連結
した際に、相互の前記アウタリードが電気的に接続する
ように取り外し自在に連結し得るものである。

【００１４】これにより、半導体装置をブロック化する
ことができるとともに、組み合わせた半導体装置の交換
が可能となる。

【００１５】その結果、半導体装置を機械的に組み合わ
せて実装基板上に実装することができ、これにより、複
数の半導体装置を実装基板に実装する際に、半導体装置
同士を電気的に接続させる配線パターンを実装基板に設
ける必要がなくなる。

【００１６】したがって、実装基板上の半導体装置の実
装密度を向上できる。

【００１７】また、本発明の半導体装置の製造方法は、
半導体チップを内部に備え、相互に連結可能な外周の連
結部に前記半導体チップの表面電極に対応して電気的に
接続されたアウタリードを配置したパッケージ本体を形
成する工程を有し、異なったパッケージ本体同士を前記
連結部を介して機械的に連結した際に、相互の前記半導
体チップの対応する前記表面電極同士が相互の前記アウ
タリードを介して電気的に接続するように取り外し自在
に連結し得る半導体装置を組み立てるものである。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１９】図１は本発明の半導体装置の内部構造の実
施の形態の一例を示す図であり、（ａ),（ｃ）はパッケ
ージ本体を透過して示す平面図、（ｂ）は（ａ）のＡ−
Ａ断面を示す断面図、（ｄ）は（ｃ）のＢ−Ｂ断面を示
す断面図、図２は図１に示す半導体装置の側面の構造の
一例を示す側面図、図３は図１に示す半導体装置のアウ
タリードの構造の一例を示す拡大部分斜視図、図４は図
１に示す半導体装置の製造方法の実施の形態の一例を示
す組み立てプロセス図、図５は本発明の半導体装置を組
み合わせて製造されるメモリモジュールの構造の一例を
示す斜視図である。

【００２０】本実施の形態の半導体装置は、例えば、メ
モリモジュールやシステムＬＳＩまたはシステムボード
などのように複数の半導体装置を実装して組み立てられ
るモジュール製品やシステム製品に使用されるものであ
る。

【００２１】本実施の形態の半導体装置の構成は、半導
体チップ１が組み込まれ、かつ相互に連結可能な連結部
４ｂが外周に形成されたパッケージ本体４と、パッケー
ジ本体４の連結部４ｂに露出して設けられ、かつ半導体
チップ１のパッド１ｂ（表面電極）に対応してこれと電
気的に接続されたアウタリード２ａと、アウタリード２
ａと繋がって形成されたインナリード２ｂと、半導体チ
ップ１を支持するタブ２ｃ（チップ支持部）と、半導体
チップ１のパッド１ｂとこれに対応するインナリード２
ｂとを電気的に接続するボンディングワイヤ３とからな
り、複数のパッケージ本体４同士を連結部４ｂを介して
機械的に連結した際に、相互のアウタリード２ａが電気
的に接続するように、かつ取り外し自在に連結し得るも
のである。

【００２２】すなわち、本実施の形態の半導体装置は、
複数の半導体装置においてそれぞれの外周に形成された
連結部４ｂによって相互に機械的に連結可能なものであ
り、複数の半導体装置を組み合わせてブロック化し、こ
れにより、実装基板５に搭載するとともに、半導体装置
同士の電気的な接続を図ってシステム製品やモジュール
製品などに使用されるものである。

【００２３】したがって、１つのシステム製品またはモ
ジュール製品において連結される前記半導体装置の個数
は、その機能や用途に応じて種々変わるものであり、ま
た、取り外し自在すなわち交換自在に連結されるため、
その連結個数は、特に限定されるものではない。

【００２４】本実施の形態では、図５に示すメモリモジ
ュール３０を組み立てる場合を例に取り上げて説明す
る。

【００２５】ここで、本実施の形態の半導体装置では、
パッケージ本体４の形状が略直方体であり、その平面形
状は、長方形であるため、図１に示すように、パッケー
ジ本体４の長手方向の左右の側面４ａに凹凸状の連結部
４ｂが形成され、相互の前記凹凸状の連結部４ｂをはめ
込んで複数のパッケージ本体４の側面４ａ同士が連結さ
れる。

【００２６】なお、図１において、図１（ａ）に示す半
導体装置をパッケージ１０とし、図１（ｂ）に示す半導
体装置をパッケージ１１とする。

【００２７】したがって、パッケージ１０およびパッケ
ージ１１の全ての凹凸状の連結部４ｂは、凹部の開口幅
が凸部の幅より僅かに狭く形成されており、これによ
り、凸部を凹部に嵌めた際には、両者が容易に分離しな
い程度に凸部と凹部とが嵌合するように形成されてい
る。

【００２８】さらに、図２に示すパッケージ１０または
図３に示すパッケージ１１のように、それぞれの半導体
装置のアウタリード２ａは等ピッチで、かつパッケージ
本体４の左右の側面４ａに露出して配置されており、側
面４ａの溝部に、それより僅かに突出する程度に折り曲
げて収容されている。

【００２９】これにより、例えば、図１に示すように、
パッケージ１０の向かって右側の側面４ａの連結部４ｂ
と、パッケージ１１の向かって左側の側面４ａの連結部
４ｂとをはめ込んだ際には、それぞれに設けられたアウ
タリード２ａ同士が接触し、電気的接続を行うことが可
能になる。

【００３０】ただし、連結部４ｂでの連結は、単に、機
械的にそれぞれの凸部が凹部に嵌まっているだけである
ため、２つの半導体装置を分離する際には、両者を分離
させる方向に引っ張ることにより、比較的簡単に分離す
ることができる。

【００３１】また、本実施の形態の半導体装置に組み込
まれる半導体チップ１においては、連結部４ｂを介して
複数のパッケージ本体４同士を連結した際に、相互の半
導体チップ１の対応するパッド１ｂ同士を相互のアウタ
リード２ａを介して電気的に接続する配線が、半導体チ
ップ１の内部配線に形成されている。

【００３２】すなわち、半導体製造工程の前工程におい
て、半導体ウェハの状態で各々のチップ領域に内部配線
を形成する際に、半導体装置同士を電気的に接続する前
記配線も一緒に形成しておくものである。

【００３３】なお、図１に示すパッケージ１０，１１で
は、図中それぞれ最上位位置および最下位位置（左右両
側とも）に配置されたインナリード２ｂおよびアウタリ
ード２ａが、電源ライン６（ＶｓｓまたはＶｃｃ）とな
っており、他のインナリード２ｂおよびアウタリード２
ａが信号系または制御系などの端子となっている。

【００３４】したがって、パッケージ１０とパッケージ
１１とがそれぞれの側面４ａの連結部４ｂを介して連結
されると、それぞれの電源系、信号系および制御系など
のアウタリード２ａが接触して電気的に接続される。

【００３５】また、それぞれの半導体装置において半導
体チップ１は、タブ２ｃ上に搭載され、かつタブ２ｃは
タブ吊りリード２ｄによって支持されている。

【００３６】なお、インナリード２ｂ、アウタリード２
ａ、タブ２ｃ、タブ吊りリード２ｄは、図示しないリー
ドフレームとして一体で形成されていたものであり、パ
ッケージ１０、１１を組み立てる際に前記リードフレー
ムを用いて組み立て、パッケージ本体４形成後の切断工
程において前記リードフレームからアウタリード２ａを
切断分離してものである。

【００３７】ここで、前記リードフレームは、例えば、
銅または鉄−ニッケル合金などによって形成された薄板
状の部材であり、したがって、インナリード２ｂ、アウ
タリード２ａ、タブ２ｃおよびタブ吊りリード２ｄは、
銅または鉄−ニッケル合金などによって形成されてい
る。

【００３８】また、ボンディングワイヤ３は、例えば、
金線などである。

【００３９】さらに、パッケージ１０やパッケージ１１
のパッケージ本体４は、例えば、エポキシ系の熱硬化樹
脂を用いたモールド方法によって形成されたものであ
る。

【００４０】次に、図４に示す組み立てプロセスに基づ
いて本実施の形態の半導体装置の製造方法について説明
する。

【００４１】まず、ステップＳ１により、主面１ａに半
導体集積回路（素子）が形成された複数の半導体チップ
１（半導体ペレットともいう）を準備する。

【００４２】ここで、半導体チップ１は、その内部配線
に、複数（例えば、パッケージ１０とパッケージ１１）
の半導体チップ１の対応するパッド１ｂ同士を相互の半
導体装置のアウタリード２ａを介して電気的に接続する
配線が形成されているものである。

【００４３】すなわち、半導体製造工程の前工程におい
て、半導体ウェハの状態で各々のチップ領域に前記内部
配線を形成する際に、半導体装置（パッケージ１０とパ
ッケージ１１）同士を電気的に接続する前記配線も一緒
に形成されているものである。

【００４４】一方、複数のインナリード２ｂと、これに
繋がるアウタリード２ａと、半導体チップ１を支持可能
なチップ支持部であるタブ２ｃと、これを支持するタブ
吊りリード２ｄとが形成されたリードフレームを準備す
る（ステップＳ２）。

【００４５】その後、半導体チップ１と前記リードフレ
ームとを供給し、ステップＳ３により、半導体チップ１
を前記リードフレームのタブ２ｃに搭載するチップマウ
ントを行う。

【００４６】その際、タブ２ｃのチップ支持面にダイボ
ンド材（例えば、樹脂系のペースト材）を塗布し、その
上方から半導体チップ１をタブ２ｃに載置してチップマ
ウントを行う。

【００４７】続いて、ステップＳ４により、半導体チッ
プ１のパッド１ｂ（表面電極）とこれに対応するインナ
リード２ｂとをワイヤボンディングによって電気的に接
続する。

【００４８】ここでは、金線などのボンディングワイヤ
３を用いてワイヤボンディングを行って半導体チップ１
のパッド１ｂとインナリード２ｂとを電気的に接続す
る。

【００４９】その後、ステップＳ５により、モールドに
よる樹脂封止を行って半導体チップ１やインナリード２
ｂおよびボンディングワイヤ３を封止する。

【００５０】その際、パッケージ１０とパッケージ１１
とが相互に連結可能なようにそれぞれの外周の左右の側
面４ａに凹凸状の連結部４ｂを形成してパッケージ本体
４を形成する。

【００５１】なお、パッケージ１０とパッケージ１１と
では、それぞれの側面４ａの凹凸が互い違いに配置され
て形成されている。

【００５２】この状態では、それぞれのパッケージ本体
４の側面４ａにおいて、アウタリード２ａが突出してい
る。

【００５３】その後、ステップＳ６により、半導体チッ
プ１のパッド１ｂに対応してこれと電気的に接続された
アウタリード２ａの切断・成形を行う。

【００５４】つまり、それぞれの半導体装置の側面４ａ
から突出したアウタリード２ａを所定箇所で切断してリ
ードフレームから分離するとともに、図３に示すように
アウタリード２ａがこの側面４ａの連結部４ｂに露出し
て配置され、かつ側面４ａの溝部に収容されるように、
このアウタリード２ａを所定箇所で下方に曲げ成形す
る。

【００５５】これにより、パッケージ１０とパッケージ
１１とをそれぞれパッケージ本体４同士を連結部４ｂを
介して機械的に連結した際に、相互の半導体チップ１の
対応するパッド１ｂ同士が相互のアウタリード２ａを介
して電気的に接続し、かつ取り外し自在として連結でき
るようにパッケージ本体４を形成できる。

【００５６】その後、ステップＳ７により、所定の検査
と選別を行って良品のパッケージ１０とパッケージ１１
とを取得する。

【００５７】なお、本実施の形態の半導体装置（パッケ
ージ１０およびパッケージ１１）では、パッケージ本体
４の側面４ａに凹凸状の連結部４ｂが形成されているた
め、相互の凹凸状の連結部４ｂをはめ込んで（一方の凸
部を他方の凹部にはめ込んで）相互のパッケージ本体４
の側面４ａ同士を機械的に連結し、これにより、モジュ
ール製品であるメモリモジュール３０を組み立てる。

【００５８】そこで、図５は、同様の方法によって製造
された本実施の形態の半導体装置であるパッケージ１
０，１１，１２，１３，１４を用いて組み立てたメモリ
モジュール３０を示したものである。

【００５９】ここで、５つの半導体装置のうち端部に配
置されるパッケージ１３，１４は、他のパッケージ１
０，１１，１２と比較して外形形状が異なっている。

【００６０】つまり、パッケージ１３，１４は、片側の
側面４ａにのみ凹凸状の連結部４ｂが形成されている。
ただし、パッケージ１３，１４においても両側の側面４
ａに凹凸状の連結部４ｂが形成されていてもよい。

【００６１】さらに、図５に示すメモリモジュール３０
の実装基板５には、そのパッケージ支持面５ｂに、連結
してブロック化された５つの半導体装置を搭載する凹部
が形成されており、この凹部の両端には複数の基板端子
５ａが形成されている。

【００６２】また、パッケージ支持面５ｂの長手方向の
片側の外周端部には、外部装置と電気的な接続を図るコ
ネクタ端子５ｃが形成されている。

【００６３】これにより、それぞれの連結部４ｂによっ
て機械的に連結してブロック化された５つのパッケージ
１０，１１，１２，１３，１４を実装基板５に搭載し、
これによって、メモリモジュール３０を組み立てること
ができる。

【００６４】本実施の形態の半導体装置およびその製造
方法によれば、以下のような作用効果が得られる。

【００６５】すなわち、複数のパッケージ本体４同士を
連結部４ｂを介して機械的に連結した際に相互のアウタ
リード２ａが電気的に接続するように、かつ取り外し自
在に連結し得るような半導体装置としたことにより、こ
の半導体装置をブロック化することができる。

【００６６】したがって、半田などを用いずに連結およ
び実装を行っているため、半導体装置に故障などが発生
した際には、不良の半導体装置のみの交換が可能とな
る。

【００６７】また、複数の半導体装置を機械的に組み合
わせて実装基板５上に実装することができるため、複数
の半導体装置を実装基板５に実装する際に、半導体装置
同士を電気的に接続させる配線パターンを実装基板５に
設ける必要がなくなる。

【００６８】その結果、実装基板５上の半導体装置の実
装密度を向上できる。

【００６９】なお、図５に示すように、５つの半導体装
置を組み合わせてメモリモジュール３０を組み立てる際
には、１つの半導体装置が故障した場合でも容易に半導
体装置を交換することができ、メモリモジュール３０自
体を不良品にしなくて済み、コストを低減できる。

【００７０】さらに、メモリモジュール３０において
は、組み合わせる半導体装置の個数を容易に変えること
ができ、その結果、メモリ容量の増減を自由に変更する
ことができる。

【００７１】また、相互の半導体チップ１の対応するパ
ッド１ｂ同士を相互のアウタリード２ａを介して電気的
に接続させる配線が半導体チップ１の内部配線に形成さ
れていることにより、半導体装置製造工程の後工程は、
既存の設備で製造可能となり、半導体装置を容易に組み
立てることができる。

【００７２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【００７３】例えば、前記実施の形態で説明した半導体
装置におけるインナリード２ｂの引き回しについては様
々のものが考えられるが、図１に示したパッケージ１
０，１１における電源ライン６をさらに強化したものを
図６に示す。

【００７４】ここで、図６（ａ）に示すパッケージ１５
と、図６（ｂ）に示すパッケージ１６は、両者とも電源
ライン６を強化したものであり、２枚のリードフレーム
（１枚は前記実施の形態で用いたリードフレームと同様
のもので、他の１枚は電源ライン６のインナリード２ｂ
およびアウタリード２ａが形成されたリードフレーム）
を用いて電源ライン６用のインナリード２ｂおよびアウ
タリード２ａを階層構造で設けたものである。

【００７５】なお、この構造の半導体装置では、連結さ
れてブロック化される複数の半導体装置のうち端部に配
置される半導体装置において、電源用のパッド１ｂにボ
ンディングワイヤ３によって電気的に接続されたアウタ
リード２ａと、その上層から引き回された強化用の電源
ライン６とを機械的接続によってコンタクトさせ、これ
により、ブロック化された半導体装置全体にその上層で
５本の強化用の電源ライン６を配置させるものである。

【００７６】したがって、チップマウント後、その上層
に電源ライン６用のリードフレームを配置し、さらに、
全てのパッド１ｂに対してワイヤボンディングを行った
後、モールドを行うものである。

【００７７】また、図７に示す半導体装置は、例えば、
５つのパッケージ１０，１１，１２，１３，１４をそれ
ぞれ連結部４ｂを介して連結し、これにより、ブロック
化したものを枠フレーム７にはめ込んだものである。

【００７８】この枠フレーム７にはめ込んだ状態で、図
５に示すような実装基板５に実装するものである。

【００７９】また、前記実施の形態および前記他の実施
の形態では、半導体装置の平面形状が略長方形の場合を
説明したが、前記半導体装置の形状は、図８（ａ),
（ｂ）に示す他の実施の形態の半導体装置（パッケージ
１７，１８，１９，２０）のように、その平面形状が、
略直角二等辺三角形などであってもよい。

【００８０】ここで、図８は、４つの半導体装置（パッ
ケージ１７，１８，１９，２０）を組み合わせて製造す
るシステムＬＳＩの一例を示したものであり、さらに、
図９は、図８（ａ）に示す４つの半導体装置のうち、そ
の代表として、パッケージ１７の内部構造を透過して示
したものであり、このパッケージ１７においても、共通
端子となる電源ライン６（ＶｓｓまたはＶｃｃ）が２本
形成されている。

【００８１】つまり、それぞれの半導体装置において２
つの短辺の側面４ａに凹凸状の連結部４ｂが形成され、
この連結部４ｂ同士を連結させて半導体装置を組み合わ
せるものである。

【００８２】なお、複数の半導体装置を組み合わせてシ
ステムＬＳＩを組み立てた際には、その組み立てが容易
になり、かつ組み立て後、一部の半導体装置が故障して
もその故障した半導体装置のみの取り外しと交換とを容
易に行うことができる。

【００８３】その結果、システムＬＳＩを再生させるこ
とが可能になり、これにより、システムＬＳＩの歩留り
の向上とコスト低減とを図ることができる。

【００８４】また、複数の半導体装置を組み合わせてシ
ステムボードを組み立ててもよく、前記システムボード
を組み立てる際には、半導体装置同士を電気的に接続さ
せる配線パターンを実装基板５（図５参照）に設ける必
要がなくなるため、前記実施の形態の場合と同様に実装
基板５上の半導体装置の実装密度を向上できる。

【００８５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００８６】（１）．複数のパッケージ本体同士を連結
部を介して機械的に連結した際に相互のアウタリードが
電気的に接続するように取り外し自在に連結し得るよう
な半導体装置としたことにより、この半導体装置をブロ
ック化して組み合わせることができる。これにより、半
導体装置の交換が可能になるとともに、半導体装置同士
を電気的に接続させる配線パターンを実装基板に設ける
必要がなくなるため、その結果、実装基板上の半導体装
置の実装密度を向上できる。

【００８７】（２）．複数の半導体装置を組み合わせて
システムＬＳＩを組み立てる際には、その組み立てが容
易になるとともに、組み立て後、一部の半導体装置が故
障してもこの故障した半導体装置のみの交換を容易に行
うことができ、これにより、システムＬＳＩを再生させ
ることが可能になる。したがって、システムＬＳＩの歩
留りの向上とコスト低減とを図ることができる。

【００８８】（３）．複数の半導体装置を組み合わせて
メモリモジュールを組み立てる際には、組み合わせる半
導体装置の個数を容易に変えることができ、その結果、
メモリ容量の増減を自由に変更することができる。

【図面の簡単な説明】

【図１】（ａ),（ｂ),（ｃ),（ｄ）は本発明の半導体装
置の内部構造の実施の形態の一例を示す図であり、
（ａ),（ｃ）はパッケージ本体を透過して示す平面図、
（ｂ）は（ａ）のＡ−Ａ断面を示す断面図、（ｄ）は
（ｃ）のＢ−Ｂ断面を示す断面図である。

【図２】図１に示す半導体装置の側面の構造の一例を示
す側面図である。

【図３】図１に示す半導体装置のアウタリードの構造の
一例を示す拡大部分斜視図である。

【図４】図１に示す半導体装置の製造方法の実施の形態
の一例を示す組み立てプロセス図である。

【図５】本発明の半導体装置を組み合わせて製造される
メモリモジュールの構造の一例を示す斜視図である。

【図６】（ａ),（ｂ) は本発明の他の実施の形態の半導
体装置の構造を示す平面図である。

【図７】本発明の半導体装置を組み合わせて製造される
モジュール製品の変形例の構造を示す平面図である。

【図８】（ａ),（ｂ) は本発明の他の実施の形態の半導
体装置を組み合わせて製造されるシステムＬＳＩの構造
を示す図であり、（ａ）は４つの半導体装置によって組
み合わされるシステムＬＳＩの平面図、（ｂ）は（ａ）
のＣ−Ｃ断面を示す断面図である。

【図９】図８に示す他の実施の形態の４つの半導体装置
のうちの１つの内部構造をそのパッケージ本体を透過し
て示す平面図である。

【符号の説明】

１半導体チップ１ａ主面１ｂパッド（表面電極）２ａアウタリード２ｂインナリード２ｃタブ（チップ支持部）２ｄタブ吊りリード３ボンディングワイヤ４パッケージ本体４ａ側面４ｂ連結部５実装基板５ａ基板端子５ｂパッケージ支持面５ｃコネクタ端子６電源ライン７枠フレーム１０，１１，１２，１３，１４，１５，１６，１７，１
８，１９，２０パッケージ（半導体装置）３０メモリモジュール

フロントページの続きＦターム(参考） 4M109 AA01 BA01 CA21 DA07 GA02 5F067 AA02 AB04 BC06 BC16 CB02 CB03 DF01

Claims

【特許請求の範囲】

【請求項１】半導体チップが組み込まれ、相互に連結
可能な連結部が外周に形成されたパッケージ本体と、前記パッケージ本体の前記連結部に露出して設けられ、
前記半導体チップの表面電極に対応してこれと電気的に
接続されたアウタリードとを有し、複数の前記パッケージ本体同士を前記連結部を介して機
械的に連結した際に、相互の前記アウタリードが電気的
に接続するように取り外し自在に連結し得ることを特徴
とする半導体装置。
【請求項２】請求項１記載の半導体装置であって、前
記パッケージ本体の側面に凹凸状の前記連結部が形成さ
れ、相互の前記凹凸状の前記連結部をはめ込んで複数の
前記パッケージ本体の側面同士が連結されることを特徴
とする半導体装置。
【請求項３】請求項１または２記載の半導体装置であ
って、前記連結部を介して複数の前記パッケージ本体同
士を連結した際に、相互の前記半導体チップの対応する
前記表面電極同士を相互の前記アウタリードを介して電
気的に接続する配線が、前記半導体チップの内部配線に
形成されていることを特徴とする半導体装置。
【請求項４】半導体チップを内部に備え、相互に連結
可能な外周の連結部に前記半導体チップの表面電極に対
応して電気的に接続されたアウタリードを配置したパッ
ケージ本体を形成する工程を有し、複数の前記パッケー
ジ本体同士を前記連結部を介して機械的に連結した際
に、相互の前記半導体チップの対応する前記表面電極同
士が相互の前記アウタリードを介して電気的に接続する
ように取り外し自在に連結し得る半導体装置を組み立て
ることを特徴とする半導体装置の製造方法。
【請求項５】複数のインナリードとこれに繋がるアウ
タリードと半導体チップを支持可能なチップ支持部とを
備えたリードフレームを準備する工程と、主面に半導体集積回路が形成された半導体チップを準備
する工程と、前記リードフレームの前記チップ支持部に前記半導体チ
ップを搭載する工程と、前記半導体チップの表面電極とこれに対応する前記イン
ナリードとを電気的に接続する工程と、前記インナリードと、相互の対応する前記表面電極同士
を相互の前記アウタリードを介して電気的に接続可能な
前記半導体チップとを樹脂封止して、相互に連結可能な
連結部を外周に備えたパッケージ本体を形成する工程
と、前記半導体チップの前記表面電極に対応して電気的に接
続された前記アウタリードを前記リードフレームから分
離して前記パッケージ本体の前記連結部に前記アウタリ
ードを露出させて配置する工程とを有し、複数の前記パッケージ本体同士を前記連結部を介して機
械的に連結した際に、相互の前記半導体チップの対応す
る前記表面電極同士が相互の前記アウタリードを介して
電気的に接続するように取り外し自在に連結し得る半導
体装置を組み立てることを特徴とする半導体装置の製造
方法。
【請求項６】請求項４または５記載の半導体装置の製
造方法であって、前記パッケージ本体の側面に凹凸状の
前記連結部を形成し、相互の前記凹凸状の前記連結部を
はめ込んで複数の前記パッケージ本体の側面同士を連結
し得ることを特徴とする半導体装置の製造方法。