JP2000164461A - チップ部品 - Google Patents
チップ部品Info
- Publication number
- JP2000164461A JP2000164461A JP10334398A JP33439898A JP2000164461A JP 2000164461 A JP2000164461 A JP 2000164461A JP 10334398 A JP10334398 A JP 10334398A JP 33439898 A JP33439898 A JP 33439898A JP 2000164461 A JP2000164461 A JP 2000164461A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic base
- resistors
- capacitors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 電子回路において、多数のコンデンサと抵抗
器をより高密度に実装できるようにする。 【解決手段】 セラミックベース２に複数のセラミック
コンデンサ３を内蔵すると共に、セラミックベース２の
表面に複数の抵抗器４を形成した集積構造のチップ部品
１を提供する。
器をより高密度に実装できるようにする。 【解決手段】 セラミックベース２に複数のセラミック
コンデンサ３を内蔵すると共に、セラミックベース２の
表面に複数の抵抗器４を形成した集積構造のチップ部品
１を提供する。
Description
【０００１】
【発明の属する技術分野】本発明はチップ部品に関し、
特に高密度実装を可能とするためにコンデンサと抵抗器
を集積したチップ部品に係るものである。
特に高密度実装を可能とするためにコンデンサと抵抗器
を集積したチップ部品に係るものである。
【０００２】
【従来の技術】近年、各種電子機器に内蔵される電子回
路の配線基板においては、機器の一層の小型化に伴な
い、外付け部品であるコンデンサや抵抗器を高密度に実
装する技術が求められている。
路の配線基板においては、機器の一層の小型化に伴な
い、外付け部品であるコンデンサや抵抗器を高密度に実
装する技術が求められている。
【０００３】従来、このコンデンサや抵抗器の高密度実
装を達成する手段としては、コンデンサや抵抗器の部品
を多数個連続して１チップで構成する多連チップ化の方
法がある。
装を達成する手段としては、コンデンサや抵抗器の部品
を多数個連続して１チップで構成する多連チップ化の方
法がある。
【０００４】図５はその一例を示しており、即ちここで
は（Ａ）に示す如く例えば１．０ｍｍ×０．５ｍｍ角の
部品が０．３ｍｍのピッチで４個並んで設けられている
場合、この４個の部品の並び方向の合計寸法は２．９ｍ
ｍであったが、これを（Ｂ）のように４個連続して１チ
ップ化することにより、上記寸法は２．０ｍｍとなって
差し引き０．９ｍｍ（各部品間のピッチの合計分）の高
密度化を図ることができるものである。
は（Ａ）に示す如く例えば１．０ｍｍ×０．５ｍｍ角の
部品が０．３ｍｍのピッチで４個並んで設けられている
場合、この４個の部品の並び方向の合計寸法は２．９ｍ
ｍであったが、これを（Ｂ）のように４個連続して１チ
ップ化することにより、上記寸法は２．０ｍｍとなって
差し引き０．９ｍｍ（各部品間のピッチの合計分）の高
密度化を図ることができるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、この多
連チップ化の方法では、部品の並び方向の密度を上げる
ことはできるが、これと直交する方向（矢印ａ方向）の
寸法は変わらないので、あまり大きな効果は期待できな
い。本発明はこのような問題点に鑑みてなされたもの
で、コンデンサと抵抗器のより高密度な実装を可能とし
た新技術を提供することを目的とする。
連チップ化の方法では、部品の並び方向の密度を上げる
ことはできるが、これと直交する方向（矢印ａ方向）の
寸法は変わらないので、あまり大きな効果は期待できな
い。本発明はこのような問題点に鑑みてなされたもの
で、コンデンサと抵抗器のより高密度な実装を可能とし
た新技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、複数のコンデンサと複数の抵抗器とを
集積したチップ部品を提供する。その構成としては、セ
ラミックベースに複数のセラミックコンデンサを内蔵す
ると共に、セラミックベースの表面に複数の抵抗器を形
成した構造とする。
めに本発明では、複数のコンデンサと複数の抵抗器とを
集積したチップ部品を提供する。その構成としては、セ
ラミックベースに複数のセラミックコンデンサを内蔵す
ると共に、セラミックベースの表面に複数の抵抗器を形
成した構造とする。
【０００７】このように構成される本発明のチップ部品
を用いることにより、多数のコンデンサと抵抗器をより
高密度に実装することが可能となるので、配線基板を小
型化することができる。
を用いることにより、多数のコンデンサと抵抗器をより
高密度に実装することが可能となるので、配線基板を小
型化することができる。
【０００８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態の一例について詳細に説明する。図１及び図
２において１は本発明によるチップ部品を全体として示
し、このチップ部品１には複数のコンデンサ３と複数の
抵抗器４とが集積して設けられている。
の実施形態の一例について詳細に説明する。図１及び図
２において１は本発明によるチップ部品を全体として示
し、このチップ部品１には複数のコンデンサ３と複数の
抵抗器４とが集積して設けられている。
【０００９】即ちこのチップ部品１は、チップ状のセラ
ミックベース２にコンデンサ（セラミックコンデンサ）
３を一体に内蔵すると共に、セラミックベース２の表面
に複数の抵抗器４を形成した構造を有している。
ミックベース２にコンデンサ（セラミックコンデンサ）
３を一体に内蔵すると共に、セラミックベース２の表面
に複数の抵抗器４を形成した構造を有している。
【００１０】セラミックベース２の内部においてコンデ
ンサ３は、図３に示す如くセラミックコンデンサ３ａを
積層して形成されるもので、この積層数によってコンデ
ンサの定数（容量）が設定される。さらにセラミックベ
ース２の内部では、コンデンサ３を上下から挟むように
シールド層５が設けられている。
ンサ３は、図３に示す如くセラミックコンデンサ３ａを
積層して形成されるもので、この積層数によってコンデ
ンサの定数（容量）が設定される。さらにセラミックベ
ース２の内部では、コンデンサ３を上下から挟むように
シールド層５が設けられている。
【００１１】セラミックベース２の表面に抵抗器４を形
成する方法は３通りあり、即ちセラミックベースに抵抗
体を印刷する方法、セラミックベースにチップ抵抗器を
ハンダ付けによって接着固定する方法、セラミックベー
スにチップ抵抗器を導電性接着剤で接着固定する方法が
ある。
成する方法は３通りあり、即ちセラミックベースに抵抗
体を印刷する方法、セラミックベースにチップ抵抗器を
ハンダ付けによって接着固定する方法、セラミックベー
スにチップ抵抗器を導電性接着剤で接着固定する方法が
ある。
【００１２】このうち、抵抗器を印刷で形成した場合
は、レーザートリミングによって抵抗器の定数（抵抗
値）を設定する。抵抗器をハンダ付けや導電性接着剤で
接着固定する場合は、予め所定の定数に設定された抵抗
器を用意すればよい。
は、レーザートリミングによって抵抗器の定数（抵抗
値）を設定する。抵抗器をハンダ付けや導電性接着剤で
接着固定する場合は、予め所定の定数に設定された抵抗
器を用意すればよい。
【００１３】上記の如く集積されるコンデンサ３と抵抗
器４は、夫々端子ピン６によって配線基板７に接続され
る構造となっている。
器４は、夫々端子ピン６によって配線基板７に接続され
る構造となっている。
【００１４】即ち、図３に示すように各コンデンサ３と
各抵抗器４の夫々の接続端部には、何れもセラミックベ
ース２の内部を通り底面側に表出する端子ピン６が接続
されている。一方この端子ピン６に対応して配線基板７
側には、図１に示す如く接続用ランド８が形成されてお
り、本例のチップ部品１を配線基板７に実装するときに
はこの接続用ランド８に上記端子ピン６をハンダ付け等
によって接合して固定する。
各抵抗器４の夫々の接続端部には、何れもセラミックベ
ース２の内部を通り底面側に表出する端子ピン６が接続
されている。一方この端子ピン６に対応して配線基板７
側には、図１に示す如く接続用ランド８が形成されてお
り、本例のチップ部品１を配線基板７に実装するときに
はこの接続用ランド８に上記端子ピン６をハンダ付け等
によって接合して固定する。
【００１５】上記の構成で明らかな如く本例のチップ部
品１では、チップ内で回路が形成されておらず、即ちコ
ンデンサ３と抵抗器４は個々に独立して設けられてお
り、何れもセラミックベース２の底面側に表出する端子
ピン６を直接の接続端としている。図４は端子ピンとＣ
（コンデンサ）及びＲ（抵抗器）との接続パターンの一
例を示している。
品１では、チップ内で回路が形成されておらず、即ちコ
ンデンサ３と抵抗器４は個々に独立して設けられてお
り、何れもセラミックベース２の底面側に表出する端子
ピン６を直接の接続端としている。図４は端子ピンとＣ
（コンデンサ）及びＲ（抵抗器）との接続パターンの一
例を示している。
【００１６】一方、配線基板７側には所定の配線パター
ンが形成されており、本例のチップ部品１を配線基板７
に実装した状態では、この配線基板７側の配線パターン
にコンデンサ３と抵抗器４が接続される状態となって電
子回路が構成される。
ンが形成されており、本例のチップ部品１を配線基板７
に実装した状態では、この配線基板７側の配線パターン
にコンデンサ３と抵抗器４が接続される状態となって電
子回路が構成される。
【００１７】さらに本例のチップ部品１においては、セ
ラミックベース２の表面に、コンデンサの定数調整用の
ランド９から外周縁に沿って複数設けられている。
ラミックベース２の表面に、コンデンサの定数調整用の
ランド９から外周縁に沿って複数設けられている。
【００１８】このランド９は例えば印刷によってセラミ
ックベース２の表面に形成されるものであり、このラン
ド９も上記コンデンサ３や抵抗器４と同様に、セラミッ
クベース２の内部を通り底面側に表出する端子ピン６に
よって配線基板７に接続される構造となっている。
ックベース２の表面に形成されるものであり、このラン
ド９も上記コンデンサ３や抵抗器４と同様に、セラミッ
クベース２の内部を通り底面側に表出する端子ピン６に
よって配線基板７に接続される構造となっている。
【００１９】そしてこのランド９に外付けのコンデンサ
を接続することにより、配線基板７側の配線パターンを
介してチップ部品１の内部のコンデンサ３との間でコン
デンサの定数（容量）を調整できるものである。
を接続することにより、配線基板７側の配線パターンを
介してチップ部品１の内部のコンデンサ３との間でコン
デンサの定数（容量）を調整できるものである。
【００２０】以上の如く構成される本例のチップ部品１
は、セラミックベース２に複数のコンデンサ３を内蔵す
ると共に、セラミックベース２の表面に複数の抵抗器４
を形成した集積構造としたことにより、同一面積に２倍
の部品を装着できることになるので、多数のコンデンサ
と抵抗器をより高密度に実装することが可能となる。従
って、その分だけ配線基板７を小さく形成することがで
きるので、電子機器の一層の小型化に有利なものとな
る。
は、セラミックベース２に複数のコンデンサ３を内蔵す
ると共に、セラミックベース２の表面に複数の抵抗器４
を形成した集積構造としたことにより、同一面積に２倍
の部品を装着できることになるので、多数のコンデンサ
と抵抗器をより高密度に実装することが可能となる。従
って、その分だけ配線基板７を小さく形成することがで
きるので、電子機器の一層の小型化に有利なものとな
る。
【００２１】また特に本例のチップ部品１は、チップ内
で回路が形成されておらず、即ちコンデンサ３と抵抗器
４は個々に独立して設けられているので、あらゆる電子
回路に対応することが可能である。つまり回路設計上の
自由度を大きくとることができるので、汎用性が高いと
いう特徴がある。
で回路が形成されておらず、即ちコンデンサ３と抵抗器
４は個々に独立して設けられているので、あらゆる電子
回路に対応することが可能である。つまり回路設計上の
自由度を大きくとることができるので、汎用性が高いと
いう特徴がある。
【００２２】さらに本例のチップ部品１は、コンデンサ
の定数調整用のランド９を設けたことにより、回路設計
上の自由度をさらに大きく確保できるので、一段と高い
汎用性が得られるものである。
の定数調整用のランド９を設けたことにより、回路設計
上の自由度をさらに大きく確保できるので、一段と高い
汎用性が得られるものである。
【００２３】以上、本発明の実施の形態の一例について
説明したが、本発明はこの構造に限定されることなく他
にも種々の実施形態を採り得るものであることは言うま
でもない。
説明したが、本発明はこの構造に限定されることなく他
にも種々の実施形態を採り得るものであることは言うま
でもない。
【００２４】
【発明の効果】以上に説明した如く本発明のチップ部品
は、セラミックベースに複数のセラミックコンデンサを
内蔵すると共に、セラミックベースの表面に複数の抵抗
器を形成した集積構造としたことにより、多数のコンデ
ンサと抵抗器をより高密度に実装することが可能となる
ので、配線基板を小さく形成することができ、電子機器
の一層の小型化に有利となる効果がある。
は、セラミックベースに複数のセラミックコンデンサを
内蔵すると共に、セラミックベースの表面に複数の抵抗
器を形成した集積構造としたことにより、多数のコンデ
ンサと抵抗器をより高密度に実装することが可能となる
ので、配線基板を小さく形成することができ、電子機器
の一層の小型化に有利となる効果がある。
【図１】本発明によるチップ部品の斜視図である。
【図２】同、三面図で、即ち（Ａ）は平面図、（Ｂ）は
側面図、（Ｃ）は底面図である。
側面図、（Ｃ）は底面図である。
【図３】同、内部構造の説明図である。
【図４】同、端子ピンとコンデンサ及び抵抗器との接続
パターンの一例を示す図である。
パターンの一例を示す図である。
【図５】従来技術の説明図である。
１‥‥チップ部品、２‥‥セラミックベース、３‥‥コ
ンデンサ、４‥‥抵抗器、６‥‥端子ピン（端子）、７
‥‥配線基板、９‥‥コンデンサの定数調整用ランド
ンデンサ、４‥‥抵抗器、６‥‥端子ピン（端子）、７
‥‥配線基板、９‥‥コンデンサの定数調整用ランド
【手続補正書】
【提出日】平成１１年２月２日（１９９９．２．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、複数のコンデンサと複数の抵抗器とを
集積したチップ部品を提供する。その構成としては、セ
ラミックベースに複数のセラミックコンデンサを内蔵す
ると共に、セラミックベースの表面に複数の抵抗器を形
成した構造とする。またセラミックベースの表面には抵
抗器と共にコンデンサを設けてもよい。
めに本発明では、複数のコンデンサと複数の抵抗器とを
集積したチップ部品を提供する。その構成としては、セ
ラミックベースに複数のセラミックコンデンサを内蔵す
ると共に、セラミックベースの表面に複数の抵抗器を形
成した構造とする。またセラミックベースの表面には抵
抗器と共にコンデンサを設けてもよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】即ちこのチップ部品１は、チップ状のセラ
ミックベース２にコンデンサ（セラミックコンデンサ）
３を一体に内蔵すると共に、セラミックベース２の表面
に複数の抵抗器４を形成した構造を有している。また図
には表われていないが、セラミックベース２の表面にコ
ンデンサを設けてもよい。
ミックベース２にコンデンサ（セラミックコンデンサ）
３を一体に内蔵すると共に、セラミックベース２の表面
に複数の抵抗器４を形成した構造を有している。また図
には表われていないが、セラミックベース２の表面にコ
ンデンサを設けてもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】このうち、抵抗器を印刷で形成した場合
は、レーザートリミングによって抵抗器の定数（抵抗
値）を設定する。抵抗器をハンダ付けや導電性接着剤で
接着固定する場合は、予め所定の定数に設定された抵抗
器を用意すればよい。またセラミックベース２の表面に
コンデンサを設ける場合は、チップ形のコンデンサをマ
ウントする。
は、レーザートリミングによって抵抗器の定数（抵抗
値）を設定する。抵抗器をハンダ付けや導電性接着剤で
接着固定する場合は、予め所定の定数に設定された抵抗
器を用意すればよい。またセラミックベース２の表面に
コンデンサを設ける場合は、チップ形のコンデンサをマ
ウントする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】以上の如く構成される本例のチップ部品１
は、セラミックベース２に複数のコンデンサ３を内蔵す
ると共に、セラミックベース２の表面に複数の抵抗器４
及びコンデンサを形成した集積構造としたことにより、
同一面積に２倍の部品を装着できることになるので、多
数のコンデンサと抵抗器をより高密度に実装することが
可能となる。従って、その分だけ配線基板７を小さく形
成することができるので、電子機器の一層の小型化に有
利なものとなる。
は、セラミックベース２に複数のコンデンサ３を内蔵す
ると共に、セラミックベース２の表面に複数の抵抗器４
及びコンデンサを形成した集積構造としたことにより、
同一面積に２倍の部品を装着できることになるので、多
数のコンデンサと抵抗器をより高密度に実装することが
可能となる。従って、その分だけ配線基板７を小さく形
成することができるので、電子機器の一層の小型化に有
利なものとなる。
Claims (4)
- 【請求項１】 複数のコンデンサと複数の抵抗器とを集
積したチップ部品であって、 セラミックベースに複数のセラミックコンデンサを内蔵
すると共に、上記セラミックベースの表面に複数の抵抗
器を形成した構造を有することを特徴とするチップ部
品。 - 【請求項２】 上記コンデンサと上記抵抗器は、何れも
上記セラミックベース内を通り底面側に表出する端子に
よって配線基板に接続されることを特徴とする請求項１
に記載のチップ部品。 - 【請求項３】 チップ内では回路が形成されていないこ
とを特徴とする請求項１に記載のチップ部品。 - 【請求項４】 上記セラミックベースの表面に、コンデ
ンサの定数調整用のランドが形成されていることを特徴
とする請求項１に記載のチップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10334398A JP2000164461A (ja) | 1998-11-25 | 1998-11-25 | チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10334398A JP2000164461A (ja) | 1998-11-25 | 1998-11-25 | チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164461A true JP2000164461A (ja) | 2000-06-16 |
Family
ID=18276930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10334398A Pending JP2000164461A (ja) | 1998-11-25 | 1998-11-25 | チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010526429A (ja) * | 2007-05-03 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気的に接続しない保護構造体を有する電気的な積層素子 |
| US8730645B2 (en) | 2007-07-06 | 2014-05-20 | Epcos Ag | Multilayer electrical component |
-
1998
- 1998-11-25 JP JP10334398A patent/JP2000164461A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010526429A (ja) * | 2007-05-03 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気的に接続しない保護構造体を有する電気的な積層素子 |
| KR101452540B1 (ko) * | 2007-05-03 | 2014-10-21 | 에프코스 아게 | 전기적 비-접촉성 보호 구조를 구비하는 전기적 다층형 컴포넌트 |
| US8730645B2 (en) | 2007-07-06 | 2014-05-20 | Epcos Ag | Multilayer electrical component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH02198192A (ja) | 表面装着型デカップリングコンデンサ | |
| CN100423252C (zh) | 低外形集成模块互连 | |
| JPH08125379A (ja) | シールド装置 | |
| JP2000164461A (ja) | チップ部品 | |
| JP2003258398A (ja) | 積層セラミック電子部品およびその製造方法 | |
| US5307241A (en) | Electronic circuit board arrangements including main auxiliary circuit boards | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP2004303944A (ja) | モジュール基板及びその製造方法 | |
| JP2003309354A (ja) | プリント配線基板の接続方法及びプリント配線基板 | |
| JPH0129802Y2 (ja) | ||
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH0750357A (ja) | 面実装ハイブリッドｉｃ | |
| US6608257B1 (en) | Direct plane attachment for capacitors | |
| WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
| JPH0439668Y2 (ja) | ||
| JPH0478190A (ja) | 機能回路モジュール | |
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH0578913B2 (ja) | ||
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH0443437B2 (ja) | ||
| JPH04276689A (ja) | 集積回路実装基板 |