[go: up one dir, main page]

JP2000039628A - 半導体表示装置 - Google Patents

半導体表示装置

Info

Publication number
JP2000039628A
JP2000039628A JP11059595A JP5959599A JP2000039628A JP 2000039628 A JP2000039628 A JP 2000039628A JP 11059595 A JP11059595 A JP 11059595A JP 5959599 A JP5959599 A JP 5959599A JP 2000039628 A JP2000039628 A JP 2000039628A
Authority
JP
Japan
Prior art keywords
display device
film
liquid crystal
active matrix
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11059595A
Other languages
English (en)
Other versions
JP2000039628A5 (ja
Inventor
Jun Koyama
潤 小山
Hideto Onuma
英人 大沼
Yutaka Shionoiri
豊 塩野入
Sho Nagao
祥 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11059595A priority Critical patent/JP2000039628A/ja
Priority to US09/309,891 priority patent/US6777273B1/en
Publication of JP2000039628A publication Critical patent/JP2000039628A/ja
Priority to US10/775,327 priority patent/US7233033B2/en
Publication of JP2000039628A5 publication Critical patent/JP2000039628A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高精彩・高解像度・高画質・低消費電力の小
型半導体表示装置を提供すること。 【解決手段】 本発明の半導体表示装置は、画素マトリ
クス回路、データ線駆動回路、および走査線駆動回路を
有しており、これらの構成要素が多結晶TFTによって
同一基板上に形成される。また、その製造方法におけ
る、触媒元素を用いた結晶性の助長化プロセス、および
触媒元素のゲッタリングプロセスによって、小型にもか
かわらず、高精細・高解像度・高画質の半導体表示装置
が提供される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
【0002】本発明は、アクティブマトリクス型半導体
表示装置に関する。特に、表示媒体に液晶を用いたアク
ティブマトリクス型液晶表示装置に関する。ただし、本
発明の半導体表示装置には、その表示媒体に、印加電圧
に応答して光学的特性が変調され得るその他のいかなる
表示媒体(例えば、エレクトロルミネセンス素子等)を
用いることもできる。
【0003】
【従来の技術】
【0004】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ(TFT)
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置(液晶パネ
ル)の需要が高まってきたことによる。
【0005】アクティブマトリクス型液晶パネルは、マ
トリクス状に配置された数十〜数百万個もの画素領域に
それぞれ画素TFTが配置され(この回路をアクティブ
マトリクス回路という)、各画素電極に出入りする電荷
をTFTのスイッチング機能により制御するものであ
る。
【0006】アクティブマトリクス回路には、ガラス基
板上に形成されたアモルファスシリコンを利用した薄膜
トランジスタによって構成されている。
【0007】また、最近、石英基板を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製するアクティブマ
トリクス型液晶表示装置も実現されている。この場合、
画素TFTを駆動する周辺駆動回路も、アクティブマト
リクス回路と同一基板上に形成することができる。
【0008】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【0009】
【発明が解決しようとする課題】
【0010】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータにおいては、複数のソ
フトウエアを同時に起動したり、デジタルカメラからの
映像を取り込んで加工したりと、多階調の液晶表示装置
が要求されている。
【0011】さらに、最近では、携帯情報端末、モバイ
ルコンピュータ、カーナビゲイションなどの普及に伴
い、小型で、高精細・高解像度・高画質なアクティブマ
トリクス型液晶表示装置が求められている。
【0012】小型で、高精細・高解像度・高画質なアク
ティブマトリクス型液晶表示装置を提供するためには、
画素ピッチを小さくし、かつ階調表示がどこまで細かく
できるかが重要となる。画素ピッチを小さくするために
は、画素TFTのサイズを小さくしなければならず、こ
れには困難が伴う。また、細かな階調表示を行うために
は、性能の良い駆動回路が用いられなければならず、従
来の技術では、外付けのIC回路によってでしかこれを
実現することはできなかった。
【0013】そこで本発明は、上記の事情を鑑みて、良
好な階調表示を行える、小型化が可能な高精細・高解像
度の半導体表示装置、特にアクティブマトリクス型液晶
表示装置を提供することを課題とする。
【0014】
【課題を解決するための手段】
【0015】本発明の半導体表示装置の構成例として、
以下に示すような半導体表示装置が挙げられる。
【0016】本発明のある実施形態によると、マトリク
ス状に配置された複数の画素TFTを有するアクティブ
マトリクス回路と、前記アクティブマトリクス回路を駆
動する、複数のTFTを有するデータ線駆動回路および
走査線駆動回路と、を有する半導体表示装置であって、
前記複数の画素TFTおよび前記複数のTFTの活性層
は、触媒元素によって結晶性化が助長され、かつ前記触
媒元素は、ゲッタリング用の元素によって選択的にゲッ
タリングされることを特徴とする半導体表示装置が提供
される。このことによって上記目的が達成される。
【0017】前記触媒元素には、Ni、Fe、Co、R
u、Rh、Pd、Os、Ir、Pt、Cu、Auから選
ばれた一種または複数種のものが用いられてもよい
【0018】前記触媒元素には、Ge、Pb、Inから
選ばれた一種または複数種のものが用いられてもよい。
【0019】前記ゲッタリング用の元素には、Pが用い
られてもよい。
【0020】前記ゲッタリング用の元素には、P、N、
As、Sb、Biから選ばれた一種または複数種のもの
が用いられてもよい。
【0021】前記データ線駆動回路のシフトレジスタ
は、図9あるいは図10に示される最大動作周波数を有
するものであってもよい。
【0022】請求項1乃至6において、レーザー光の照
射または強光の照射によって前記ゲッタリニグ用の元素
が活性化されるようにしてもよい
【0023】以下の実施例をもって本発明の半導体表示
装置を説明する。なお、本発明の半導体表示装置は、以
下の実施例に限定されるわけではない。
【0024】
【実施例】
【0025】(実施例1)
【0026】図1に、本実施例による本発明の半導体表
示装置である、アクティブマトリクス型液晶表示装置の
ブロック図を示す。
【0027】図1において、100はアクティブマトリ
クス回路であり、画素TFT100−1、液晶100−
2、補助容量100−3などから構成される画素がマト
リクス状に配置されている。ここでは、本実施例のアク
ティブマトリクス型液晶表示装置は、1920×480
画素(縦640×RGB×横480)であり、VGA規
格に対応している。なお、Rは赤の画像に対応する画
素、緑は緑の画像に対応する画素、Bは青の画像に対応
する画素を示す。なお、画素数はこれに限定されるわけ
ではない。
【0028】101はデータ線駆動回路である。データ
線駆動回路101は、シフトレジスタ101−1、レベ
ルシフタ101−2、バッファ101−3を有してい
る。なお、データ線駆動回路101に入力される信号と
しては、図1に示されるように、CLK(クロック)、
CLKb(反転クロック)、SP(スタートパルス)、
Vdd(+2V電源)、VddH(+8V電源)、Vs
s(−8V電源)がある。
【0029】102は走査線駆動回路(左)であり、1
03は走査線駆動回路(右)である。102および10
3は、同じ構造を有しており、入力される信号も同じで
ある。これは、走査線を左右両側から同時に駆動しやる
ことによって、走査信号のなまりを解消してやるととも
に、どちらか片側の走査線駆動回路が動作しなくなった
場合にも対応できるようにするためである。走査線駆動
回路102は、シフトレジスタ102−1、レベルシフ
タ102−2、バッファ102−3を有しており、走査
線駆動回路103は、シフトレジスタ103−1、レベ
ルシフタ103−2、バッファ103−3を有してい
る。なお、走査線駆動回路(左)102および走査線駆
動回路(右)103に入力される信号としては、CLK
(クロック)、SP(スタートパルス)、Vdd(+2
V電源)、VddH(+8V電源)、Vss(−8V電
源)がある。
【0030】データ線駆動回路からのタイミング信号に
基づいて、ビデオ入力信号線からのビデオ信号が画素に
印加されるようになっている。本実施例では、ビデオ入
力信号線は、RGB各4本づつから構成されている。こ
れは、本実施例では、シリアルなビデオデータを外部の
分割回路で4分割し、4つのパラレルな画像データに変
換しているためである。なお、本実施例では、ビデオデ
ータの4分割を行っているが、ビデオデータの分割数は
これに限定されるわけではない。例えば、シリアルなビ
デオデータをn分割(nは2以上の自然数)する場合に
は、ビデオ入力信号線は、RGB各n本(合計3n本)
となる。
【0031】なお、本実施例では、ビデオデータの分割
を外部に設けた分割回路によって行っているが、アクテ
ィブマトリクス回路100、データ線駆動回路101、
走査線駆動回路(左)102、走査線駆動回路(右)1
03などと同一基板上に形成されるようにしてもよい。
【0032】次に、図2を参照する。図2には、本実施
例のデータ線駆動回路101の回路図が示されている。
図2に示されるように、シフトレジスタ101−1は、
その構成要素であるSR1、SR2、・・・、SR16
0を有しており、各構成要素は、インバータ101−1
−2、クロックドインバータ101−1−3を有してい
る。101−1−1は、スタートパルスをバッファする
インバータである。
【0033】シフトレジスタ101−1の各構成要素S
R1、SR2、・・・、SR160から供給されるタイ
ミング信号は、NAND回路(NAND1、NAND
2、・・・、NAND160)を通り、レベルシフタ1
01−2に供給される。シフトレジスタ101−1およ
びNAND回路に入出力されるタイミング信号は10V
であるが、レベルシフタ101−2によって16Vに引
き上げられる。
【0034】レベルシフタ101−2によって電圧レベ
ルが16Vに引き上げられたタイミング信号は、バッフ
ァ101−3によってバッファされ、アナログスイッチ
101−5を動作させる。アナログスイッチ101−5
は、バッファ101−5からのタイミング信号により動
作し、ビデオ入力信号線104(図示せず)からのビデ
オ信号を各画素の画素TFTに供給する。本実施例で
は、NAND回路から供給されるタイミング信号によっ
てRGB各4本のデータ線に同時にビデオ信号を供給す
る(駆動する)。これは、外部の分割回路によってシリ
アルなビデオデータが、パラレルな4つのビデオデータ
に分割されるからである。図2において、R1〜R4、
G1〜G4、B1〜B4とは、RGB各色に対応するデ
ータ線の番号を指す。本実施例では、RGB各640本
のデータ線があることは上述した内容から理解される。
【0035】なお、ビデオデータが、上述したようにn
分割される場合は、NAND回路から供給されるタイミ
ング信号によってRGB各n本のデータ線に同時にビデ
オ信号が供給されることになる。
【0036】走査線駆動回路の回路構成については、特
に説明しないが、アナログスイッチを有しない点や駆動
周波数が低い点など以外は、回路構成についてデータ線
駆動回路と差はない。
【0037】次に、本実施例のアクティブマトリクス型
液晶表示装置の作成方法の一実施例を説明する。なお、
これより説明する作製方法は、本発明のアクティブマト
リクス型液晶表示装置を実現する一つの手段に過ぎず、
他の作製方法によっても本発明のアクティブマトリクス
型液晶表示装置が実現される。
【0038】図3を参照する。まず、12.5cm角のガラ
ス基板301(例えばコーニング1737ガラス基板)
を用意する。そしてこのガラス基板301上に、TEO
Sを原料としたプラズマCVD法により、酸化珪素膜3
02を200nmの厚さに形成する。勿論この厚さは、
必要とする厚さとすればよい。この酸化珪素膜302
は、ガラス基板側から不純物が半導体膜に拡散したりす
るのを防止する下地膜として機能する。
【0039】次にプラズマCVD法によって、非晶質珪
素膜303(アモルファスシリコン膜)の成膜を行う
(図3(A))。ここでは、プラズマCVD法を用いる
が、減圧熱CVD法を用いるのでもよい。なお、非晶質
珪素膜303の厚さは、550Åとする。勿論この厚さ
は、必要とする厚さとすればよい。次にUV光を非晶質珪
素膜303の表面に照射することにより薄い酸化膜を形
成する(図示せず)。
【0040】次に、液相Ni酢酸塩304をスピンコー
ト法により非晶質珪素膜303の表面に塗布する。前記
酸化膜はNi(ニッケル)酢酸塩304が膜表面に均質
に塗布されるために付けられている。Ni元素は、非晶
質珪素膜が結晶化する際に結晶化を助長する触媒元素と
して機能する(図3(B))。
【0041】次に窒素雰囲気中において、450℃〜5
00℃(本実施例では500℃)の温度で1時間保持す
ることにより、非晶質珪素膜中の水素を離脱させる。こ
れは、非晶質珪素膜中に不対結合手を意図的に形成する
ことにより、後の結晶化に際してのしきい値エネルギー
を下げるためである。そして窒素雰囲気中において、5
50℃〜600℃(本実施例では550℃)、4〜8時
間(本実施例では4時間)の加熱処理を施すことによ
り、非晶質珪素膜を結晶化させる。この結晶化の際の温
度を550℃とすることができたのは、ニッケル元素の
作用によるものである。上記加熱処理中、Ni元素は珪
素膜中を移動しながら、該珪素膜の結晶化を促進する。
こうして、600度以下の温度で、ガラス基板上に多結
晶珪素膜405を得ることができる(図3(C))。さ
らに、結晶性を上げるためにレーザーで多結晶珪素膜を
アニールする。
【0042】また、上記の結晶化あるいは/および結晶
性を上げることに、RTAを用いてもよい。RTAは、
RAPID THERMAL ANNEALING の略語である。RTAでは、
ハロゲンランプに代表される赤外光を主に発する強光を
光源とし、基板表面につけられた膜のみを短時間で加熱
することを可能とする。なお、RTAに関しては、詳し
くは、実施例3で述べる。
【0043】上記方法では、ニッケルを非晶質珪素膜上
の全面に塗布したが、マスク等を用いて、ニッケルを非
晶質珪素膜上に選択的に添加し、結晶成長させてもよ
い。この場合、結晶は主に横方向に成長してゆく。
【0044】また、触媒元素には、Ni、Fe、Co、
Ru、Rh、Pd、Os、Ir、Pt 、Cu、Auか
ら選ばれた一種または複数種のものが用いられてもよ
い。
【0045】また、触媒元素には、Ge、Pb、In、
Snから選ばれた一種または複数種のものが用いられて
もよい。
【0046】次に、膜中のニッケルを除去する工程を行
う。まず、酸化膜でなるマスク306〜307を100
nm〜130nm(本実施例では130nm)の厚さで
形成する。本マスクはリン(P)のドーピングを選択的
に行うために配置される。この状態でリンのドーピング
を行う。すると、多結晶珪素膜305の上記マスク30
6〜308で覆われていない部分309〜312のみに
リンがドーピングされる(これらの領域をリン添加領域
とする)(図3(D))。このとき、ドーピングの加速
電圧と、酸化膜で成るマスクの厚さを最適化し、リンが
マスク306〜308を実質的に突き抜けないようにす
る。上記マスク306〜308は必ずしも酸化膜でなく
てよいが、酸化膜は活性層に直接触れても汚染の原因に
ならないので都合がよい。
【0047】リンのドーズ量は、1×1014から1×1
15ions/cm2 程度がよかった。本実施例では、5×
1014ions/cm2 のドーズをイオンドーピング装置を
用いた。
【0048】なお、イオンドープの際の加速電圧は10
kVとした。10KVの加速電圧であれば、リンは100n
mの酸化膜マスクをほとんど全く通過することができな
い。
【0049】その後、600℃の窒素雰囲気にて1〜1
2時間(本実施例では12時間)熱アニールし、ニッケ
ル元素のゲッタリングを行った(図4(A))。こうす
ることによって、ニッケルがリンに吸い寄せられて、リ
ンの添加領域309〜312からニッケルが実質的にな
くなってしまう。つまりリンがゲッタリング用の元素と
して働く。600度の温度のもとでは、リン原子は膜中
をほとんど動かないが、ニッケル原子は数100μm程
度またはそれ以上の距離を移動することができる。この
ことからリンがニッケルのゲッタリングに最も適した元
素の1つであることが理解できる。
【0050】次に、上記多結晶珪素膜305をパターニ
ングする。このとき、リンの添加領域309〜312す
なわちニッケルがゲッタリングされた領域が残らないよ
うにする。このようにして、ニッケル元素をほとんど含
まない多結晶珪素膜313〜315が得られた(図4
(B))。得られた多結晶珪素膜313〜315が後に
TFTの活性層となる。
【0051】なお、ゲッタリング用の元素には、P、
N、As、Sb、Biから選ばれた一種または複数種の
ものが用いられてもよい。
【0052】次に、ゲイト絶縁膜316を形成する。本
実施例では、ゲイト絶縁膜316としてプラズマCVD
法により、酸化珪素膜(SiO2 )を150nmに形成
した(図4(C))。
【0053】次に、図示しないアルミニウムを主成分と
する金属膜を形成する。本実施例では2wt%のスカン
ジウムを含有したアルミニウム膜を用いる(図4
(D))。
【0054】次に、陽極酸化法により、前記金属膜の露
呈した表面に陽極酸化膜318を形成する。317は前
記金属膜のうち陽極酸化されなかった部分である(図4
(D))。
【0055】次に、陽極酸化膜の上部にレジスト319
〜323を形成する。そして、陽極酸化膜318および
金属膜317をパターンニングし、ゲイト電極の原形を
作製する。次に、公知の陽極酸化技術により多孔性の陽
極酸化膜324〜332を形成する(図5(A))。
【0056】さらに、公知の陽極酸化技術により、無孔
性の陽極酸化膜334〜338、およびゲイト電極33
9〜343を形成する(図5(B))。
【0057】次にゲイト電極339〜343、多孔性の
陽極酸化膜324〜332をマスクとしてゲイト絶縁膜
316をエッチングする。そして、多孔性の陽極酸化膜
324〜332を除去して図5(C)の状態を得る。な
お、図5(C)において344〜348で示されるのは
加工後のゲイト絶縁膜である。
【0058】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはNチャネル型ならば
P(リン)またはAs(砒素)、P型ならばB(ボロ
ン)またはGa(ガリウム)を用いれば良い。
【0059】本実施例では、Nチャネル型およびPチャ
ネル型のTFTを形成するための不純物添加をそれぞれ
2回の工程に分けて行う。
【0060】最初に、Nチャネル型のTFTを形成する
ための不純物添加を行う。まず、1回目の不純物添加
(本実施例ではP(リン)を用いる)を高加速電圧90
keV程度で行い、 n- 領域を形成する。このn- 領域
は、Pイオン濃度が1×1018atoms/cm3 〜1
×1019atoms/cm3 となるように調節する。
【0061】さらに、2回目の不純物添加を低加速電圧
10ke V程度で行い、n+ 領域を形成する。この時
は、 加速電圧が低いので、ゲイト絶縁膜がマスクとして
機能する。また、このn+ 領域は、シート抵抗が500
Ω以下(好ましくは300Ω以下)となるように調節す
る。
【0062】次に、Nチャネル型TFTを覆ってレジス
トマスク(図示せず)を設け、P型を付与する不純物イ
オン(本実施例ではボロンを用いる)の添加を行う。
【0063】この工程も前述の不純物添加工程と同様に
2回に分けて行うが、Nチャネル型をPチャネル型に反
転させる必要があるため、前述のPイオンの添加濃度の
数倍程度の濃度のB(ボロン)イオンを添加する。
【0064】このようにして、Nチャネル型TFTおよ
びPチャネル型TFTの活性層が形成される(図5
(D))。なお、349〜353はそれぞれ、チャネル
形成領域となる。
【0065】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【0066】次に、層間絶縁膜354として窒化珪素膜
(250Å)と酸化珪素膜(9000Å)との積層膜を
形成し、コンタクトホールを形成した後、ソース電極3
55〜357、およびドレイン電極358ならびに35
9を、Ti/Al/Tiの3層構造の金属膜によって形
成して図6(A)に示す状態を得る。なお、層間絶縁膜
354として有機性樹脂膜を用いることもできる。
【0067】次に、有機性樹脂膜からなる第1の層間絶
縁膜360を0.5〜3μmの厚さに形成する。本実施
例では、第1の層間絶縁膜には、ポリイミドを用いた。
有機性樹脂膜としては、ポリイミド、アクリル、ポリイ
ミドアミド等が用いられる。有機性樹脂膜の利点は、成
膜方法が簡単である点、容易に膜厚を厚くできる点、比
誘電率が低いので寄生容量を低減できる点、平坦性に優
れている点などが挙げられる。なお、上述した以外の有
機性樹脂膜を用いることもできる。
【0068】次に、第1の層間絶縁膜360上に遮光性
を有する膜でなるブラックマスク361を200nmの
厚さに形成する。なお、本実施例では、ブラックマスク
361としてチタン膜を用いるが、黒色顔料を含む樹脂
膜等を用いることもできる。
【0069】なお。ブラックマスク361にチタン膜を
用いる場合には、 駆動回路や他の周辺回路部の配線の一
部をチタンによって形成することができる。このチタン
の配線は、ブラックマスク361の形成時に、同時に形
成され得る。
【0070】ブラックマスク361を形成したら、第2
の層間絶縁膜362としてポリイミド膜を形成する。な
お、ポリイミドや他の有機性樹脂膜の代わりに、酸化珪
素膜、窒化珪素膜いずれかまたはそれらの積層膜を0.
1μm〜0.3μmの厚さに形成する。そして第1の層
間絶縁膜360および第2の層間絶縁膜362にコンタ
クトホールを形成し、画素電極363を120nmの厚
さに形成する。なお、本実施例は透過型のアクティブマ
トリクス液晶表示装置の例であるため画素電極363を
構成する導電膜としてITO等の透明導電膜を用いた
(図6(B))。
【0071】次に、基板全体を350℃の水素雰囲気で
1〜2時間加熱し、素子全体の水素化を行うことで膜中
(特に活性層中)のダングリングボンド(不対結合手)
を補償する。以上の工程を経て同一基板上にNチャネル
型TFTとPチャネル型TFTとから成るCMOS回路
および画素TFTを作製することができる。このように
して、本実施例のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板が作製される。なお、図示
されるように、本実施例では、画素TFTはトリプルゲ
イト電極構造を有している。こうすることによって、画
素TFTのOFF電流を小さくすることができる。
【0072】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。
【0073】図6(B)の状態のアクティブマトリクス
基板に配向膜364を形成する。本実施例では、配向膜
364には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板365、透明導電膜3
66、配向膜364とで構成される。
【0074】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
【0075】次に、 上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ(共に図示せず)などを介して貼り
合わせる。その後、両基板の間に液晶366を注入し、
封止剤(図示せず)によって完全に封止する。よって、
図6(C)に示すような透過型のアクティブマトリクス
型液晶表示装置が完成する。
【0076】なお本実施例では、液晶パネルがTN(ツ
イストネマチック)モードによって表示を行うようにし
た。そのため、1対の偏光板(図示せず)がクロスニコ
ル(1対の偏光板が、それぞれの偏光軸を直交させるよ
うな状態)で、アクティブマトリクス型液晶表示装置を
挟持するように配置された。
【0077】図7に本実施の作製方法によって作製され
たTFTのSEM写真を示す。
【0078】次に、本実施例の作製方法によって作製さ
れたTFTの特性を示す。図8を参照する。図8には、
本実施例の作製方法によって作製されたTFTのId−
Vg曲線(ドレイン電流−ゲイト電圧曲線)が示されて
いる。801はNチャネル型TFTの特性を示す曲線で
あり、802はPチャネル型TFTの特性を示す曲線で
ある。
【0079】Nチャネル型TFTおよびPチャネル型T
FTいずれのTFTも、しきい値の小さな特性を示して
いる。なお、以下の表1には、Nチャネル型TFTおよ
びPチャネル型TFTそれぞれの特性が示されている。
【0080】
【表1】
【0081】なお、表1において、IonはON電流、
IoffはOFF電流、Vthはしきい値電圧、SはS
値、μは移動度、L/Wはチャネル長/チャネル幅、L
DDは低濃度不純物領域(n- あるいはp- 領域)、G
Iはゲイト絶縁膜の厚さを示す。
【0082】次に、図9および図10を参照する。図9
および図10には、本実施例のアクティブマトリクス型
液晶表示装置を本実施例の作製方法で作製した時のシフ
トレジスタ101−1の動作周波数特性が示されてい
る。図9には、シフトレジスタ101−1を構成するP
チャネル型TFTおよびNチャネル型TFTのチャネル
長が4μmの場合が、図10には、1.5μmの場合が
示されている。
【0083】図9においては、印加電圧が3Vの時には
最大約0.5MHz、4Vの時には最大約2MHz、5
Vの時には最大約5MHz、6Vの時には最大約9MH
z、7Vの時には最大約11MHz、8Vの時には最大
約13MHz、9Vの時には最大約16MHzで動作す
ることが示されている。
【0084】図10においては、印加電圧が4Vの時に
は最大約20数MHz、5Vの時には最大約40数MH
z、6Vの時には最大約60数MHz、7Vの時には最
大約70数MHz、8Vの時には最大約80数MHz、
8.5Vの時には最大約100MHz近くで動作するこ
とが示されている。よって、本実施例のアクティブマト
リクス型液晶表示装置は、本実施例の作製方法による
と、高速駆動が実現されてることがわかる。
【0085】次に、本実施例のアクティブマトリクス型
液晶表示装置のデータ線駆動回路101のパターン写真
図を図11に示す。シフトレジスタ101−1,NAN
D回路、レベルシフタ101−2、バッファ101−3
が形成されていることが理解される。
【0086】また、図12に本実施例のアクティブマト
リクス型液晶表示装置の表示例が示されている。4.5
インチという小型なアクティブマトリクス型液晶表示装
置であるにもかかわらず、VGAという高解像度が達成
されている。
【0087】なお、本実施例の製造方法によるアクティ
ブマトリクス型液晶表示装置の消費電力は、39.9m
Wであり、従来のアクティブマトリクス型液晶表示装置
の約半分(アモルファスシリコンのアクティブマトリク
ス型液晶表示装置の約6分の1)の消費電力が達成され
ている。
【0088】よって、本実施例のアクティブマトリクス
型液晶表示装置は、小型でありながら、高精細・高解像
度・高画質を実現し、かつ消費電力を従来と比較して、
かなり小さくすることができる。
【0089】(実施例2)
【0090】本実施例では、実施例1の作製方法におい
て、図3(D)の工程において、マスクを取り除き、活
性層膜中のリンの活性化を行うためにレーザー照射を行
った。
【0091】レーザー照射には大出力の得られるエキシ
マレーザーを使用した。エキシマレーザーには線状に加
工されたビームをもつものを使い、加工速度をあげた。
具体的には、0.5 mm幅、12cm長のレーザービーム
をKrF エキシマレーザーと所定のレンズ群で形成し、線
状ビームの幅方向にそのビームを基板に対して相対的に
走査させることにより、基板全面にレーザー照射を行っ
た。
【0092】その他の種類のエキシマレーザー、例え
ば、XeClエキシマレーザーを用いても効果は同様であっ
た。また、線状に加工されていないレーザービームを使
用しても効果は同様であった。このようにして活性化さ
れたリンのシート抵抗は2KΩ/□程度であった。
【0093】その後の工程は、実施例1と同様である。
【0094】本実施例の作製方法によれば、リンが活性
化しているので、その電気的な力でニッケルなどの触媒
元素のゲッタリング能力が改善され高くなっている。そ
して、一方で、ニッケルは、リンを活性化させる際のエ
ネルギーを受けてニッケルシリサイドとして膜中に拡散
するので、ニッケルはよりゲッタリングされやすい状態
となっている。
【0095】(実施例3)
【0096】実施例2で示したゲッタリングの能力を改
善するレーザー照射の工程を、RTAで置き換えたもの
を本実施例で示す。
【0097】RTAは、RAPID THERMAL ANNEALING の略
語である。RTAでは、ハロゲンランプに代表される赤
外光を主に発する強光を光源とし、基板表面につけられ
た膜のみを短時間で加熱することを可能とする。
【0098】しかしながら、レーザーほどその加熱時間
を短くすることができない、波長領域が主に赤外領域で
ある(エキシマレーザー光は紫外光である)等の原因
で、基板もやや加熱される。
【0099】よって、レーザーと比較すると高いエネル
ギーを膜に与えることは難しいが、エネルギーはレーザ
ーよりも安定しているので、より均質なアニールができ
る。また、RTAは本実施例で必要とするエネルギーを
充分、活性層に与える能力を持っている。
【0100】本実施例で使用するRTAはハロゲンラン
プを有したものである。本実施例で使用するRTAは線
状に加工されたビーム状の光線を有しており、加工効率
を上げている。加工法法は線状レーザーを使用する方法
とほぼ同様である。しかしながら、レーザーと違い加工
時間がややかかるので基板が急激な温度変化に耐えられ
ず割れることがある。よって、処理前に基板温度を上げ
ておく必要がある。
【0101】本実施例では、基板の温度をあらかじめ3
50度にまで加熱しておき、それからハロゲンランプを
レーザーと同様な方法で、基板に対し走査させながら照
射した。
【0102】ハロゲンランプはアークランプに置き換え
ても効果は同様であった。また、RTAの光線は必ずし
も線状に加工される必要はない。実施例1で示した作成
法でレーザー照射の工程のみをRTA工程に置き換え、
得た膜のシート抵抗は5kΩ/□であった。後は、実施
例1と同様の手順で工程を踏めばよい。本実施例で示し
た方法で作成されたは実施例1で得たものとほぼ同等の
特性を備えていた。
【0103】(実施例4)
【0104】上記実施例1〜3の作製方法によると、ト
ップゲイト型のTFTによって本発明のアクティブマト
リクス型液晶表示装置が作製されたが、本発明のアクテ
ィブマトリクス型液晶表示装置は、逆スタガー型のTF
Tによってこうせいされてもよい。
【0105】(実施例5)
【0106】上記実施例1〜4においては、ネマチック
液晶を用いたTNモードが本発明のアクティブマトリク
ス型液晶表示装置の表示モードとして用いられている
が、電界制御複屈折を利用したモード、液晶と高分子と
の混合層、いわゆる高分子分散モードなども用いること
ができる。
【0107】上記実施例によって作製されたアクティブ
マトリクス型液晶表示装置には、TN液晶以外にも様々
な液晶を用いることが可能である。例えば、1998, SID,
"Characteristics and Driving Scheme of Polymer-St
abilized Monostable FLCD Exhibiting Fast Response
Time and High Contrast Ratio with Gray-Scale Capab
ility" by H. Furue et al.や、1997, SID DIGEST, 84
1, "A Full-Color Thresholdless Antiferroelectric L
CD Exhibiting Wide Viewing Angle with FastResponse
Time" by T. Yoshida et al.や、1996, J. Mater. Che
m. 6(4), 671-673, "Thresholdless antiferroelectric
ity in liquid crystals and its application to disp
lays" by S. Inui et al.や、米国特許第5594569 号に
開示された液晶を用いることが可能である。
【0108】さらに、応答速度の速い無しきい値反強誘
電性液晶を用いて、本発明のアクティブマトリクス型液
晶表示装置を構成してもよい。
【0109】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、V字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±2.5V程度(セル厚約1μm〜2μ
m)のものも見出されている。
【0110】ここで、V字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図14に示す。図14に示すグラフの
縦軸は透過率(任意単位)、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角(クロスニコ
ル)に設定されている。
【0111】図14に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。
【0112】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、5V〜8V程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
【0113】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、D/A変換回路の出力電圧を
下げることができるので、D/A変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
【0114】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的LDD領
域(低濃度不純物領域)の幅が小さなTFT(例えば、
0nm〜500nmまたは0nm〜200nm)を用い
る場合においても有効である。
【0115】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間(ピクセルフィードピリオ
ド)を長くし、保持容量が小くてもそれを補うようにし
てもよい。
【0116】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
【0117】なお、図14に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明のアクティ
ブマトリクス型液晶表示装置の表示媒体として用いるこ
とができる。
【0118】また、本発明の半導体表示装置には、印加
電圧に応答して光学的特性が変調され得るその他のいか
なる表示媒体を用いてもよい。例えば、エレクトロルミ
ネセンス素子などを用いても良い。
【0119】(実施例6)
【0120】上記実施例1〜5の半導体表示装置には様
々な用途がある。本実施例では、本発明の半導体表示装
置を組み込んだ半導体装置について説明する。
【0121】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末(モバイルコンピュータ、携帯電話な
ど)などが挙げられる。それらの一例を図13に示す。
【0122】図13(A)は携帯電話であり、本体13
01、音声出力部1302、音声入力部1303、半導
体表示装置1304、操作スイッチ1305、アンテナ
1306で構成される。
【0123】図13(B)はビデオカメラであり、本体
1307、半導体表示装置1308、音声入力部130
9、操作スイッチ1310、バッテリー1311、受像
部1312で構成される。
【0124】図13(C)はモバイルコンピュータであ
り、本体1313、カメラ部1314、受像部131
5、操作スイッチ1316、半導体表示装置1317で
構成される。
【0125】図13(D)はヘッドマウントディスプレ
イであり、本体1318、半導体表示装置1319、バ
ンド部1320で構成される。
【0126】
【発明の効果】
【0127】本発明によると、小型にもかかわらず、高
精細・高解像度・高画質の半導体表示装置が提供され
る。また、その消費電力も、従来と比較して、かなり小
さい値を達成できる。
【図面の簡単な説明】
【図1】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置のブロック図であ
る。
【図2】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置のデータ線駆動隘路
の回路図である。
【図3】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置の一作製方法の工程
図である。
【図4】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置の一作製方法の工程
図である。
【図5】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置の一作製方法の工程
図である。
【図6】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置の一作製方法の工程
図である。
【図7】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置を構成するTFTの
断面図である。
【図8】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置を構成するTFTの
特性を示すグラフである。
【図9】 本発明の半導体装置のある実施形態であるア
クティブマトリクス型液晶表示装置のシフトレジスタの
動作特性を示すグラフである。
【図10】 本発明の半導体装置のある実施形態である
アクティブマトリクス型液晶表示装置のシフトレジスタ
の動作特性を示すグラフである。
【図11】 本発明の半導体装置のある実施形態である
アクティブマトリクス型液晶表示装置のデータ線駆動回
路のパターン図である。
【図12】 本発明の半導体装置のある実施形態である
アクティブマトリクス型液晶表示装置の表示例である。
【図13】 本発明の半導体表示装置を利用した半導体
装置の例を示す図である。
【図14】 ある無しきい値反強誘電性混合液晶の印加
電圧−透過率特性を示すグラフである。
【符号の説明】
100 アクティブマトリクス回路 100−1 画素TFT 100−2 液晶 100−3 補助容量 101 データ線駆動回路 101−1 シフトレジスタ 101−2 レベルシフタ 101−3 バッファ 102 走査線駆動回路(右) 102−1 シフトレジスタ 102−2 レベルシフタ 102−3 バッファ 103 走査線駆動回路(左) 103−1 シフトレジスタ 103−2 レベルシフタ 103−3 バッファ 104 ビデオ入力信号線 105 アナログスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長尾 祥 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】マトリクス状に配置された複数の画素TF
    Tを有するアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動する、複数のTF
    Tを有するデータ線駆動回路および走査線駆動回路と、
    を有する半導体表示装置であって、 前記複数の画素TFTおよび前記複数のTFTの活性層
    は、触媒元素によって結晶性化が助長され、かつ前記触
    媒元素は、ゲッタリング用の元素によって選択的にゲッ
    タリングされることを特徴とする半導体表示装置。
  2. 【請求項2】前記触媒元素には、Ni、Fe、Co、R
    u、Rh、Pd、Os、Ir、Pt、Cu、Auから選
    ばれた一種または複数種のものが用いられることを特徴
    とする請求項1に記載の半導体表示装置。
  3. 【請求項3】前記触媒元素には、Ge、Pb、In、S
    nから選ばれた一種または複数種のものが用いられるこ
    とを特徴とする請求項1乃至2に記載の半導体表示装
    置。
  4. 【請求項4】前記ゲッタリング用の元素には、Pが用い
    られることを特徴とする請求項1乃至2に記載の半導体
    表示装置。
  5. 【請求項5】前記ゲッタリング用の元素には、P、N、
    As、Sb、Biから選ばれた一種または複数種のもの
    が用いられることを特徴とする請求項1乃至3に記載の
    半導体表示装置。
  6. 【請求項6】前記データ線駆動回路のシフトレジスタ
    は、図9あるいは図10に示される最大動作周波数を有
    する請求項4に記載の半導体表示装置。
  7. 【請求項7】請求項1乃至6のいずれか一において、レ
    ーザー光の照射または強光の照射によって前記ゲッタリ
    ニグ用の元素が活性化されることを特徴とする半導体表
    示装置。
  8. 【請求項8】請求項1乃至7のいずれか一において、表
    示媒体には、無しきい値反強誘電性混合液晶が用いられ
    ることを特徴とする半導体表示装置。
JP11059595A 1998-05-16 1999-03-08 半導体表示装置 Withdrawn JP2000039628A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11059595A JP2000039628A (ja) 1998-05-16 1999-03-08 半導体表示装置
US09/309,891 US6777273B1 (en) 1998-05-16 1999-05-11 Semiconductor display device
US10/775,327 US7233033B2 (en) 1998-05-16 2004-02-11 Semiconductor device having pixels

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15230698 1998-05-16
JP10-152306 1998-05-16
JP11059595A JP2000039628A (ja) 1998-05-16 1999-03-08 半導体表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010091109A Division JP5106564B2 (ja) 1998-05-16 2010-04-12 半導体表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2000039628A true JP2000039628A (ja) 2000-02-08
JP2000039628A5 JP2000039628A5 (ja) 2006-04-27

Family

ID=26400645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11059595A Withdrawn JP2000039628A (ja) 1998-05-16 1999-03-08 半導体表示装置

Country Status (2)

Country Link
US (2) US6777273B1 (ja)
JP (1) JP2000039628A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338873A (ja) * 2000-03-21 2001-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100373620C (zh) * 2001-01-19 2008-03-05 株式会社半导体能源研究所 半导体器件及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5526597B2 (ja) * 2009-05-19 2014-06-18 ソニー株式会社 表示装置、表示方法
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2011111662A1 (ja) * 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8872764B2 (en) 2012-06-29 2014-10-28 Qualcomm Mems Technologies, Inc. Illumination systems incorporating a light guide and a reflective structure and related methods
KR102439795B1 (ko) 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
US4510515A (en) * 1981-01-28 1985-04-09 Stanley Electric Co., Ltd. Epitaxial wafer of compound semiconductor display device
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS6337394A (ja) * 1986-08-01 1988-02-18 株式会社日立製作所 マトリクス表示装置
US4782340A (en) * 1986-08-22 1988-11-01 Energy Conversion Devices, Inc. Electronic arrays having thin film line drivers
US4952031A (en) * 1987-06-19 1990-08-28 Victor Company Of Japan, Ltd. Liquid crystal display device
JPH07119702B2 (ja) * 1987-08-06 1995-12-20 株式会社ニコン 欠陥検査装置及び欠陥検査方法
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2951352B2 (ja) * 1990-03-08 1999-09-20 株式会社日立製作所 多階調液晶表示装置
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3160336B2 (ja) * 1991-12-18 2001-04-25 株式会社東芝 半導体装置の製造方法
CN100483651C (zh) 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US5731796A (en) * 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985741A (en) 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE69428387T2 (de) 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
DE69431636T2 (de) * 1993-07-26 2003-06-26 Seiko Epson Corp., Tokio/Tokyo Dünnschicht-Halbleiteranordnung, ihre Herstellung und Anzeigsystem
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5712653A (en) * 1993-12-27 1998-01-27 Sharp Kabushiki Kaisha Image display scanning circuit with outputs from sequentially switched pulse signals
JP3190520B2 (ja) 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5525867A (en) * 1994-08-05 1996-06-11 Hughes Aircraft Company Electroluminescent display with integrated drive circuitry
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5767924A (en) * 1995-06-09 1998-06-16 Semiconductor Energy Laboratory Co., Display unit which is immersed in a coolant
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
US5999155A (en) * 1995-09-27 1999-12-07 Seiko Epson Corporation Display device, electronic apparatus and method of manufacturing display device
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JPH09101503A (ja) * 1995-10-04 1997-04-15 Semiconductor Energy Lab Co Ltd 表示装置
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US6011535A (en) * 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
TW319912B (ja) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
KR100214484B1 (ko) * 1996-06-07 1999-08-02 구본준 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
JP4307574B2 (ja) * 1996-09-03 2009-08-05 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP3572473B2 (ja) * 1997-01-30 2004-10-06 株式会社ルネサステクノロジ 液晶表示制御装置
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP3765902B2 (ja) * 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びel表示装置
JPH11212047A (ja) 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338873A (ja) * 2000-03-21 2001-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100373620C (zh) * 2001-01-19 2008-03-05 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US6777273B1 (en) 2004-08-17
US7233033B2 (en) 2007-06-19
US20040160407A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
JP2000039628A (ja) 半導体表示装置
JP3844613B2 (ja) 薄膜トランジスタ回路およびそれを用いた表示装置
US6268842B1 (en) Thin film transistor circuit and semiconductor display device using the same
US7317438B2 (en) Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP4198477B2 (ja) 液晶表示装置の駆動回路および液晶表示装置
US7049983B2 (en) Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP4053136B2 (ja) 反射型半導体表示装置
JP2011022591A (ja) 液晶表示装置及び電子機器
JP2001051292A (ja) 半導体装置および半導体表示装置
US6999017B2 (en) Digital driver and display device
JP5106564B2 (ja) 半導体表示装置の作製方法
JP4476391B2 (ja) 半導体表示装置の駆動方法
JP2001092426A (ja) 表示装置
JP2000004130A (ja) 薄膜トランジスタ回路およびそれを用いた半導体表示装置
JP2003309456A (ja) 薄膜トランジスタ回路およびそれを用いた半導体表示装置
JPH0643484A (ja) 表示装置
JP2007193351A (ja) 液晶表示装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100413