JP2000031744A - 変調器 - Google Patents

Abstract

(57)【要約】 【課題】 集積化が容易な変調器における変調指数を向
上させる。 【解決手段】 変調波Ｓ２は、変調波入力手段１３を介
して電界効果トランジスタ（ＦＥＴ）１２のドレインに
印加されると共に、変調波入力手段２３を介してＦＥＴ
２２のドレインに印加される。搬送波Ｓ１は、搬送波入
力手段１１を介してＦＥＴ１２のゲートに印加される。
ＦＥＴ１２は、搬送波Ｓ１に対する増幅を行ってドレイ
ンに出力する。ここで、変調波Ｓ２の電圧が低い場合に
は、増幅結果における搬送波Ｓ１の成分が十分低くな
る。この増幅結果がＦＥＴ２２で線形に増幅され、これ
が被変調波ＶｏｕｔとしてＦＥＴ２２のドレインに出力
され、被変調波出力端子ｏｕｔを介して出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、新産業分野と
して注目される車等の交通道具と道路との間の知能化に
関する高速道路交通システム（以下、「ＩＴＳ」とい
う）の核となるノンストップ自動料金収受システム（以
下、「ＥＴＣ」という）で、車載無線通信器等に設けら
れるＭＭＩＣ（Monolithic Microwave Integrated Circ
uit ）化された変調器に関するものである。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；トランジスタ技術編集部「実用電子回路ハンドブ
ック」（1997）ＣＱ出版社、P.228 図２は、前記文献に記載された従来の変調器を示す概略
の回路図である。この変調器は、搬送波Ｓ１を入力する
分離型の変成器からなる搬送波入力部１と、増幅用バイ
ポーラトランジスタ２と、変調波Ｓ２を入力する分離型
の変成器からなる変調波入力部３と、被変調波Ｖout を
出力する分離型の変成器からなる被変調波出力部４と
で、構成されている。このような構成の変調器では、搬
送波Ｓ１が搬送波入力部１から入力されてバイポーラト
ランジスタ２のベースに与えられて該バイポーラトラン
ジスタ２によって増幅される。一方、変調波Ｓ２は、変
調波入力部３から入力され、バイポーラトランジスタ２
のコレクタに印加され、この変調波Ｓ２により、該バイ
ポーラトランジスタ２で増幅された搬送波Ｓ１のレベル
が制御される。これにより、搬送波Ｓ１が変調波Ｓ２で
変調されて被変調波Ｖout が生成される。この生成され
た被変調波Ｖout が、被変調波出力部４から出力され
る。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
図２の変調器では、次のような課題があった。図２の変
調器では、分離型の変成器で構成された搬送波入力部１
と、分離型のバイポーラトランジスタ２と、分離型の変
成器で構成された変調波入力部３と、分離型の変成器で
構成された被変調波出力部４とを有するので、ＭＭＩＣ
化が困難であり、回路の寸法が大きくなるばかりでな
く、生産コストも上昇するという課題があった。このよ
うな課題を克服しようとすると、例えば、搬送波Ｓ１を
直接ゲートに入力し、該搬送波Ｓ１を増幅してドレイン
から出力する電界効果トランジスタ（以下、ＦＥＴとい
う）を用い、変調波Ｓ２をＦＥＴのドレインに直接印加
して該ＦＥＴのドレイン電圧を制御することにより、被
変調波Ｖout を生成して出力する変調器が考えられる。

【０００４】このような構成の変調器では、ＦＥＴが搬
送波Ｓ１を増幅してドレインから出力し、これが変調波
Ｓ２によって変調され、被変調波Ｖout として負荷に出
力される。ここで、変調波Ｓ１が最大のときには、負荷
及びバイアス等の設定により、ＦＥＴは飽和状態とな
る。変調波Ｓ１が小さくなると、ＦＥＴの出力特性から
みると、動作点が原点に近づき、ＦＥＴのドレインＩｄ
ｓとドレイン・ソース間電圧Ｖｄｓが小さくなる。その
ため、やはり、飽和状態で変調波Ｓ２の大きさと比例す
る出力で変調された被変調波Ｖout が得られる。被変調
波Ｖout の大きさと変調波Ｓ２との関係は、大範囲及び
大信号で線形の特性が得られる。そして、ＭＭＩＣ化が
容易な変調器を実現できる。ところが、このＭＭＩＣ化
が容易な変調器には、まだ、次のような解決すべき課題
が残っている。

【０００５】図３は、ＭＭＩＣ化が容易な従来の変調器
における変調特性及び変調指数のシミュレーションデー
タを示す図であり、横軸は変調波Ｓ２の電圧を示し、縦
軸は被変調波Ｖout の包絡線電圧を示している。ＭＭＩ
Ｃ化が容易な従来の変調器においては、変調波Ｓ２が小
さいとき或いはゼロのときに、被変調波Ｖout における
振幅は小さくなるが、それでも、ある程度は残っしま
う。そのため、被変調波Ｖout の最大振幅と最小振幅と
の比が、例えば図３のように、８２５／４５＝１８倍と
なる。この場合には、（最大振幅−最小振幅）／（最大
振幅＋最小振幅）で定義される変調指数Ｋが０．８９６
となり、ＥＴＣシステム等で要求される実測値で０．９
以上の変調指数Ｋが得られない場合がある。本発明は、
以上のような従来技術の課題を解決し、変調指数Ｋが十
分に得られ、かつ、ＭＭＩＣ化に適した変調器を提供す
ることを目的とする。

【０００６】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、変調器において、次
のような構成にしている。即ち、搬送波を変調波で変調
する第１の変調回路と、前記第１の変調回路によって前
記変調された搬送波をさらに前記変調波で変調して被変
調波を生成する第２の変調回路とで構成している。この
ような構成を採用したことにより、変調波によって搬送
波が２段階に変調されて被変調波が生成されるので、変
調波のレベルが低いときの被変調波の振幅が十分小さく
なる。

【０００７】第２の発明では、第１の発明における第１
の変調回路及び第２の変調回路を次のように構成してい
る。即ち、前記第１の変調回路は、第１の入力端子から
入力された前記搬送波を変成することなく伝達する搬送
波入力手段と、第１の導通電極と第２の導通電極と前記
搬送波入力手段に接続され該第１及び第２の導通電極間
の導通状態を制御する第１の制御電極とを有し、前記搬
送波を増幅して該第１の導通電極に出力する第１のトラ
ンジスタと、第２の入力端子から入力された前記変調波
を変成することなく前記第１のトランジスタの第１の導
通電極に伝達し、該第１のトランジスタで増幅された前
記搬送波を該変調波で変調する第１の変調波入力手段と
で構成している。前記第２の変調回路は、第３の導通電
極と第４の導通電極と前記第１のトランジスタの第１の
導通電極に接続され該第３及び第４の導通電極間の導通
状態を制御する第２の制御電極とを有し、前記変調され
た搬送波を増幅して該第３の導通電極に出力する第２の
トランジスタと、前記第２の入力端子から入力された前
記変調波を変成することなく前記第２のトランジスタの
第３の導通電極に与えることにより、前記変調波で変調
された搬送波をさらに該変調波で変調して前記被変調波
を生成する第２の変調波入力手段と、前記被変調波を変
成することなく出力端子に伝達する被変調波出力手段と
で構成している。このような構成を採用したことによ
り、分離型トランス等のＭＭＩＣ化に適さない変成器を
用いずに、直接的に搬送波及び変調波が、第１のトラン
ジスタの第１の制御電極と第１の導通電極、及び第２の
トランジスタの第３の導通電極に与えられる。第１及び
第２のトランジスタにより、変調波によって搬送波が２
段階に変調されて被変調波が生成され、変調波のレベル
が低いときの被変調波の振幅が十分小さくなる。

【０００８】第３の発明では、第２の発明の変調器にお
いて、次のような構成にしている。即ち、前記第１及び
第２のトランジスタは、共通のＧａＡｓ（ガリウムひ
素）基板に形成されたＧａＡｓＦＥＴで構成し、前記搬
送波入力手段、前記第１の変調波入力手段、前記第２の
変調波入力手段及び前記被変調波出力手段は、前記共通
のガリウムひ素基板に形成された受動素子で構成してい
る。このような構成を採用したことにより、第１の変調
回路及び第２の変調回路が共通の高周波特性にすぐれた
ＧａＡｓ基板に形成され、ＭＭＩＣ化される。第４の発
明では、第２または第３の発明の変調器において、次の
ような第３のトランジスタを設けている。この第３のト
ランジスタは、電源に接続された第５の導通電極と、前
記第１及び第２の変調波入力手段に接続された第６の導
通電極と、前記第２の入力端子に接続され該第５及び第
６の導通電極間の導通状態を制御する第３の制御電極と
を有し、該第３の制御電極に該第２の入力端子から前記
変調波が与えられ、該変調波を電源で駆動した信号を該
第１及び第２の変調波入力手段に与えるものである。こ
のような構成を採用したことにより、変調波の代わり
に、第１のトランジスタの第１の導通電極と第２のトラ
ンジスタの第３の導通電極とには、第１及び第２の変調
波入力手段を介し、第３のトランジスタで変調波を電源
で駆動した信号が与えられる。

【０００９】第５の発明では、第４の発明の変調器にお
いて、前記第３のトランジスタは、前記共通のＧａＡｓ
基板に形成されたＧａＡｓＦＥＴで構成している。この
ような構成を採用したことにより、第３のトランジスタ
もＧａＡｓ基板に形成され、ＭＭＩＣ化される。また、
変調波を第１及び第２のトランジスタの第１の導通電極
及び第３の導通電極に与えるのではなく、該変調波を駆
動した信号を与えることになる。

【００１０】

【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す変調器の概略の
回路図である。この変調器は、共通のＧａＡｓ基板に形
成された初段の第１の変調回路１０及び後段の第２の変
調回路２０で構成され、ＭＭＩＣ化されている。変調回
路１０は、搬送波Ｓ１を入力する第１の入力端子Ｉｎ１
に接続された搬送波入力手段１１と、該搬送波入力手段
１１を介した搬送波Ｓ１を第１の制御電極であるゲート
に入力するＭＥＳ型のＧａＡｓＦＥＴ１２と、変調波Ｓ
２を入力する第２の入力端子Ｉｎ２に接続された変調波
入力手段１３と、該ＧａＡｓＦＥＴ１２の第２の導通電
極であるソースと接地との間に接続された該ＧａＡｓＦ
ＥＴ１２の自己バイアス回路１４とを備えている。搬送
波入力手段１１は、搬送波Ｓ１を伝達する手段であり、
一方の電極が入力端子Ｉｎ１に接続され、他方の電極が
ＧａＡｓＦＥＴ１２のゲートに接続されたキャパシタ１
１ａと、ＧａＡｓＦＥＴ１２のゲート及び該キャパシタ
１１ａの接続点と接地との間に接続された抵抗１１ｂと
を有している。変調波入力手段１３は、変調波Ｓ２を伝
達する手段であると共に、ＧａＡｓＦＥＴ１２の負荷を
構成するものであり、入力端子Ｉｎ２に一端が接続され
た抵抗１３ａと、該抵抗１３ａの他端とＧａＡｓＦＥＴ
１２の第１の導通電極のドレインとの間に接続されたイ
ンダクタ１３ｂとを有している。自己バイアス回路１４
は、ＧａＡｓＦＥＴ１２のソースを接地に直流的に接続
する抵抗１４ａと、該ＧａＡｓＦＥＴ１２のソースを接
地に交流的に接続するキャパシタ１４ｂとを有してい
る。

【００１１】一方、変調回路２０は、前記ＧａＡｓＦＥ
Ｔ１２のドレインから与えられた信号を入力する入力回
路２１と、該入力回路２１にゲートが接続された第２の
トランジスタであるＧａＡｓＦＥＴ２２と、入力端子Ｉ
ｎ２に接続された第２の変調波入力手段２３と、自己バ
イアス回路２４と、被変調波出力手段２５とを備えてい
る。入力回路２１は、第１の変調回路１０中のＧａＡｓ
ＦＥＴ１２のドレインに一方の電極が接続されると共に
他方の電極がＧａＡｓＦＥＴ２２の第２の制御電極であ
るゲートに接続されたキャパシタ２１ａと、該キャパシ
タ２１ａの他方の電極及びＧａＡｓＦＥＴ２２のゲート
の接続点と接地との間に接続された抵抗２１ｂとを有し
ている。変調波入力手段２３は、ＧａＡｓＦＥＴ２２に
変調波Ｓ２を伝達する手段であり、入力端子Ｉｎ２に一
方の電極が接続されると共に他方の電極が接地されたキ
ャパシタ２３ａと、入力端子Ｉｎ２に一端が接続され、
他端がＧａＡｓＦＥＴ２２の第３の導通電極であるドレ
インに接続されたインダクタ２３ｂとを有している。自
己バイアス回路２４は、ＧａＡｓＦＥＴ２２の第４の導
通電極であるソースを接地に直流的に接続する抵抗２４
ａと、このＧａＡｓＦＥＴ２２のソースを接地に交流的
に接続するキャパシタ２４ｂとを有している。被０調波
出力手段２５は、ＧａＡｓＦＥＴ２２のドレインと出力
端子Ｏｕｔとの間に接続されたキャパシタ２５ａを有し
ている。

【００１２】次に、図１の変調器の動作を説明する。変
調波Ｓ２は、変調波入力手段１３を介してＧａＡｓＦＥ
Ｔ１２のドレインに印加されると共に、変調波入力手段
２３を介してＧａＡｓＦＥＴ２２のドレインに印加され
る。搬送波Ｓ１は、搬送波入力手段１１を介してＧａＡ
ｓＦＥＴ１２のゲートに印加される。ＧａＡｓＦＥＴ１
２は、印加された変調波Ｓ１に基づき搬送波Ｓ１の増幅
を行いドレインに出力する。図４は、図１中のＧａＡｓ
ＦＥＴ１２の直流特性と負荷線を示す特性図である。図
４は、ＭＤＳ（Microwave Design System ）を用いたシ
ミュレーション結果であり、搬送波Ｓ１を５．８ＫHzと
したものである。変調波Ｓ２のレベルが低いとき、仮に
搬送波Ｓ１が同じであっても、変調波Ｓ２のレベルの低
下に伴ってドレイン電圧が移動することにより、図４の
ように負荷線も原点側に移動し、ＧａＡｓＦＥＴ１２の
増幅結果における搬送波Ｓ１の成分も小さくなる。即
ち、変調回路１０では、小信号の変調波Ｓ２でかなり振
幅の小さい被変調波が得られることになる。変調回路１
０から出力された増幅結果は、入力回路２１を介して変
調回路２０中のＧａＡｓＦＥＴ２２のゲートに与えられ
る。ＧａＡｓＦＥＴ２２は、インダクタ２３ｂ及びキャ
パシタ２５ａの負荷やバイアスの設定により、飽和状態
になり、入力回路２１を介して与えられた変調回路１０
の増幅結果を大範囲で増幅して、被変調波Ｖｏｕｔを生
成してドレインに出力する。ここの増幅では、変調波Ｓ
２に比例する増幅となり、線形変調された被変調波Ｖｏ
ｕｔが得られる。

【００１３】以上のように、この第１の実施形態では、
次のような利点を有している。 （１） 搬送波入力手段１１、変調波入力手段１３，２
３、被変調波出力手段２５は変成を行わずに、ＧａＡｓ
ＦＥＴ１２，２２に搬送波Ｓ１及び変調波Ｓ２を直接与
えるようにしたので、トランス等が不要となってＭＭＩ
Ｃ化が容易になり、コストを低減できる。 （２） 変調をＧａＡｓ基板に形成したＧａＡｓＦＥＴ
１２，２２で行うので、高周波に適した変調が可能にな
る。 （３） 図５は、図１の変調特性及び変調指数を示す図
である。変調回路１０と変調回路２０の２段階で搬送波
Ｓ１を変調波Ｓ２で変調する構成とし、変調回路１０で
の変調で、搬送波Ｓ１の成分の振幅が小さい被変調波を
生成し、変調回路２０では、それを飽和状態で大範囲で
の変調をするようにしたので、大範囲及び大信号での線
形の変調特性が得られるばかりでなく、被変調波Ｖout
の最大振幅と最小振幅との比が、例えば図５のように、
大きくなり、（最大振幅−最小振幅）／（最大振幅＋最
小振幅）で定義される変調指数Ｋが０．９７５となり、
ＥＴＣシステム等で要求される実測値で０．９以上の変
調指数Ｋが十分得られる。

【００１４】第２の実施形態 図６は、本発明の第２の実施形態を示す変調器の概略の
回路図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。第１の実施形
態では、入力端子Ｉｎ２から入力された変調波Ｓ２を変
調波入力手段１３，２３を介してＧａＡｓＦＥＴ１２，
２２のドレインに与えるようにしていたが、この第２の
実施形態では、変調波Ｓ２をＧａＡｓＦＥＴ１２，２２
のドレインに与えるのではなく、該変調波Ｓ２に対応す
る駆動信号Ｓ３を生成し、該駆動信号Ｓ３をＧａＡｓＦ
ＥＴ１２，２２のドレインに与えるようにしたもので
り、入力端子Ｉｎ２に接続された入力回路３０と、第３
のトランジスタであるＧａＡｓＦＥＴ３１を設けてい
る。

【００１５】入力回路３０は、入力端子Ｉｎ２と接地と
の間に接された抵抗３０ａを有し、ＧａＡｓＦＥＴ３１
の第３の制御電極であるゲートに、該入力回路３０を介
して変調波Ｓ２が入力される接続になっている。ＧａＡ
ｓＦＥＴ３１の第５の導通電極であるドレインは、電源
３２に接続され、該ＧａＡｓＦＥＴ３１の第６の導通電
極であるソースは、インダクタ３３を介して第１の実施
形態における変調波入力手段Ｓ１３の抵抗１３ａの一端
に接続されている。抵抗１３ａとインダクタ３３との接
続点がキャパシタ３４を介して接地されている。ＧａＡ
ｓＦＥＴ３１のソースは、また、変調回路２０中の変調
波入力手段２３のキャパシタ２３ａとインダクタ２３ｂ
との接続点に接続されている。変調回路１０及び２０の
他の構成は、第１の実施形態の図１と同様になってい
る。

【００１６】この図６の変調器では、入力回路３０を介
して変調波Ｓ２がＧａＡｓＦＥＴ３１のゲートに入力さ
れる。ＧａＡｓＦＥＴ３１は、電源３２により、変調波
Ｓ２に対応する駆動信号Ｓ３を生成してソースに出力す
る。この駆動信号Ｓ３が、変調波Ｓ２の代わりに、変調
波入力手段１３，２３に入力される。変調波Ｓ２の代わ
りに、駆動信号Ｓ３が変調波入力手段１３，２３に入力
された変調回路１０，２０は、第１の実施形態と同様に
動作し、出力端子Ｏｕｔから被変調波Ｖｏｕｔが出力さ
れる。以上のように、この第２の実施形態では、ＧａＡ
ｓＦＥＴ３１を設け、駆動信号Ｓ３を生成し、駆動信号
Ｓ３を変調波Ｓ２の代わりに、変調波入力手段１３，２
３に入力するようにしたので、変調波Ｓ２を小さい電流
値にすることが可能になり、安定なＭＭＩＣ化された変
調器を実現できる。

【００１７】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （ｉ） ＦＥＴ１２，２２，３１はＭＥＳ型のＦＥＴを
用いたが、他のＨＭＥＴやＭＯＳ型等のＦＥＴを用いる
ことも可能であり、さらにバイポーラトランジスタを用
いることも可能である。 （ii） 変調波入力手段１３，２３、搬送波入力手段１
１、被変調波出力手段２５等は、キャパシタを用いた簡
単な構成にしているが、インダクタ及びキャパシタを組
み合せて複雑に接続した構成或いは分布型の伝送線で構
成してもよい。

【００１８】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、変調器を２段の第１の変調回路と第２の変調
回路とで構成したので、変調波のレベルが低いときの被
変調波の振幅を十分小さくでき、変調指数を向上でき
る。第２及び第３の発明によれば、搬送波を変成するこ
となく伝達する搬送波入力手段と、変調波を変成するこ
となく伝達する第１及び第２の変調波入力手段と、第１
及び第２のトランジスタと、被変調波を変成することな
く出力端子に伝達する被変調波出力手段とで、第１の発
明の変調器を構成したので、ＭＭＩＣ化に適した変調器
を実現でき、コストが低減できる。第４及び第５の発明
によれば、第２または第３の発明の変調器において、第
３のトランジスタを設け、第１のトランジスタの第１の
導通電極と第２のトランジスタの第３の導通電極とに
は、第１及び第２の変調波入力手段を介して、第３のト
ランジスタで変調波を電源で駆動した信号が与えられる
ようにしたので、例えば外部から入力する変調波の電流
を小さくすることが可能になり、安定した変調器が実現
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す変調器の概略の
回路図である。

【図２】従来の変調器を示す概略の回路図である。

【図３】ＭＭＩＣ化が容易な従来の変調器における変調
特性及び変調指数のシミュレーションデータを示す図で
ある。

【図４】図１中のＧａＡｓＦＥＴ１２の直流特性と負荷
線を示す特性図である。

【図５】図１の変調特性及び変調指数を示す図である。

【図６】本発明の第２の実施形態を示す変調器の概略の
回路図である。

【符号の説明】

１０，２０ 変調回路 １１ 搬送波入力手段 １２，２２，３１ ＧａＡｓＦＥＴ １３，２３ 変調波入力手段 １４，２４ 自己バイアス回路 ２５ 被変調波出力手段 Ｓ１ 搬送波 Ｓ２ 変調波 Ｖｏｕｔ 被変調波

Claims (5)

【特許請求の範囲】
1. 【請求項１】 搬送波を変調波で変調する第１の変調回
   路と、 前記第１の変調回路によって前記変調された搬送波をさ
   らに前記変調波で変調して被変調波を生成する第２の変
   調回路とを備えたことを特徴とする変調器。
2. 【請求項２】 前記第１の変調回路は、 第１の入力端子から入力された前記搬送波を変成するこ
   となく伝達する搬送波入力手段と、 第１の導通電極と第２の導通電極と前記搬送波入力手段
   に接続され該第１及び第２の導通電極間の導通状態を制
   御する第１の制御電極とを有し、前記搬送波を増幅して
   該第１の導通電極に出力する第１のトランジスタと、 第２の入力端子から入力された前記変調波を変成するこ
   となく前記第１のトランジスタの第１の導通電極に伝達
   し、該第１のトランジスタで増幅された前記搬送波を該
   変調波で変調する第１の変調波入力手段とで構成し、 前記第２の変調回路は、 第３の導通電極と第４の導通電極と前記第１のトランジ
   スタの第１の導通電極に接続され該第３及び第４の導通
   電極間の導通状態を制御する第２の制御電極とを有し、
   前記変調された搬送波を増幅して該第３の導通電極に出
   力する第２のトランジスタと、 前記第２の入力端子から入力された前記変調波を変成す
   ることなく前記第２のトランジスタの第３の導通電極に
   与えることにより、前記変調波で変調された搬送波をさ
   らに該変調波で変調して前記被変調波を生成する第２の
   変調波入力手段と、 前記被変調波を変成することなく出力端子に伝達する被
   変調波出力手段とで構成したことを特徴とする請求項１
   記載の変調器。
3. 【請求項３】 前記第１及び第２のトランジスタは、共
   通のＧａＡｓ基板に形成されたＧａＡｓ電界効果トラン
   ジスタで構成し、 前記搬送波入力手段、前記第１の変調波入力手段、前記
   第２の変調波入力手段及び前記被変調波出力手段は、前
   記共通のＧａＡｓ基板に形成された受動素子で構成した
   ことを特徴とする請求項２記載の変調器。
4. 【請求項４】 電源に接続された第５の導通電極と、前
   記第１及び第２の変調波入力手段に接続された第６の導
   通電極と、前記第２の入力端子に接続され該第５及び第
   ６の導通電極間の導通状態を制御する第３の制御電極と
   を有し、該第３の制御電極に該第２の入力端子から前記
   変調波が与えられ、該変調波を駆動した信号を該第１及
   び第２の変調波入力手段に与える第３のトランジスタ
   を、設けたことを特徴とする請求項２または３記載の変
   調器。
5. 【請求項５】 前記第３のトランジスタは、前記共通の
   ＧａＡｓ基板に形成されたＧａＡｓ電界効果トランジス
   タで構成したことを特徴とする請求項４記載の変調器。