JP2000031345A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000031345A JP2000031345A JP10197553A JP19755398A JP2000031345A JP 2000031345 A JP2000031345 A JP 2000031345A JP 10197553 A JP10197553 A JP 10197553A JP 19755398 A JP19755398 A JP 19755398A JP 2000031345 A JP2000031345 A JP 2000031345A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- filler
- circuit board
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H10W70/681—
-
- H10W72/07251—
-
- H10W72/20—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 この発明は、封止樹脂の硬化時に半導体チッ
プ表面にダメージを与えることなく、信頼性等を向上さ
せた半導体装置を提供することを目的とする。
【解決手段】 この発明は、半導体チップ10をフェイ
スダウンして半田バンプ11によりインターポーザー2
0と接続し、半導体チップ10表面とインターポーザー
20との間隙にアンダーフィル30を充填した半導体装
置において、アンダーフィルの中に含まれる充填材32
の分布密度を、インターポーザー20側を密に、半導体
チップ10側を疎にした。
(57) Abstract: An object of the present invention is to provide a semiconductor device having improved reliability and the like without damaging the surface of a semiconductor chip when a sealing resin is cured. SOLUTION: The present invention relates to an interposer 2 in which a semiconductor chip 10 is face-down by solder bumps 11.
In the semiconductor device connected to the semiconductor chip 10 and the gap between the surface of the semiconductor chip 10 and the interposer 20, the underfill 30 is filled.
The distribution density of the semiconductor chip 10 was made sparse on the interposer 20 side.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体チップを
フェイスダウンして実装された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor chip is mounted face down.
【0002】[0002]
【従来の技術】近年、半導体チップの集積度が向上し、
半導体チップの外部端子の間隔が狭小となり、電気的に
接続されるプリント配線基板の配線サイズと異なり、前
記半導体チップをプリント配線基板に直接接続すること
が容易ではなくなってきている。このため半導体チップ
とプリント配線基板との間にインターポーザーを介在さ
せて、このインターポーザーを用いて半導体チップとプ
リント配線基板とが電気的に接続されている。2. Description of the Related Art In recent years, the degree of integration of semiconductor chips has been improved.
The distance between the external terminals of the semiconductor chip has become narrower, and unlike the wiring size of the electrically connected printed wiring board, it has become difficult to directly connect the semiconductor chip to the printed wiring board. Therefore, an interposer is interposed between the semiconductor chip and the printed wiring board, and the semiconductor chip and the printed wiring board are electrically connected using the interposer.
【0003】上記したインターポーザーには、半導体チ
ップが半田バンプ等を介してフェイスダウンにして電気
的に接続される。そして、半導体チップとインターポー
ザーとの間の間隙には、湿度などの外的要因による素子
劣化を防ぐために封止樹脂(アンダーフィル)を充填し
ている。[0003] A semiconductor chip is electrically connected to the above-mentioned interposer face down via solder bumps or the like. The gap between the semiconductor chip and the interposer is filled with a sealing resin (underfill) in order to prevent element deterioration due to external factors such as humidity.
【0004】[0004]
【発明が解決しようとする課題】上記したように、半導
体チップをインターポーザーにフェイスダウンにして接
続する接続方式においては、接続後に封止樹脂を半導体
チップとインターポーザーの間隙に充填している。しか
しながら、充填後に封止樹脂を硬化する際に、封止樹脂
に含まれているシリカやアルミナなどの充填材が、半導
体チップ表面に当接する。このため、配線等にダメージ
を与え、信頼性の低下、良品率の低下や行程の管理、プ
ロセスの難易性等の問題が発生している。As described above, in the connection method in which a semiconductor chip is connected face-down to an interposer, a gap between the semiconductor chip and the interposer is filled with a sealing resin after the connection. However, when the sealing resin is cured after filling, the filler such as silica or alumina contained in the sealing resin comes into contact with the semiconductor chip surface. For this reason, wirings and the like are damaged, and problems such as a decrease in reliability, a decrease in a non-defective product rate, management of a process, and difficulty in a process have occurred.
【0005】この発明は、上述した従来の問題点に鑑み
なされたものにして、封止樹脂の硬化時に半導体チップ
表面にダメージを与えることなく、信頼性等を向上させ
た半導体装置を提供することを目的とする。The present invention has been made in view of the above-mentioned conventional problems, and provides a semiconductor device having improved reliability and the like without damaging the semiconductor chip surface when the sealing resin is cured. With the goal.
【0006】[0006]
【課題を解決するための手段】この発明は、半導体チッ
プをフェイスダウンしてバンプにより回路基板と接続
し、前記半導体チップ表面と回路基板との間隙に封止樹
脂を充填した半導体装置において、前記封止樹脂の中に
含まれる充填材の分布密度を、回路基板側を密に、半導
体チップ側を疎にしたことを特徴とする。According to the present invention, there is provided a semiconductor device in which a semiconductor chip is face-down connected to a circuit board by bumps and a gap between the semiconductor chip surface and the circuit board is filled with a sealing resin. The distribution density of the filler contained in the sealing resin is characterized by being dense on the circuit board side and sparse on the semiconductor chip side.
【0007】上記した構成によれば、半導体チップ表面
側は充填材が疎であるため、半導体チップ表面にダメー
ジを与えることがなくなる。According to the above configuration, since the filler is sparse on the surface of the semiconductor chip, no damage is given to the surface of the semiconductor chip.
【0008】また、この発明は、半導体チップをフェイ
スダウンしてバンプにより回路基板と接続し、前記半導
体チップ表面と回路基板との間隙に封止樹脂を充填した
半導体装置において、前記封止樹脂の中に含まれる充填
材の大きさを、回路基板側を大きく、半導体チップ側を
小さくしたことを特徴とする。The present invention also provides a semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin. The size of the filler contained therein is large on the circuit board side and small on the semiconductor chip side.
【0009】上記した構成によれば、半導体チップ表面
側に位置する充填材が小であるため、半導体チップ表面
にダメージを与えることがなくなる。According to the above configuration, the filler located on the surface side of the semiconductor chip is small, so that the surface of the semiconductor chip is not damaged.
【0010】更に、この発明は、半導体チップをフェイ
スダウンしてバンプにより回路基板と接続し、前記半導
体チップ表面と回路基板との間隙に封止樹脂を充填した
半導体装置において、前記半導体チップ表面と回路基板
との間に充填される封止樹脂には、充填材が含まれず、
且つ半導体チップ側面側に設けられる封止樹脂には、充
填材が含まれていることを特徴とする。Further, the present invention provides a semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin. The sealing resin filled between the circuit board does not contain any filler,
Further, the sealing resin provided on the side surface of the semiconductor chip contains a filler.
【0011】上記した構成によれば、半導体チップ表面
側には、充填材がないため、半導体チップ表面にダメー
ジを与えることはない。According to the above configuration, no filler is provided on the surface of the semiconductor chip, so that the surface of the semiconductor chip is not damaged.
【0012】前記封止樹脂は、樹脂の硬化時に収縮及び
膨張が起こらない特性であることを特徴とする。The sealing resin is characterized in that it does not shrink or expand when the resin is cured.
【0013】上記した構成によれば、アンダーフィル硬
化持に収縮/膨張しないため、半導体チップ表面にダメ
ージを与えることが抑制される。According to the above configuration, since the underfill does not shrink / expand when cured, damage to the semiconductor chip surface is suppressed.
【0014】また、この発明は、半導体チップをフェイ
スダウンしてバンプにより回路基板と接続し、前記半導
体チップ表面と回路基板との間隙に封止樹脂を充填した
半導体装置において、前記半導体チップの表面または回
路基板の表面若しくは双方の表面に凹凸部形成されてい
ることを特徴とする。The present invention also provides a semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a sealing resin is filled in a gap between the semiconductor chip surface and the circuit board. Alternatively, an uneven portion is formed on a surface or both surfaces of the circuit board.
【0015】上記したように、半導体チップ表面を凹凸
にしているため、半導体チップ表面にダメージを与える
ことがなくなる。As described above, since the surface of the semiconductor chip is made uneven, the surface of the semiconductor chip is not damaged.
【0016】また、この発明は、半導体チップをフェイ
スダウンしてバンプにより回路基板と接続し、前記半導
体チップ表面と回路基板との間隙に封止樹脂を充填した
半導体装置において、前記半導体チップのパターン配線
部をチップ中央部に集めたことを特徴とする。The present invention also provides a semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the semiconductor chip surface and the circuit board is filled with a sealing resin. It is characterized in that the wiring portions are gathered at the center of the chip.
【0017】上記した構成によれば、半導体チップ表面
のパターンを中央部に集めているため、半導体チップ表
面(パターン面)にダメージを与えることがなくなる。According to the above configuration, since the pattern on the surface of the semiconductor chip is collected at the center, the surface of the semiconductor chip (pattern surface) is not damaged.
【0018】[0018]
【発明の実施の形態】以下、この発明の実施の形態につ
き図面を参照して説明する。図1は、この発明の第1の
実施の形態にかかる半導体装置を示す概略断面図であ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic sectional view showing a semiconductor device according to the first embodiment of the present invention.
【0019】図1に示すように、半導体チップ10は周
辺に電極が形成され、この電極上に半田バンプ11が設
けられている。また、回路基板としてのインターポーザ
ー20は第1面上には接合される半導体チップ10の電
極に対応する配線電極が形成され、第2面上には第1面
上の配線電極とビアホールにより接続された電極パッド
21が設けられている。この電極パッド21はプリント
配線基板などの外部と電気接続される外部端子である。As shown in FIG. 1, an electrode is formed around a semiconductor chip 10 and a solder bump 11 is provided on the electrode. In the interposer 20 as a circuit board, wiring electrodes corresponding to the electrodes of the semiconductor chip 10 to be bonded are formed on the first surface, and are connected to the wiring electrodes on the first surface by via holes on the second surface. Electrode pad 21 is provided. The electrode pads 21 are external terminals that are electrically connected to the outside such as a printed wiring board.
【0020】尚、インターポーザー20の配線電極パタ
ーンは、半導体チップ10内の配線パターンに比べると
大きな設計ルールで形成される。例えば、配線間隔は1
00μm程度の場合が多い。The wiring electrode pattern of the interposer 20 is formed according to a larger design rule than the wiring pattern in the semiconductor chip 10. For example, the wiring interval is 1
In many cases, it is about 00 μm.
【0021】図に示すように、半導体チップ10をイン
ターポーザー20に、フェイスダウン(パターン面を
下)にして接続し、半田バンプ11により図示しないイ
ンターポーザ20の配線電極と接続させる。As shown in the figure, the semiconductor chip 10 is connected to the interposer 20 face down (pattern side down) and connected to the wiring electrodes of the interposer 20 (not shown) by the solder bumps 11.
【0022】半導体チップ10の表面とインターポーザ
ー20との間の間隙には、樹脂封止用のアンダーフィル
30が充填される。このアンダーフィル30は、エポキ
シ系の封止樹脂31中にシリカ、アルミナなどの充填材
32が充填されている。The gap between the surface of the semiconductor chip 10 and the interposer 20 is filled with an underfill 30 for resin sealing. The underfill 30 has an epoxy-based sealing resin 31 filled with a filler 32 such as silica or alumina.
【0023】この実施の形態においては、このアンダー
フィル30内の充填材30の分布(密度)をインターポ
ーザ20側と半導体チップ10側とで変化させている。
インターポーザー20側の充填材32の分布を「密」
に、半導体チップ10側の充填材32の分布を「疎」に
している。In this embodiment, the distribution (density) of the filler 30 in the underfill 30 is changed between the interposer 20 and the semiconductor chip 10.
"Dense" distribution of the filler 32 on the interposer 20 side
In addition, the distribution of the filler 32 on the semiconductor chip 10 side is set to “sparse”.
【0024】そして、半導体チップ10表面には理想的
には、充填材32が全く存在しないことが望ましい。充
填材32の含有率は、アンダーフィル30の全体平均で
60〜90wt%程度が好ましい。Ideally, it is desirable that no filler 32 exist on the surface of the semiconductor chip 10. The content of the filler 32 is preferably about 60 to 90 wt% on the average of the entire underfill 30.
【0025】また、充填材32は出来るだけ硬度の低
い、球状で、径は、出来るだけ小さい、例えば、最大で
数μmφ程度のものが好ましい。It is preferable that the filler 32 be spherical and have the smallest possible hardness, and have the smallest possible diameter, for example, about several μmφ at the maximum.
【0026】上記したように、半導体チップ10の表面
側は、充填材32が疎であるため、半導体チップ10表
面にダメージを与えることはない。また、インターポー
ザー20の配線電極パターンの設計ルールは大きいの
で、充填材32が密であっても配線にダメージを与える
ことはない。As described above, the filler 32 is sparse on the surface side of the semiconductor chip 10, so that the surface of the semiconductor chip 10 is not damaged. Further, since the design rule of the wiring electrode pattern of the interposer 20 is large, even if the filling material 32 is dense, the wiring is not damaged.
【0027】アンダーフィル30内の充填材32の分布
を変化させる方法としては、例えば、封止樹脂31と充
填材32の混合比を変えたものを用意し、はじめに充填
材32の混合比が高いアンダーフィル材を注入し、その
後充填材32の混合比の少ないアンダーフィル材を注入
して、半導体チップ10側の充填材の分布(密度)を少
なくする方法などや、封止樹脂31と充填材32との比
重バランスを考慮し、充填後に、充填材32をある程度
沈殿させてから硬化させて充填材32の分布を半導体1
0側を「疎」にインターポーザー20側を「密」にする
方法など種々の手法がある。As a method of changing the distribution of the filler 32 in the underfill 30, for example, a method in which the mixing ratio of the sealing resin 31 and the filler 32 is changed is prepared, and first, the mixing ratio of the filler 32 is high. A method of injecting an underfill material and then injecting an underfill material having a low mixing ratio of the filler 32 to reduce the distribution (density) of the filler on the semiconductor chip 10 side, or a method of reducing the sealing resin 31 and the filler In consideration of the specific gravity balance with the semiconductor material 32, after filling, the filler material 32 is allowed to settle to some extent and then cured to change the distribution of the filler material 32
There are various methods such as a method of making the 0 side “sparse” and the interposer 20 side “dense”.
【0028】図2は、この発明の第2の実施の形態にか
かる半導体装置を示す概略断面図である。FIG. 2 is a schematic sectional view showing a semiconductor device according to a second embodiment of the present invention.
【0029】第1の実施の形態と同様に、半導体チップ
10をインターポーザー20に、フェイスダウン(パタ
ーン面を下)にして接続し、半田バンプ11により図示
しないインターポーザ20の配線電極と接続させる。As in the first embodiment, the semiconductor chip 10 is connected to the interposer 20 face down (pattern side down) and connected to the wiring electrodes of the interposer 20 (not shown) by the solder bumps 11.
【0030】半導体チップ10の表面とインターポーザ
ー20との間の間隙には、樹脂封止用のアンダーフィル
30が充填される。このアンダーフィル30は、エポキ
シ系の樹脂31中にシリカ、アルミナなどの充填材32
a、32bが充填されている。The gap between the surface of the semiconductor chip 10 and the interposer 20 is filled with an underfill 30 for resin sealing. The underfill 30 is composed of a filler 32 such as silica or alumina in an epoxy resin 31.
a and 32b are filled.
【0031】この実施の形態においては、このアンダー
フィル30内の充填材の大きさをインターポーザ20側
と半導体チップ10側とで変化させている。インターポ
ーザー20側の充填材32aの大きさは大きく、半導体
チップ10側の充填材32bの大きさを小さくしてい
る。充填材の含有率、硬度、形状は出来るだけ硬度の低
い、球状で、径は、出来るだけ小さい、例えば、最大で
数μmφ程度のものが好ましい。特に、径については、
充填材32bはできるだけ小さく、1μmφ以下程度の
もの、充填材32aでも数μmφ程度のものが好まし
い。In this embodiment, the size of the filler in the underfill 30 is changed between the interposer 20 and the semiconductor chip 10. The size of the filler 32a on the interposer 20 side is large, and the size of the filler 32b on the semiconductor chip 10 side is small. It is preferable that the filler content, hardness, and shape are as low as possible in hardness, spherical, and as small as possible in diameter, for example, about several μmφ at the maximum. In particular, for the diameter,
The filling material 32b is as small as possible, preferably about 1 μmφ or less, and the filling material 32a is also preferably about several μmφ.
【0032】上記したように、半導体チップ10の表面
側は、充填材32bの径が小さいため、半導体チップ1
0表面にダメージを与えることはない。また、インター
ポーザー20の配線電極パターンの設計ルールは大きい
ので、充填材32aの径が大きくても配線にダメージを
与えることはない。As described above, since the diameter of the filler 32b is small on the front side of the semiconductor chip 10, the semiconductor chip 1
No damage to the 0 surface. Further, since the design rule of the wiring electrode pattern of the interposer 20 is large, even if the diameter of the filler 32a is large, the wiring is not damaged.
【0033】アンダーフィル30内の充填材の大きさを
変化させる方法としては、例えば、封止樹脂31と充填
材32aを混合したものと、封止樹脂31と充填材32
bを混合したもの用意し、はじめに充填材32aの混合
されたアンダーフィル材を注入し、その後充填材32b
の混合されたアンダーフィル材を注入して、インターポ
ーザ20側には充填材の大きさの大きいもの、そして半
導体チップ10側の充填材の大きさの小さいものを用い
て充填する。As a method of changing the size of the filler in the underfill 30, for example, a method in which a sealing resin 31 and a filler 32 a are mixed, a method in which the sealing resin 31 and the filler 32
b, and first, an underfill material mixed with the filler 32a is injected, and then the filler 32b
Is filled, and the interposer 20 is filled with a filler having a large size and a semiconductor chip 10 having a small filler.
【0034】図3は、この発明の第3の実施の形態にか
かる半導体装置を示す概略断面図である。FIG. 3 is a schematic sectional view showing a semiconductor device according to a third embodiment of the present invention.
【0035】第1及び第2の実施の形態と同様に、半導
体チップ10をインターポーザー20に、フェイスダウ
ン(パターン面を下)にして接続し、半田バンプ11に
より図示しないインターポーザ20の配線電極と接続さ
せる。As in the first and second embodiments, the semiconductor chip 10 is connected to the interposer 20 face down (pattern side down) and connected to the wiring electrodes of the interposer 20 (not shown) by the solder bumps 11. Connect.
【0036】半導体チップ10の表面とインターポーザ
ー20との間の間隙には、樹脂封止用のアンダーフィル
30が充填される。このアンダーフィル30は、半導体
チップ10とインターポーザー20との間隙に充填する
アンダーフィル30には、充填材を含まない封止樹脂3
1のみのものが用いられる。そして、その側面に設けら
れるアンダーフィル33には封止樹脂に充填材32を含
んだものが使用される。その周囲を充填するアンダーフ
ィル33の充填材の含有率は高い方が望ましく、90%
程度、硬度はSi(シリコン)程度、形状は球状がよい
が特に規定しなくても良い。また、大きさについても特
に規定は不要である。The gap between the surface of the semiconductor chip 10 and the interposer 20 is filled with an underfill 30 for resin sealing. The underfill 30 filling the gap between the semiconductor chip 10 and the interposer 20 includes a sealing resin 3 containing no filler.
Only one is used. As the underfill 33 provided on the side surface, a sealing resin containing the filler 32 is used. It is desirable that the content of the filler in the underfill 33 that fills the periphery is high, and 90%
The degree and hardness are preferably about Si (silicon), and the shape is preferably spherical, but need not be particularly defined. There is no particular requirement for the size.
【0037】上記したように、半導体チップ10の表面
側には、充填材がないため、半導体チップ10の表面に
ダメージを与えない。As described above, since there is no filler on the surface side of the semiconductor chip 10, the surface of the semiconductor chip 10 is not damaged.
【0038】上記した各実施の形態において、半導体チ
ップ10とインターポーザー20との間隙に充填するア
ンダーフィル30の硬化時の収縮/膨張が起こらない特
性の封止樹脂を用いると良い。このためには、充填材の
含有率、大きさを大きく,硬度、形状を小さくするとよ
い。In each of the above-described embodiments, it is preferable to use a sealing resin that does not cause shrinkage / expansion during curing of the underfill 30 that fills the gap between the semiconductor chip 10 and the interposer 20. For this purpose, it is preferable to increase the content and size of the filler, and reduce the hardness and the shape.
【0039】アンダーフィル硬化時に、収縮/膨張しな
いので、半導体チップ10に表面に充填材によるダメー
ジを与えることが少なくできる。Since no shrinkage / expansion occurs during underfill curing, damage to the surface of the semiconductor chip 10 due to the filler can be reduced.
【0040】図4は、この発明の第3の実施の形態にか
かる半導体装置を示す概略断面図である。FIG. 4 is a schematic sectional view showing a semiconductor device according to a third embodiment of the present invention.
【0041】図4に示すように、半導体チップ10の配
線が設けられている表面に凹凸部12が形成され、凹凸
部12に電極が設けられている。図4の(a)に示すも
のでは、凹凸部12の凸部に電極が設けられ、この上に
半田バンプ11が設けられている。また、インターポー
ザー20は第1面上には、凹凸部22が設けられ、この
凹凸部22に接合される半導体チップ10の電極に対応
する配線電極が形成され、第2面上には第1面上の配線
電極とビアホールにより接続された電極パッド21が設
けられている。この電極パッド21はプリント配線基板
などの外部と電気接続される外部端子である。As shown in FIG. 4, an uneven portion 12 is formed on the surface of the semiconductor chip 10 where the wiring is provided, and an electrode is provided on the uneven portion 12. In the configuration shown in FIG. 4A, an electrode is provided on the convex portion of the uneven portion 12, and a solder bump 11 is provided thereon. The interposer 20 has an uneven portion 22 provided on the first surface, a wiring electrode corresponding to the electrode of the semiconductor chip 10 bonded to the uneven portion 22 is formed, and a first electrode is provided on the second surface. An electrode pad 21 connected to a wiring electrode on the surface by a via hole is provided. The electrode pads 21 are external terminals that are electrically connected to the outside such as a printed wiring board.
【0042】また、図4(b)に示すものでは、半導体
チップ10の凹凸部12の凸部と凹部にそれぞれ半田バ
ンプ11が設けられ、インターポーザー20には対応す
る凹凸部に配線電極が形成され、凹凸を組み合わせるよ
うにしている。In FIG. 4B, solder bumps 11 are provided on the convex and concave portions of the concave and convex portions 12 of the semiconductor chip 10, respectively, and wiring electrodes are formed on the corresponding concave and convex portions on the interposer 20. It is trying to combine unevenness.
【0043】図4(a)、(b)に示すように、半導体
チップ10をインターポーザー20に、フェイスダウン
(パターン面を下)にして接続し、半田バンプ11によ
り図示しないインターポーザ20の配線電極と接続させ
る。As shown in FIGS. 4A and 4B, the semiconductor chip 10 is connected to the interposer 20 face down (pattern surface down), and the wiring electrodes of the interposer 20 (not shown) are connected by the solder bumps 11. To connect.
【0044】半導体チップ10の表面とインターポーザ
ー20との間の間隙には、樹脂封止用のアンダーフィル
30が充填される。このアンダーフィル30は、エポキ
シ系の樹脂31中にシリカ、アルミナなどの充填材32
が充填されている。凹凸部の大きさは、幅及び深さに対
して数μm程度が好ましい。特に、半導体チップ10の
表面は平坦な部分には、出来るだけ配線パターンを避け
た構造とした方が望ましい。The gap between the surface of the semiconductor chip 10 and the interposer 20 is filled with an underfill 30 for resin sealing. The underfill 30 is composed of a filler 32 such as silica or alumina in an epoxy resin 31.
Is filled. The size of the uneven portion is preferably about several μm with respect to the width and the depth. In particular, it is desirable that the surface of the semiconductor chip 10 has a structure in which a wiring pattern is avoided as much as possible on a flat portion.
【0045】上記したように、半導体チップ10表面に
凹凸部を形成しているため、半導体チップ表面にダメー
ジを与えることがない。また、アンダーフィルの充填性
も向上する。As described above, since the uneven portion is formed on the surface of the semiconductor chip 10, the surface of the semiconductor chip is not damaged. Also, the filling property of the underfill is improved.
【0046】図5は、この発明の第4の実施の形態にか
かる半導体装置を示す概略断面図である。FIG. 5 is a schematic sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
【0047】図5に示すように、半導体チップ10の表
面の中央部にパターン配線部14を集めている。そし
て、周辺部の電極に半田バンプ11が設けられている。
また、インターポーザー20は第1面上には、接合され
る半導体チップ10の電極に対応する配線電極が形成さ
れ、第2面上には第1面上の配線電極とビアホールによ
り接続された電極パッド21が設けられている。この電
極パッド21はプリント配線基板などの外部と電気接続
される外部端子である。As shown in FIG. 5, pattern wiring portions 14 are gathered at the center of the surface of the semiconductor chip 10. The solder bumps 11 are provided on the peripheral electrodes.
The interposer 20 has a first surface on which wiring electrodes corresponding to the electrodes of the semiconductor chip 10 to be bonded are formed, and a second surface with electrodes connected to the wiring electrodes on the first surface by via holes. A pad 21 is provided. The electrode pads 21 are external terminals that are electrically connected to the outside such as a printed wiring board.
【0048】図5に示すように、半導体チップ10表面
のパターン配線部14を半導体チップの中央部に集め、
チップサイズの1/9〜1/4程度の中央部分に集めた
ことが好ましい。As shown in FIG. 5, the pattern wiring portions 14 on the surface of the semiconductor chip 10 are collected at the center of the semiconductor chip.
It is preferable that the laser light is collected at the center of about 1/9 to 1/4 of the chip size.
【0049】上記したように、半導体チップ10表面の
配線パターンを中央部に集めてることで、半導体チップ
10表面の配線パターン面にダメージを与えることが防
止できる。As described above, by collecting the wiring patterns on the surface of the semiconductor chip 10 at the center, it is possible to prevent the wiring pattern on the surface of the semiconductor chip 10 from being damaged.
【0050】上記した実施の形態においては、インター
ポーザに半導体チップをフェイスダウンで接続した半導
体装置について説明したが、プリント回路配線基板に半
導体チップを取り付けるものにもこの発明は適用するこ
とができる。In the above-described embodiment, the semiconductor device in which the semiconductor chip is connected face-down to the interposer has been described. However, the present invention can be applied to a device in which the semiconductor chip is mounted on a printed circuit wiring board.
【0051】[0051]
【発明の効果】以上説明したように、この発明によれ
ば、封止樹脂の硬化時に半導体チップ表面にダメージを
与えることなくなり、信頼性等を向上させた半導体装置
を提供することができる。As described above, according to the present invention, it is possible to provide a semiconductor device having improved reliability and the like without damaging the semiconductor chip surface when the sealing resin is cured.
【図1】この発明の第1の実施の形態にかかる半導体装
置を示す概略断面図である。FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention.
【図2】この発明の第2の実施の形態にかかる半導体装
置を示す概略断面図である。FIG. 2 is a schematic sectional view showing a semiconductor device according to a second embodiment of the present invention.
【図3】この発明の第3の実施の形態にかかる半導体装
置を示す概略断面図である。FIG. 3 is a schematic sectional view showing a semiconductor device according to a third embodiment of the present invention.
【図4】この発明の第4の実施の形態にかかる半導体装
置を示す概略断面図である。FIG. 4 is a schematic sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
【図5】この発明の第4の実施の形態にかかる半導体装
置を示す概略断面図である。FIG. 5 is a schematic sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
10 半導体チップ 20 インターポーザー 30 アンダーフィル(封止樹脂) Reference Signs List 10 semiconductor chip 20 interposer 30 underfill (sealing resin)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M105 AA02 AA16 BB01 DD04 FF02 GG17 GG19 4M109 AA01 BA03 CA04 DA04 DA07 DA10 DB16 DB17 DB20 EA02 EB12 EB16 FA04 5F061 AA01 BA03 CA04 CB02 CB04 DE02 DE03 DE04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M105 AA02 AA16 BB01 DD04 FF02 GG17 GG19 4M109 AA01 BA03 CA04 DA04 DA07 DA10 DB16 DB17 DB20 EA02 EB12 EB16 FA04 5F061 AA01 BA03 CA04 CB02 CB04 DE02 DE03 DE04
Claims (6)
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記封止樹脂の中に含まれる充填材の分布密度を、
回路基板側を密に、半導体チップ側を疎にしたことを特
徴とする半導体装置。1. A semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin. The distribution density of the filler
A semiconductor device, wherein a circuit board side is densely packed and a semiconductor chip side is sparsely packed.
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記封止樹脂の中に含まれる充填材の大きさを、回
路基板側を大きく、半導体チップ側を小さくしたことを
特徴とする半導体装置。2. A semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin. A semiconductor device wherein the size of the filler is larger on the circuit board side and smaller on the semiconductor chip side.
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記半導体チップ表面と回路基板との間に充填され
る封止樹脂には、充填材が含まれず、且つ半導体チップ
側面側に設けられる封止樹脂には、充填材が含まれてい
ることを特徴とする半導体装置。3. A semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a sealing resin is filled in a gap between the surface of the semiconductor chip and the circuit board. A semiconductor device, wherein the sealing resin filled in between does not contain a filler, and the sealing resin provided on the side of the semiconductor chip contains the filler.
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記封止樹脂は、樹脂の硬化時に収縮及び膨張が起
こらない特性であることを特徴とする半導体装置。4. In a semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin, the sealing resin is formed by curing the resin. A semiconductor device characterized in that shrinkage and expansion do not sometimes occur.
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記半導体チップの表面または回路基板の表面若し
くは双方の表面に凹凸部形成されていることを特徴とす
る半導体装置。5. A semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a sealing resin is filled in a gap between the surface of the semiconductor chip and the circuit board. A semiconductor device, wherein an uneven portion is formed on a surface or both surfaces.
プにより回路基板と接続し、前記半導体チップ表面と回
路基板との間隙に封止樹脂を充填した半導体装置におい
て、前記半導体チップのパターン配線部をチップ中央部
に集めたことを特徴とする半導体装置。6. A semiconductor device in which a semiconductor chip is face-down, connected to a circuit board by bumps, and a gap between the surface of the semiconductor chip and the circuit board is filled with a sealing resin. A semiconductor device, which is collected in a central part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197553A JP2000031345A (en) | 1998-07-13 | 1998-07-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197553A JP2000031345A (en) | 1998-07-13 | 1998-07-13 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031345A true JP2000031345A (en) | 2000-01-28 |
Family
ID=16376415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10197553A Pending JP2000031345A (en) | 1998-07-13 | 1998-07-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031345A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286298A (en) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and device |
| JP2000286297A (en) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and device |
| JP2003124402A (en) * | 2001-10-17 | 2003-04-25 | New Japan Radio Co Ltd | Semiconductor package and manufacturing method thereof |
| EP1758166A2 (en) | 2005-08-22 | 2007-02-28 | Shinko Electric Industries Co., Ltd. | Interposer and method for producing the same and electronic device |
| JP2007150161A (en) * | 2005-11-30 | 2007-06-14 | Sumitomo Bakelite Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2007288228A (en) * | 1999-01-29 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and apparatus |
| JP2009049164A (en) * | 2007-08-20 | 2009-03-05 | Denso Corp | Semiconductor device and manufacturing method thereof |
| US7683482B2 (en) | 1999-01-29 | 2010-03-23 | Panasonic Corporation | Electronic component unit |
| US8587134B2 (en) | 2011-11-25 | 2013-11-19 | Samsung Electronics Co., Ltd. | Semiconductor packages |
| US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
-
1998
- 1998-07-13 JP JP10197553A patent/JP2000031345A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683482B2 (en) | 1999-01-29 | 2010-03-23 | Panasonic Corporation | Electronic component unit |
| JP2000286297A (en) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and device |
| JP2000286298A (en) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and device |
| US8007627B2 (en) | 1999-01-29 | 2011-08-30 | Panasonic Corporation | Electronic component mounting method and apparatus |
| JP2007288228A (en) * | 1999-01-29 | 2007-11-01 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and apparatus |
| JP2003124402A (en) * | 2001-10-17 | 2003-04-25 | New Japan Radio Co Ltd | Semiconductor package and manufacturing method thereof |
| EP1758166A2 (en) | 2005-08-22 | 2007-02-28 | Shinko Electric Industries Co., Ltd. | Interposer and method for producing the same and electronic device |
| US7605463B2 (en) | 2005-08-22 | 2009-10-20 | Shinko Electric Industries Co., Ltd. | Interposer and method for producing the same and electronic device |
| US7678685B2 (en) | 2005-08-22 | 2010-03-16 | Shinko Electric Industries Co., Ltd. | Interposer and method for producing the same and electronic device |
| JP2007150161A (en) * | 2005-11-30 | 2007-06-14 | Sumitomo Bakelite Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009049164A (en) * | 2007-08-20 | 2009-03-05 | Denso Corp | Semiconductor device and manufacturing method thereof |
| US8587134B2 (en) | 2011-11-25 | 2013-11-19 | Samsung Electronics Co., Ltd. | Semiconductor packages |
| US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101303984B (en) | Method of manufacturing semiconductor device | |
| US6265775B1 (en) | Flip chip technique for chip assembly | |
| US6939746B2 (en) | Method for assembling semiconductor die packages with standard ball grid array footprint | |
| JP3383398B2 (en) | Semiconductor package | |
| US9155205B2 (en) | Electronic device and fabrication method thereof | |
| CN1155067C (en) | Manufacturing method of semiconductor device | |
| KR20120001340A (en) | Embedded Chip-on-Chip Packages and Package-on-Packages Containing the Same | |
| JP2000031345A (en) | Semiconductor device | |
| JPH10270477A (en) | Semiconductor package manufacturing method | |
| JP2009016714A (en) | Filling method of underfill of semiconductor device | |
| KR100601762B1 (en) | Method for manufacturing flip chip bonding using non-conductive adhesive | |
| US5698904A (en) | Packaging material for electronic components | |
| JPH10335386A (en) | Semiconductor mounting method | |
| JP2000124262A (en) | Semiconductor device | |
| JPH07273146A (en) | Semiconductor device mounting method | |
| CN101118885A (en) | Flip chip package structure | |
| JP2010232671A (en) | Semiconductor device underfill filling method | |
| JP2000068271A (en) | Wafer device, chip device, and method of manufacturing chip device | |
| KR20030047085A (en) | Electrical Connection Method and Electronic Component Using Nickle | |
| JP2002368030A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH05235213A (en) | Semiconductor device and method for forming heat radiating path of semiconductor device | |
| KR100920044B1 (en) | Semiconductor package | |
| KR20030049284A (en) | Package substrate for flip chip bonding | |
| JP2004221293A (en) | Semiconductor device and manufacturing method thereof | |
| CN115148614A (en) | Chip packaging method and chip packaging structure |