[go: up one dir, main page]

JP2000031204A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2000031204A
JP2000031204A JP10208599A JP20859998A JP2000031204A JP 2000031204 A JP2000031204 A JP 2000031204A JP 10208599 A JP10208599 A JP 10208599A JP 20859998 A JP20859998 A JP 20859998A JP 2000031204 A JP2000031204 A JP 2000031204A
Authority
JP
Japan
Prior art keywords
solder
electrode
melting point
connection
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10208599A
Other languages
English (en)
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10208599A priority Critical patent/JP2000031204A/ja
Publication of JP2000031204A publication Critical patent/JP2000031204A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/072
    • H10W72/224
    • H10W72/234
    • H10W72/241
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプシェア強度を強くし、接続信頼性を高
めること。 【解決手段】 接続電極12を覆う部分のハンダバンプ
11のハンダ成分が基板電極に接する基板側ハンダ41
のハンダ成分と異なり、かつ基板側ハンダ41の融点が
ハンダバンプ11の融点より低いようなハンダバンプ構
造を形成する工程を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フリップチップ実
装型の半導体パッケージの製造方法に関し、特に、半導
体チップの接続電極上に形成されているハンダバンプを
介して、基板上の電極と接続電極とをフリップチップ接
続するフリップチップ実装型の半導体パッケージの製造
方法に関する。
【0002】
【従来の技術】従来この種の半導体パッケージの製造方
法としては、例えば、半導体チップのアルミニウム(A
l)電極に直接的にワイヤバンピングを行ってハンダバ
ンプを形成するフリップチップ実装型の半導体パッケー
ジの製造方法が知られている。またこのような製造方法
では、ハンダワイヤを用いてハンダバンプを形成した半
導体チップをフリップチップ実装法で基板電極に接続す
る際、フラックスが通常用いられている。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体パッケージの製造方法では、前述のフ
ラックスの効果によって、溶融したハンダの表面張力が
強くなる結果、バンプシェア強度が弱くなってしまう。
更に加えて、Alとハンダバンプ中の添加物が原因と考
えられる合金層の拡散によりAl電極とハンダバンプの
界面で剥離が起きやすくなる結果、更にバンプシェア強
度が弱くなってしまう。
【0004】その結果、フリップチップ実装の初期段階
ではフリップチップ接続界面でコンタクト(電気的、機
械的接続状態)が維持されているものの、信頼性試験な
どを実行してハンダバンプに応力が加わった場合にフリ
ップチップ接続界面においてオープン(電気的、機械的
非接続状態)が発生することが考えられるという問題点
があった。
【0005】図4を用いて具体的に説明する。図4
(a)は、半導体チップ13A上のAl電極(チップ電
極)12Aにハンダワイヤバンピング11Aによるハン
ダバンプを形成する様子を示している。続く工程で、図
4(b)のように、フラックス21Aを転写する。続い
て、チップ電極12Aと基板32に形成されている電極
(基板電極)とを位置合わせした後、加熱接続する(図
4(c))。
【0006】このとき加熱後のフラックス31Aは、図
4(c)に示すように、熱によりハンダバンプ11Aを
取り囲むように流動する。このため、Al電極12Aと
ハンダバンプ11Aとの界面に非接触部33が発生し易
くなる結果(図4(d)の界面の拡大図参照)、Al電
極12Aとハンダバンプ11Aとの界面は、図4(a)
の界面状態に比べて、剥離しやすい状態になるという問
題点があった。
【0007】本発明は、このような従来の問題点を解決
することを課題としており、特に、半導体チップの接続
電極(Al電極)とハンダバンプとの界面を前述したよ
うな剥離現象から保護することでワイヤバンプした直後
の接続状態を維持すると共に、バンプシェア強度を保っ
たままでのフリップチップ接続を実現し、更に加えて、
接続電極のハンダとハンダ成分が異なりかつ低融点のハ
ンダからなるハンダバンプを用いて接続することで、接
続電極側のハンダ成分を溶融させないようなフリップチ
ップ接続を実現することを目的としている。
【0008】
【課題を解決するための手段】上記課題を解決するため
成された請求項1に記載の発明は、半導体チップの接続
電極上に形成されているハンダバンプを介して、基板上
の電極と接続電極とをフリップチップ接続する半導体パ
ッケージの製造方法において、前記接続電極を覆う部分
の前記ハンダバンプのハンダ成分が前記基板電極に接す
る基板側ハンダのハンダ成分と異なり、かつ当該基板側
ハンダの融点が当該ハンダバンプの融点より低いような
ハンダバンプ構造を形成する工程を有する半導体パッケ
ージの製造方法である。
【0009】請求項1に記載の発明によれば、接続電極
に接しているハンダがフラックスのある接続時には溶融
しないので、バンプシェア強度を強くすることができ、
接続信頼性を高めることができる。
【0010】また請求項2に記載の発明は、請求項1に
記載の半導体パッケージの製造方法において、前記ハン
ダバンプ構造の半導体チップをフリップチップ接続する
工程を実行する際に、前記低融点のハンダ成分のみが溶
融するような温度条件下でフリップチップ接続を行うフ
リップチップ接続工程を有する半導体パッケージの製造
方法である。
【0011】請求項2に記載の発明によれば、請求項1
に記載の効果と同様の効果を奏する。
【0012】また請求項3に記載の発明は、請求項1又
は2に記載の半導体パッケージの製造方法において、前
記ハンダバンプ構造を形成する工程を実行する際に、半
導体チップの前記ハンダバンプを、溶融した低融点のハ
ンダ層の中に浸漬した状態で当該低融点ハンダを転写す
ることにより前記ハンダバンプを形成する工程を有する
半導体パッケージの製造方法である。
【0013】請求項3に記載の発明によれば、請求項1
又は2に記載の効果に加えて、低融点ハンダの印刷工程
などが要らないので、容易にハンダバンプを形成するこ
とができるようになる。また、使用するフラックスの量
を請求項1,2の製造方法より少なくできるので、バン
プシェア強度を更に強くすることができ、かつ接続後の
フラックス洗浄も短時間で終了できるようになる。
【0014】
【発明の実施の形態】(第1実施形態)第1実施形態の
半導体パッケージの製造方法は、半導体チップ13の接
続電極(Al(アルミニウム)電極)12上に形成され
ている金属突起であるハンダバンプ11を接続媒体とし
て、基板32上の電極とAl電極12とをフリップチッ
プ接続するフリップチップ実装型の半導体パッケージの
製造方法であって、Al電極12を覆う部分のハンダバ
ンプ11のハンダ成分が基板電極に接する基板側ハンダ
41のハンダとハンダ成分が異なり、かつ基板側ハンダ
41の融点がハンダバンプ11の融点より低いようなハ
ンダバンプ構造を形成する工程することにより、半導体
チップ13のAl電極12とハンダバンプ11との界面
を前述したような剥離現象から保護することでワイヤバ
ンプした直後の接続状態を維持すると共に、バンプシェ
ア強度を保ったままでのフリップチップ接続を実現して
いる点、更に加えて、Al電極12用のハンダ成分と異
なる低融点ハンダ41からなるハンダバンプ11を用い
て接続することで、Al電極12側のハンダ成分を溶融
させないようなフリップチップ接続を実現する点に特徴
を有している。
【0015】図1は、本発明の半導体パッケージの製造
方法の第1実施形態を説明するための図である。第1実
施形態では、図1(a)に示すように、あらかじめ基板
電極に低融点ハンダ41をプリコートしておき、フラッ
クス21をハンダバンプ11の先端のみ転写し、相互の
電極を位置合わせする工程を実行している。ここで、低
融点ハンダ41を基板32にコートする方法として、一
般的に印刷方法がある。しかし、基板電極が小さく微細
ピッチの場合、一般的なメッシュの印刷マスクに代え
て、メタルマスクもしくはレーザ加工した樹脂マスクを
用いることが適当である。
【0016】更に前工程に続いて、図1(b)に示すよ
うに、基板電極をハンダ溶融温度で加熱しフリップチッ
プ接続する工程を実行している。またハンダバンプ構造
の半導体チップ13をフリップチップ接続する工程を実
行する際に、低融点のハンダ41のハンダ成分のみが溶
融するような温度条件下でフリップチップ接続を行うフ
リップチップ接続工程を実行している。このようなフリ
ップチップ接続を行う場合、使用する低融点ハンダ41
に合わせて加熱し、接続電極(Al電極)12側のハン
ダが溶融しないようにする。ここで、ハンダバンプ11
の高さ(バンプ高さ)のバラツキは低融点ハンダ41が
吸収するので、フリップチップ接続後の半導体チップ1
3と基板32とのギャップは抑えられる。
【0017】更に前工程に続いて、図1(c)に示すよ
うに、接続後にフラックス21を洗浄する工程を実行し
ている。具体的には、フリップチップ接続後、フラック
ス21の残渣がなくなるまでフラックス21を洗浄す
る。その後、ハンダバンプ11の周囲に封止材を注入し
た後硬化する工程を実行する。これにより、半導体パッ
ケージになった後にAl電極12側のハンダ成分の融点
でのリフローが行われた場合であっても、ハンダバンプ
11の周囲にフラックス21がないため、前述したよう
なフリップチップ接続時におけるAl電極12との剥離
は発生しない。
【0018】以上説明したように、第1実施形態によれ
ば、Al電極12に接しているハンダがフラックス21
のある接続時には溶融しないので、バンプシェア強度を
強くすることができ、接続信頼性を高めることができ
る。
【0019】(第2実施形態)図2,図3は、本発明の
半導体パッケージの製造方法の第2実施形態を説明する
ための図である。なお、第1実施形態において既に記述
したものと同一の部分については、同一符号を付し、重
複した説明は省略する。
【0020】第2実施形態の製造方法は、第1実施形態
の製造方法のハンダバンプ構造を形成する工程を実行す
る際に、半導体チップ13のハンダバンプ11を、平面
基板72の上で溶融した低融点のハンダ層71の中に浸
漬した状態で低融点ハンダ41を転写することによりハ
ンダバンプ11を形成する工程を実行する点に特徴を有
している。
【0021】具体的には、図2(a)に示すように、A
l電極12にハンダバンピングした後、平面基板72上
に塗布した低融点ハンダ41を転写する工程を実行して
いる。更に前工程に続いて、図2(b)に示すように、
平面基板72を低融点ハンダ41の融点で加熱し、転写
する工程を実行している。更に前工程に続いて、図3
(c)に示すように、基板電極と位置合わせする工程を
実行している。更に前工程に続いて、図3(d)に示す
ように、再び低融点ハンダ41の融点で加熱しフリップ
チップ接続する工程を実行している。
【0022】以上説明したように、第2実施形態によれ
ば、第1実施形態に記載の効果に加えて、低融点ハンダ
41の印刷工程などが要らないので、容易にハンダバン
プ11を形成することができるようになる。また、使用
するフラックス21の量を請求項1,2の製造方法より
少なくできるので、バンプシェア強度を更に強くするこ
とができ、かつ接続後のフラックス21洗浄も短時間で
終了できるようになる。
【0023】
【発明の効果】半導体チップの接続電極とハンダバンプ
との界面を前述したような剥離現象から保護することで
ワイヤバンプした直後の接続状態を維持すると共に、バ
ンプシェア強度を保ったままでのフリップチップ接続を
実現できるようになる。更に加えて、接続電極用のハン
ダ成分と異なる低融点ハンダからなるハンダバンプを用
いて接続することで、接続電極側のハンダ成分を溶融さ
せないようなフリップチップ接続を実現できるようにな
る。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの製造方法の第1実
施形態を説明するための図であって、同図(a)は、あ
らかじめ基板電極に低融点ハンダをプリコートしてお
き、フラックスをハンダバンプの先端のみ転写し、相互
の電極を位置合わせしたときの様子を示し、同図(b)
は基板電極をハンダ溶融温度で加熱し接続したときの様
子を示し、同図(c)は接続後にフラックス洗浄をした
後の様子を示している。
【図2】本発明の半導体パッケージの製造方法の第2実
施形態を説明するための図であって、同図(a)は、接
続電極(Al電極)にハンダバンピングした後、平面基
板上に塗布した低融点ハンダを転写する様子を示し、同
図(b)は、平面基板を低融点ハンダの融点で加熱し、
転写したときの様子を示している。
【図3】本発明の半導体パッケージの製造方法の第2実
施形態を説明するための図であって、同図(c)は、基
板電極と位置合わせしている様子を示し、同図(d)は
再び低融点ハンダの融点で加熱し接続した様子を示して
いる。
【図4】従来技術を説明するための図であって、同図
(a)は、半導体チップ13A上の接続電極にハンダワ
イヤバンピングによるハンダバンプを形成する様子を示
し、同図(b)はフラックスを転写した様子を示し、同
図(c)はチップ電極と基板電極とを位置合わせした後
に加熱接続した様子を示し、同図(d)は熱によりフラ
ックスがハンダバンプを取り囲んだ様子を示し、接続電
極とハンダバンプとの界面における非接触部の発生状態
を示している。
【符号の説明】
11…ハンダバンプ 12…接続電極(Al電極) 13…半導体チップ 21…フラックス 31…加熱後のフラックス 32…基板 33…非接触部 41…基板側ハンダ(低融点ハンダ) 71…溶融した低融点ハンダ層 72…平面基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの接続電極上に形成されて
    いるハンダバンプを介して、基板上の電極と接続電極と
    をフリップチップ接続する半導体パッケージの製造方法
    において、 前記接続電極を覆う部分の前記ハンダバンプのハンダ成
    分が前記基板電極に接する基板側ハンダのハンダ成分と
    異なり、かつ当該基板側ハンダの融点が当該ハンダバン
    プの融点より低いようなハンダバンプ構造を形成する工
    程を有することを特徴とする半導体パッケージの製造方
    法。
  2. 【請求項2】 前記ハンダバンプ構造の半導体チップを
    フリップチップ接続する工程を実行する際に、前記低融
    点のハンダ成分のみが溶融するような温度条件下でフリ
    ップチップ接続を行うフリップチップ接続工程を有する
    ことを特徴とする請求項1に記載の半導体パッケージの
    製造方法。
  3. 【請求項3】 前記ハンダバンプ構造を形成する工程を
    実行する際に、半導体チップの前記ハンダバンプを、溶
    融した低融点のハンダ層の中に浸漬した状態で当該低融
    点ハンダを転写することにより前記ハンダバンプを形成
    する工程を有することを特徴とする請求項1又は2に記
    載の半導体パッケージの製造方法。
JP10208599A 1998-07-07 1998-07-07 半導体パッケージの製造方法 Withdrawn JP2000031204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10208599A JP2000031204A (ja) 1998-07-07 1998-07-07 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10208599A JP2000031204A (ja) 1998-07-07 1998-07-07 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2000031204A true JP2000031204A (ja) 2000-01-28

Family

ID=16558884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10208599A Withdrawn JP2000031204A (ja) 1998-07-07 1998-07-07 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2000031204A (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
JP2009016633A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
US8129837B2 (en) 2003-11-08 2012-03-06 Stats Chippac, Ltd. Flip chip interconnection pad layout
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8169071B2 (en) 2008-09-10 2012-05-01 Stats Chippac, Ltd. Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
US8188598B2 (en) 2003-11-10 2012-05-29 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8193035B2 (en) 2006-09-22 2012-06-05 Stats Chippac, Ltd. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8278144B2 (en) 2005-05-16 2012-10-02 Stats Chippac, Ltd. Flip chip interconnect solder mask
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8563418B2 (en) 2010-03-09 2013-10-22 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
USRE44562E1 (en) 2003-11-10 2013-10-29 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44579E1 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE44608E1 (en) 2003-11-10 2013-11-26 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
US8759972B2 (en) 2003-11-10 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
US9258904B2 (en) 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US9780057B2 (en) 2003-11-08 2017-10-03 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
US9780057B2 (en) 2003-11-08 2017-10-03 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8129837B2 (en) 2003-11-08 2012-03-06 Stats Chippac, Ltd. Flip chip interconnection pad layout
US8810029B2 (en) 2003-11-10 2014-08-19 Stats Chippac, Ltd. Solder joint flip chip interconnection
US9773685B2 (en) 2003-11-10 2017-09-26 STATS ChipPAC Pte. Ltd. Solder joint flip chip interconnection having relief structure
US9385101B2 (en) 2003-11-10 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9379084B2 (en) 2003-11-10 2016-06-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9373573B2 (en) 2003-11-10 2016-06-21 STATS ChipPAC Pte. Ltd. Solder joint flip chip interconnection
US9219045B2 (en) 2003-11-10 2015-12-22 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9064858B2 (en) 2003-11-10 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44562E1 (en) 2003-11-10 2013-10-29 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9922915B2 (en) 2003-11-10 2018-03-20 STATS ChipPAC Pte. Ltd. Bump-on-lead flip chip interconnection
USRE44579E1 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44355E1 (en) 2003-11-10 2013-07-09 Stats Chippac, Ltd. Method of forming a bump-on-lead flip chip interconnection having higher escape routing density
USRE44377E1 (en) 2003-11-10 2013-07-16 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US9899286B2 (en) 2003-11-10 2018-02-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE44431E1 (en) 2003-11-10 2013-08-13 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
USRE44761E1 (en) 2003-11-10 2014-02-11 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
USRE44524E1 (en) 2003-11-10 2013-10-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8558378B2 (en) 2003-11-10 2013-10-15 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US9865556B2 (en) 2003-11-10 2018-01-09 STATS ChipPAC Pte Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8188598B2 (en) 2003-11-10 2012-05-29 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
USRE44608E1 (en) 2003-11-10 2013-11-26 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8759972B2 (en) 2003-11-10 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US10580749B2 (en) 2005-03-25 2020-03-03 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming high routing density interconnect sites on substrate
US9159665B2 (en) 2005-03-25 2015-10-13 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8318537B2 (en) 2005-03-25 2012-11-27 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US8278144B2 (en) 2005-05-16 2012-10-02 Stats Chippac, Ltd. Flip chip interconnect solder mask
US9545013B2 (en) 2005-05-16 2017-01-10 STATS ChipPAC Pte. Ltd. Flip chip interconnect solder mask
US9545014B2 (en) 2005-05-16 2017-01-10 STATS ChipPAC Pte. Ltd. Flip chip interconnect solder mask
US9258904B2 (en) 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US8525350B2 (en) 2006-09-22 2013-09-03 Stats Chippac, Ltd. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps
US8193035B2 (en) 2006-09-22 2012-06-05 Stats Chippac, Ltd. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
JP2009016633A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9418913B2 (en) 2008-03-19 2016-08-16 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8169071B2 (en) 2008-09-10 2012-05-01 Stats Chippac, Ltd. Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
US8389398B2 (en) 2008-09-10 2013-03-05 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8742566B2 (en) 2008-09-10 2014-06-03 Stats Chippac, Ltd. Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
US8476761B2 (en) 2008-12-31 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US9679811B2 (en) 2008-12-31 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8884430B2 (en) 2008-12-31 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8741766B2 (en) 2008-12-31 2014-06-03 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8563418B2 (en) 2010-03-09 2013-10-22 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8896133B2 (en) 2010-08-17 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US9679824B2 (en) 2010-09-13 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in Fo-WLCSP
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP

Similar Documents

Publication Publication Date Title
JP2000031204A (ja) 半導体パッケージの製造方法
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
US6796025B2 (en) Method for mounting electronic part and paste material
US20080206587A1 (en) Method of manufacturing an electronic component and an electronic device
JPH08236654A (ja) チップキャリアとその製造方法
KR101328551B1 (ko) 반도체 장치
JPH10163213A (ja) 半導体装置の製造方法及び半導体装置の実装方法
JP2001085470A (ja) 半導体装置及びその製造方法
US7838335B2 (en) Manufacturing method of semiconductor device with a mold resin having a mold release agent
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2006279062A (ja) 半導体素子および半導体装置
JPH10294337A (ja) 半導体装置及びその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JP3232872B2 (ja) はんだバンプの形成方法
KR100715410B1 (ko) 혼성 집적 회로
JPH11168116A (ja) 半導体チップ用電極バンプ
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP3024506B2 (ja) Siチップとパッケージの接続方法
JP2974840B2 (ja) 半導体素子の実装方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH11135674A (ja) 半導体装置及びその製造方法
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
JP2002368038A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004