JP2000022162A - 液晶表示装置の製法 - Google Patents
液晶表示装置の製法Info
- Publication number
- JP2000022162A JP2000022162A JP10190121A JP19012198A JP2000022162A JP 2000022162 A JP2000022162 A JP 2000022162A JP 10190121 A JP10190121 A JP 10190121A JP 19012198 A JP19012198 A JP 19012198A JP 2000022162 A JP2000022162 A JP 2000022162A
- Authority
- JP
- Japan
- Prior art keywords
- hydrofluoric acid
- insulating film
- gate insulating
- liquid crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H10D64/013—
-
- H10P50/667—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133302—Rigid substrates, e.g. inorganic substrates
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の液晶駆動に用いる薄膜トラン
ジスタを作成する工程において、ソース電極およびドレ
イン電極を形成するための導電性薄膜を形成したとき
に、発生するガラス基板とゲート絶縁膜の密着力不足に
起因する、ゲート絶縁膜の膜浮きを防止することであ
る。 【解決手段】 薄膜トランジスタを製造する過程におい
て、ゲート電極２形成後、ゲート絶縁膜３を形成、ある
いはゲート絶縁膜３、半導体層４、オーミックコンタク
ト層５を連続形成する前に、バッファード弗酸あるいは
希弗酸等の弗化水素酸液による処理を施すことによりガ
ラス基板１上に残った残留生成物を除去し、かつガラス
基板１を少し荒らして、ガラス基板１とゲート絶縁膜３
との密着力を高めて、膜浮きによる欠陥の発生がない薄
膜トランジスタアレイ基板を高歩留りで製造することを
特徴としている。
ジスタを作成する工程において、ソース電極およびドレ
イン電極を形成するための導電性薄膜を形成したとき
に、発生するガラス基板とゲート絶縁膜の密着力不足に
起因する、ゲート絶縁膜の膜浮きを防止することであ
る。 【解決手段】 薄膜トランジスタを製造する過程におい
て、ゲート電極２形成後、ゲート絶縁膜３を形成、ある
いはゲート絶縁膜３、半導体層４、オーミックコンタク
ト層５を連続形成する前に、バッファード弗酸あるいは
希弗酸等の弗化水素酸液による処理を施すことによりガ
ラス基板１上に残った残留生成物を除去し、かつガラス
基板１を少し荒らして、ガラス基板１とゲート絶縁膜３
との密着力を高めて、膜浮きによる欠陥の発生がない薄
膜トランジスタアレイ基板を高歩留りで製造することを
特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、「ＴＦＴ」という）をスイッチング素子に用い
たアクティブマトリクス型液晶表示装置（以下、「ＴＦ
Ｔ−ＬＣＤ」という）の製法に関する。さらに詳しく
は、点欠陥および線欠陥の少ないＴＦＴアレイ基板を製
造する方法を提供するものであり、本発明はＴＦＴ−Ｌ
ＣＤの表示特性および生産性を向上するものである。
（以下、「ＴＦＴ」という）をスイッチング素子に用い
たアクティブマトリクス型液晶表示装置（以下、「ＴＦ
Ｔ−ＬＣＤ」という）の製法に関する。さらに詳しく
は、点欠陥および線欠陥の少ないＴＦＴアレイ基板を製
造する方法を提供するものであり、本発明はＴＦＴ−Ｌ
ＣＤの表示特性および生産性を向上するものである。
【０００２】
【従来の技術】ガラス基板上に、ＴＦＴをマトリクス状
に配置したアクティブマトリクス基板と、対向電極を兼
ね備えたカラーフィルター基板と液晶を組み合わせたＴ
ＦＴ−ＬＣＤは、画像表示装置の平面化への期待と共
に、フラットディスプレイとして商品化も進められノー
トパソコンはもちろんＯＡモニター用としても大きな市
場を開拓すると有望視されている。
に配置したアクティブマトリクス基板と、対向電極を兼
ね備えたカラーフィルター基板と液晶を組み合わせたＴ
ＦＴ−ＬＣＤは、画像表示装置の平面化への期待と共
に、フラットディスプレイとして商品化も進められノー
トパソコンはもちろんＯＡモニター用としても大きな市
場を開拓すると有望視されている。
【０００３】ＴＦＴは、比較的低温で大面積に堆積が可
能な非晶質シリコンを半導体層として用いる場合が多
い。
能な非晶質シリコンを半導体層として用いる場合が多
い。
【０００４】一例として、図４に従来の製法によって得
られたＴＦＴアレイ基板の要部断面図を示す。
られたＴＦＴアレイ基板の要部断面図を示す。
【０００５】ガラス基板５１上に第一の導電性薄膜を形
成する。つぎに第一のフォトリソ工程で第一の導電性薄
膜をパターニングしてゲート電極５２および補助容量電
極を形成する。つぎにゲート絶縁膜５３、ａ−Ｓｉ：Ｈ
（水素原子が添加されたアモルファスシリコン）半導体
層５４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタクト層５５
をプラズマＣＶＤ法で積層する。
成する。つぎに第一のフォトリソ工程で第一の導電性薄
膜をパターニングしてゲート電極５２および補助容量電
極を形成する。つぎにゲート絶縁膜５３、ａ−Ｓｉ：Ｈ
（水素原子が添加されたアモルファスシリコン）半導体
層５４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタクト層５５
をプラズマＣＶＤ法で積層する。
【０００６】つぎに第二のフォトリソ工程で半導体層と
オーミックコンタクト層をチャネルを形成する部分を残
すようにパターニングする。つぎに第二の導電性薄膜を
形成する。つぎに第三のフォトリソ工程で第二の導電性
薄膜をパターニングして画素電極５６を形成する。つぎ
に第四のフォトリソ工程で端子部を形成するためのコン
タクトホールをパターニングする。つぎにＡｌ−Ｓｉ合
金などの第三の導電性薄膜を形成する。つぎに第五のフ
ォトリソ工程で第三の導電性薄膜をパターニングしてソ
ース電極５７、ドレイン電極５８を形成し、形成された
ソース電極５７、ドレイン電極５８をマスクにして、さ
らにオーミックコンタクト層５５をパターニングして薄
膜トランジスタを作成する。
オーミックコンタクト層をチャネルを形成する部分を残
すようにパターニングする。つぎに第二の導電性薄膜を
形成する。つぎに第三のフォトリソ工程で第二の導電性
薄膜をパターニングして画素電極５６を形成する。つぎ
に第四のフォトリソ工程で端子部を形成するためのコン
タクトホールをパターニングする。つぎにＡｌ−Ｓｉ合
金などの第三の導電性薄膜を形成する。つぎに第五のフ
ォトリソ工程で第三の導電性薄膜をパターニングしてソ
ース電極５７、ドレイン電極５８を形成し、形成された
ソース電極５７、ドレイン電極５８をマスクにして、さ
らにオーミックコンタクト層５５をパターニングして薄
膜トランジスタを作成する。
【０００７】つぎにプラズマＣＶＤ等の方法でパッシベ
ーション膜５９を形成し、第六のフォトリソ工程でＴＣ
Ｐを接続するためのコンタクトホールをパターニングし
て、薄膜トランジスタアレイ基板の作成が完了する。
ーション膜５９を形成し、第六のフォトリソ工程でＴＣ
Ｐを接続するためのコンタクトホールをパターニングし
て、薄膜トランジスタアレイ基板の作成が完了する。
【０００８】
【発明が解決しようとする課題】ＴＦＴを作成する過程
において、ゲート電極５２および補助容量電極を形成す
る際、ゲート電極５２材料には耐薬品性が強く、高融点
であるＣｒ等がよく用いられている。Ｃｒをパターニン
グするためには、硝酸セリウムアンモニウムを含むエッ
チャントによりウェットエッチングされる。
において、ゲート電極５２および補助容量電極を形成す
る際、ゲート電極５２材料には耐薬品性が強く、高融点
であるＣｒ等がよく用いられている。Ｃｒをパターニン
グするためには、硝酸セリウムアンモニウムを含むエッ
チャントによりウェットエッチングされる。
【０００９】ゲート電極５２パターニング後、ゲート絶
縁膜５３を形成、あるいはゲート絶縁膜５３、ａ−Ｓ
ｉ：Ｈ（水素原子が添加されたアモルファスシリコン）
半導体層５４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタクト
層５５をプラズマＣＶＤ法により連続形成し、半導体層
５４、オーミックコンタクト層５５を島化した後、画素
電極５６を形成し、端子部を形成するためのコンタクト
ホールを形成した後、ソース電極５７、ドレイン電極５
８を形成するために、Ａｌ−Ｓｉ合金などの導電性薄膜
を形成する。このとき、下地のガラス基板５１とゲート
絶縁膜５３の密着力が弱い為に、膜浮きが発生し、後工
程でソース配線の断線等を引き起こし表示不良の原因と
なっていた。
縁膜５３を形成、あるいはゲート絶縁膜５３、ａ−Ｓ
ｉ：Ｈ（水素原子が添加されたアモルファスシリコン）
半導体層５４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタクト
層５５をプラズマＣＶＤ法により連続形成し、半導体層
５４、オーミックコンタクト層５５を島化した後、画素
電極５６を形成し、端子部を形成するためのコンタクト
ホールを形成した後、ソース電極５７、ドレイン電極５
８を形成するために、Ａｌ−Ｓｉ合金などの導電性薄膜
を形成する。このとき、下地のガラス基板５１とゲート
絶縁膜５３の密着力が弱い為に、膜浮きが発生し、後工
程でソース配線の断線等を引き起こし表示不良の原因と
なっていた。
【００１０】一方特開平５−２０３９８２号公報によれ
ば、信頼性の高い薄膜トランジスタを形成するために、
ガラス基板を弗化水素酸系酸液で洗浄後、絶縁膜を形成
する方法が開示されているが、密着力不足による膜浮き
を解決するために、同様にゲート電極形成前に弗化水素
酸系酸液でガラス基板を洗浄後、ゲート電極を形成し、
ゲート電極形成後に弗化水素酸系酸液による洗浄を行な
わずにゲート絶縁膜を形成した場合、上記課題を解決す
ることはできない。
ば、信頼性の高い薄膜トランジスタを形成するために、
ガラス基板を弗化水素酸系酸液で洗浄後、絶縁膜を形成
する方法が開示されているが、密着力不足による膜浮き
を解決するために、同様にゲート電極形成前に弗化水素
酸系酸液でガラス基板を洗浄後、ゲート電極を形成し、
ゲート電極形成後に弗化水素酸系酸液による洗浄を行な
わずにゲート絶縁膜を形成した場合、上記課題を解決す
ることはできない。
【００１１】また、特開平１−２１７９１９号公報によ
れば、ゲート電極を弗素系ガスを用いたドライエッチン
グによりパターニングしてゲート電極を形成した後にゲ
ート絶縁膜を形成する場合に、ガラス基板とゲート絶縁
膜の密着力を上げる方法が開示されているが、弗酸の濃
度が濃い場合、あるいは処理時間が長い場合は、ガラス
基板の表面が荒れすぎて、密着力が逆に低下するという
問題がある。
れば、ゲート電極を弗素系ガスを用いたドライエッチン
グによりパターニングしてゲート電極を形成した後にゲ
ート絶縁膜を形成する場合に、ガラス基板とゲート絶縁
膜の密着力を上げる方法が開示されているが、弗酸の濃
度が濃い場合、あるいは処理時間が長い場合は、ガラス
基板の表面が荒れすぎて、密着力が逆に低下するという
問題がある。
【００１２】本発明の目的は、叙上の従来の問題点を解
消し、液晶ディスプレイの駆動素子として使用した場合
において、その液晶ディスプレイの欠陥が少なく、液晶
ディスプレイを高歩留りで得ることができるＴＦＴの製
造方法を提供することである。
消し、液晶ディスプレイの駆動素子として使用した場合
において、その液晶ディスプレイの欠陥が少なく、液晶
ディスプレイを高歩留りで得ることができるＴＦＴの製
造方法を提供することである。
【００１３】
【課題を解決するための手段】叙上の従来の課題を解決
するために、本発明に係わる薄膜トランジスタの製造方
法は、ガラス基板（１）上にゲート電極（２）、ゲート
絶縁膜（３）、非晶質シリコンからなる活性層、ソース
電極およびドレイン電極を順次形成した薄膜トランジス
タを液晶駆動に用いる液晶表示装置の製法であって、前
記ガラス基板（１）上に被覆したゲート金属層を硝酸セ
リウムアンモニウムを含むエッチャントを用いたウェッ
トエッチングによりパターニングしてゲート電極（２）
を形成する工程と、弗化水素酸系酸液で洗浄処理して前
記基板（１）上に付着したエッチング反応生成物を除去
する工程と、ゲート絶縁膜（３）を成膜する工程とを具
備してなることを特徴としている。
するために、本発明に係わる薄膜トランジスタの製造方
法は、ガラス基板（１）上にゲート電極（２）、ゲート
絶縁膜（３）、非晶質シリコンからなる活性層、ソース
電極およびドレイン電極を順次形成した薄膜トランジス
タを液晶駆動に用いる液晶表示装置の製法であって、前
記ガラス基板（１）上に被覆したゲート金属層を硝酸セ
リウムアンモニウムを含むエッチャントを用いたウェッ
トエッチングによりパターニングしてゲート電極（２）
を形成する工程と、弗化水素酸系酸液で洗浄処理して前
記基板（１）上に付着したエッチング反応生成物を除去
する工程と、ゲート絶縁膜（３）を成膜する工程とを具
備してなることを特徴としている。
【００１４】換言すれば、本発明のＴＦＴの製法は、ゲ
ート電極（２）のパターニング後、ゲート絶縁膜（３）
の形成前にバッファード弗酸あるいは希弗酸処理のうち
の少なくとも１つの処理を施すことにより、ガラス基板
（１）上およびゲート電極（２）上に残った残留生成物
を除去し、かつガラス基板１を少し荒らして、ガラス基
板１とゲート絶縁膜（３）との密着力を高めて、膜浮き
による欠陥の発生がない薄膜トランジスタアレイ基板を
高歩留りで製造することを特徴とするものである。
ート電極（２）のパターニング後、ゲート絶縁膜（３）
の形成前にバッファード弗酸あるいは希弗酸処理のうち
の少なくとも１つの処理を施すことにより、ガラス基板
（１）上およびゲート電極（２）上に残った残留生成物
を除去し、かつガラス基板１を少し荒らして、ガラス基
板１とゲート絶縁膜（３）との密着力を高めて、膜浮き
による欠陥の発生がない薄膜トランジスタアレイ基板を
高歩留りで製造することを特徴とするものである。
【００１５】
【発明の実施の形態】実施の形態１ 以下、本発明をその実施例を示す図面に基づき具体的に
説明する。図１は本発明の製法によって得られたＴＦＴ
アレイ基板の要部断面図であり、図２は薄膜トランジス
タを作成する過程において、ゲート電極２および補助容
量電極を形成した後の断面構造図である。この後、ゲー
ト絶縁膜３を形成する前に、弗酸の濃度が０．５〜１％
の薄い濃度のバッファード弗酸あるいは弗酸の濃度が
０．１〜０．３％の薄い濃度の希弗酸で３０秒処理す
る。図３は弗化水素酸系酸液による洗浄時間と膜浮き発
生数との関係を示す。これにより、処理時間を最適化す
ることにより膜浮きを抑えることができることがわか
る。弗化水素酸系酸液による洗浄後、成膜前洗浄を実施
し、ゲート絶縁膜３を形成、あるいはゲート絶縁膜３、
ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリ
コン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタ
クト層５を連続形成する。
説明する。図１は本発明の製法によって得られたＴＦＴ
アレイ基板の要部断面図であり、図２は薄膜トランジス
タを作成する過程において、ゲート電極２および補助容
量電極を形成した後の断面構造図である。この後、ゲー
ト絶縁膜３を形成する前に、弗酸の濃度が０．５〜１％
の薄い濃度のバッファード弗酸あるいは弗酸の濃度が
０．１〜０．３％の薄い濃度の希弗酸で３０秒処理す
る。図３は弗化水素酸系酸液による洗浄時間と膜浮き発
生数との関係を示す。これにより、処理時間を最適化す
ることにより膜浮きを抑えることができることがわか
る。弗化水素酸系酸液による洗浄後、成膜前洗浄を実施
し、ゲート絶縁膜３を形成、あるいはゲート絶縁膜３、
ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリ
コン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈオーミックコンタ
クト層５を連続形成する。
【００１６】絶縁膜３は１層構造であっても多層構造で
あっても構わないが、トランジスタ特性および配線容量
を考慮して、全膜厚が３００ｎｍ〜５００ｎｍ程度にな
るように形成する。半導体層４、オーミックコンタクト
層５は、それぞれ１００ｎｍ〜３００ｎｍ、２０ｎｍ〜
５０ｎｍ程度に形成する。
あっても構わないが、トランジスタ特性および配線容量
を考慮して、全膜厚が３００ｎｍ〜５００ｎｍ程度にな
るように形成する。半導体層４、オーミックコンタクト
層５は、それぞれ１００ｎｍ〜３００ｎｍ、２０ｎｍ〜
５０ｎｍ程度に形成する。
【００１７】つぎに、半導体層４、オーミックコンタク
ト層５を島化し、画素電極６を形成し、端子部を形成す
るためのコンタクトホールを形成した後に、ソース電極
７、ドレイン電極８を形成するために、Ａｌ−Ｓｉ合金
などの導電性薄膜を形成する。このとき、ガラス基板１
とゲート絶縁膜３の密着力が強い為に、膜浮き等の問題
が発生しない。
ト層５を島化し、画素電極６を形成し、端子部を形成す
るためのコンタクトホールを形成した後に、ソース電極
７、ドレイン電極８を形成するために、Ａｌ−Ｓｉ合金
などの導電性薄膜を形成する。このとき、ガラス基板１
とゲート絶縁膜３の密着力が強い為に、膜浮き等の問題
が発生しない。
【００１８】以下、従来例と同様な方法で薄膜トランジ
スタアレイ基板を作成する。
スタアレイ基板を作成する。
【００１９】実施の形態２ 以下、本発明をその実施例を示す図面に基づき具体的に
説明する。図２は薄膜トランジスタを作成する過程にお
いて、ゲート電極２および補助容量電極を形成した後の
断面構造図である。この後、ゲート絶縁膜３を形成する
前に、弗酸の濃度が０．５〜１％の薄い濃度のバッファ
ード弗酸あるいは弗酸の濃度が０．１〜０．３％の薄い
濃度の希弗酸で３０秒処理する工程を含む成膜前洗浄を
実施後、ゲート絶縁膜３を形成、あるいはゲート絶縁膜
３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファス
シリコン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈオーミックコ
ンタクト層５を連続形成する。
説明する。図２は薄膜トランジスタを作成する過程にお
いて、ゲート電極２および補助容量電極を形成した後の
断面構造図である。この後、ゲート絶縁膜３を形成する
前に、弗酸の濃度が０．５〜１％の薄い濃度のバッファ
ード弗酸あるいは弗酸の濃度が０．１〜０．３％の薄い
濃度の希弗酸で３０秒処理する工程を含む成膜前洗浄を
実施後、ゲート絶縁膜３を形成、あるいはゲート絶縁膜
３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファス
シリコン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈオーミックコ
ンタクト層５を連続形成する。
【００２０】絶縁膜３は１層構造であっても多層構造で
あっても構わないが、トランジスタ特性および配線容量
を考慮して、全膜厚が３００ｎｍ〜５００ｎｍ程度にな
るように形成する。半導体層４、オーミックコンタクト
層５は、それぞれ１００ｎｍ〜３００ｎｍ、２０ｎｍ〜
５０ｎｍ程度に形成する。
あっても構わないが、トランジスタ特性および配線容量
を考慮して、全膜厚が３００ｎｍ〜５００ｎｍ程度にな
るように形成する。半導体層４、オーミックコンタクト
層５は、それぞれ１００ｎｍ〜３００ｎｍ、２０ｎｍ〜
５０ｎｍ程度に形成する。
【００２１】つぎに、半導体層４、オーミックコンタク
ト層５を島化し、画素電極６を形成し、端子部を形成す
るためのコンタクトホールを形成した後に、ソース電極
７、ドレイン電極８を形成するために、Ａｌ−Ｓｉ合金
などの導電性薄膜を形成する。このとき、ガラス基板１
とゲート絶縁膜３の密着力が強い為に、膜浮き等の問題
が発生しない。
ト層５を島化し、画素電極６を形成し、端子部を形成す
るためのコンタクトホールを形成した後に、ソース電極
７、ドレイン電極８を形成するために、Ａｌ−Ｓｉ合金
などの導電性薄膜を形成する。このとき、ガラス基板１
とゲート絶縁膜３の密着力が強い為に、膜浮き等の問題
が発生しない。
【００２２】以下、従来例と同様な方法で薄膜トランジ
スタアレイ基板を作成する。
スタアレイ基板を作成する。
【００２３】
【発明の効果】以上詳細に説明したように、請求項１、
２および３に記載の発明によれば、ガラス基板１とゲー
ト絶縁膜３との密着力を強め、ゲート絶縁膜を膜浮きに
よるソース線の断線等の不良を防ぎ、欠陥の発生がない
液晶表示装置を高歩留りで製造することができる。
２および３に記載の発明によれば、ガラス基板１とゲー
ト絶縁膜３との密着力を強め、ゲート絶縁膜を膜浮きに
よるソース線の断線等の不良を防ぎ、欠陥の発生がない
液晶表示装置を高歩留りで製造することができる。
【図１】本発明の製法によって得られたＴＦＴアレイ基
板の要部断面図である。
板の要部断面図である。
【図２】本発明の弗化水素酸系酸液処理前の断面図であ
る。
る。
【図３】密着力不足による膜浮き発生数と弗化水素酸系
酸液処理時間の関係を示す図である。
酸液処理時間の関係を示す図である。
【図４】従来の製法によって得られたＴＦＴアレイ基板
の要部断面図である。
の要部断面図である。
１ ガラス基板 ２ ゲート電極、補助容量電極 ３ ゲート絶縁膜 ４ 半導体層 ５ オーミックコンタクト層 ６ 画素電極 ７ ソース電極 ８ ドレイン電極 ９ パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｓ (72)発明者 安田 晴美 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Ｆターム(参考） 2H090 HA03 HC01 HD05 HD08 LA04 2H092 HA14 JA34 JA37 JA47 KA05 KA11 MA18 NA15 NA18 NA29 5G435 CC09 EE33 KK05 LL06 LL08
Claims (3)
- 【請求項１】 ガラス基板上にゲート電極、ゲート絶縁
膜、非晶質シリコンからなる活性層、ソース電極および
ドレイン電極を順次形成した薄膜トランジスタを液晶駆
動に用いる液晶表示装置の製法であって、前記ガラス基
板上に被覆したゲート金属層を硝酸セリウムアンモニウ
ムを含むエッチャントを用いたウェットエッチングによ
りパターニングしてゲート電極を形成する工程と、弗化
水素酸系酸液で洗浄処理して前記基板上に付着したエッ
チング反応生成物を除去する工程と、ゲート絶縁膜を成
膜する工程とを具備してなることを特徴とする液晶表示
装置の製法。 - 【請求項２】 前記弗化水素酸系酸液が、弗酸の濃度が
０．５〜１％の濃度のバッファード弗酸または弗酸の濃
度が０．１〜０．３％の濃度の希弗酸であることを特徴
とする請求項１記載の液晶表示装置の製法。 - 【請求項３】 前記バッファード弗酸あるいは希弗酸の
処理時間が２０〜３０秒であることを特徴とする請求項
１記載の液晶表示装置の製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190121A JP2000022162A (ja) | 1998-07-06 | 1998-07-06 | 液晶表示装置の製法 |
| TW088111275A TW417151B (en) | 1998-07-06 | 1999-07-02 | Method of manufacturing liquid crystal display |
| US09/346,725 US6190951B1 (en) | 1998-07-06 | 1999-07-02 | Method for manufacturing a liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190121A JP2000022162A (ja) | 1998-07-06 | 1998-07-06 | 液晶表示装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022162A true JP2000022162A (ja) | 2000-01-21 |
Family
ID=16252751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190121A Pending JP2000022162A (ja) | 1998-07-06 | 1998-07-06 | 液晶表示装置の製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6190951B1 (ja) |
| JP (1) | JP2000022162A (ja) |
| TW (1) | TW417151B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD447067S1 (en) | 2000-11-09 | 2001-08-28 | Teresa Vollenweider | Pedometer with retaining strap |
| US7699232B2 (en) * | 2004-02-06 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7663473B2 (en) * | 2004-02-12 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes |
| GB0601319D0 (en) | 2006-01-23 | 2006-03-01 | Imp Innovations Ltd | A method of fabricating pillars composed of silicon-based material |
| GB0709165D0 (en) | 2007-05-11 | 2007-06-20 | Nexeon Ltd | A silicon anode for a rechargeable battery |
| GB0713898D0 (en) | 2007-07-17 | 2007-08-29 | Nexeon Ltd | A method of fabricating structured particles composed of silcon or a silicon-based material and their use in lithium rechargeable batteries |
| GB2464158B (en) * | 2008-10-10 | 2011-04-20 | Nexeon Ltd | A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries |
| GB201009519D0 (en) | 2010-06-07 | 2010-07-21 | Nexeon Ltd | An additive for lithium ion rechargeable battery cells |
| GB201014706D0 (en) | 2010-09-03 | 2010-10-20 | Nexeon Ltd | Porous electroactive material |
| GB201014707D0 (en) | 2010-09-03 | 2010-10-20 | Nexeon Ltd | Electroactive material |
| GB2492167C (en) | 2011-06-24 | 2018-12-05 | Nexeon Ltd | Structured particles |
| WO2013114095A1 (en) | 2012-01-30 | 2013-08-08 | Nexeon Limited | Composition of si/c electro active material |
| GB2499984B (en) | 2012-02-28 | 2014-08-06 | Nexeon Ltd | Composite particles comprising a removable filler |
| GB2502625B (en) | 2012-06-06 | 2015-07-29 | Nexeon Ltd | Method of forming silicon |
| GB2507535B (en) | 2012-11-02 | 2015-07-15 | Nexeon Ltd | Multilayer electrode |
| KR101567203B1 (ko) | 2014-04-09 | 2015-11-09 | (주)오렌지파워 | 이차 전지용 음극 활물질 및 이의 방법 |
| KR101604352B1 (ko) | 2014-04-22 | 2016-03-18 | (주)오렌지파워 | 음극 활물질 및 이를 포함하는 리튬 이차 전지 |
| GB2533161C (en) | 2014-12-12 | 2019-07-24 | Nexeon Ltd | Electrodes for metal-ion batteries |
| CN106057828A (zh) * | 2016-08-12 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种基板及其制备方法、显示面板 |
| US10439071B2 (en) | 2017-04-05 | 2019-10-08 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin film transistors and the manufacturing methods thereof, and array substrates |
| CN107068768A (zh) * | 2017-04-05 | 2017-08-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法、阵列基板 |
| CN110459474B (zh) * | 2019-06-27 | 2021-04-02 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187604A (en) * | 1989-01-18 | 1993-02-16 | Hitachi, Ltd. | Multi-layer external terminals of liquid crystal displays with thin-film transistors |
| US5360744A (en) * | 1990-01-11 | 1994-11-01 | Fuji Xerox Co., Ltd. | Method of manufacturing image sensor |
| JPH0423470A (ja) * | 1990-05-18 | 1992-01-27 | Fuji Xerox Co Ltd | イメージセンサ |
| JPH0787243B2 (ja) * | 1990-10-18 | 1995-09-20 | 富士ゼロックス株式会社 | 半導体装置 |
| JP3184853B2 (ja) * | 1993-06-24 | 2001-07-09 | 株式会社日立製作所 | 液晶表示装置 |
| TW347477B (en) * | 1994-09-30 | 1998-12-11 | Sanyo Electric Co | Liquid crystal display with storage capacitors for holding electric charges |
| JP3207136B2 (ja) * | 1997-07-17 | 2001-09-10 | 三菱電機株式会社 | 液晶表示装置 |
-
1998
- 1998-07-06 JP JP10190121A patent/JP2000022162A/ja active Pending
-
1999
- 1999-07-02 TW TW088111275A patent/TW417151B/zh not_active IP Right Cessation
- 1999-07-02 US US09/346,725 patent/US6190951B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW417151B (en) | 2001-01-01 |
| US6190951B1 (en) | 2001-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000022162A (ja) | 液晶表示装置の製法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP2001059191A (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 | |
| JPH10319441A (ja) | 薄膜装置の製造方法及び薄膜装置 | |
| US7133100B2 (en) | Method for treating surface of organic insulating film using helium plasma and method of fabricating thin film transistor substrate using the same | |
| JPH06235927A (ja) | Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造 | |
| US6399428B2 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JP2003051496A (ja) | インジウム錫酸化物のパターニングのためのエッチング溶液及び該エッチング溶液を利用した液晶表示装置の製造方法 | |
| JPH10209458A (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP2000349294A (ja) | 薄膜トランジスタの製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP4219717B2 (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| EP0936668A2 (en) | Method of producing thin film transistor | |
| JP3270920B2 (ja) | 液晶表示装置の製造方法 | |
| JPH01253715A (ja) | 博膜トランジスタの製造方法 | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH11191626A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |