JP2000021678A - Multilayer ceramic capacitors - Google Patents
Multilayer ceramic capacitorsInfo
- Publication number
- JP2000021678A JP2000021678A JP10182952A JP18295298A JP2000021678A JP 2000021678 A JP2000021678 A JP 2000021678A JP 10182952 A JP10182952 A JP 10182952A JP 18295298 A JP18295298 A JP 18295298A JP 2000021678 A JP2000021678 A JP 2000021678A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- external terminal
- electrode layer
- layer
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 本発明は、積層体の一対の端面に外部端子電
極を形成する にあたり、外部端子電極を形成する端面
を整列させる必要がなく、しかも、内部電極層と外部端
子電極との接続が得られ、さらに、高周波域における低
インダクタンス及び低インピーダンス化が可能な積層セ
ラミックコンデンサを提供する。
【解決手段】 本発明の積層セラミックコンデンサは、
矩形状の第1内部電極層3を形成した概略正方形状の誘
電体磁器層2と、前記矩形状の第2内部電極層4を形成
した概略正方形状の誘電体磁器層2とを夫々積層すると
ともに、前記第1、第2内部電極層3、4は前記積層体
1の対角線上の角部に夫々延出されるとともに、前記積
層体1の一対の端面の一方に第1外部端子電極5を、他
方に第2外部端子電極6を夫々形成した積層セラミック
コンデンサである。
(57) [Problem] To provide an external terminal electrode on a pair of end surfaces of a laminate, there is no need to align the end surfaces on which the external terminal electrodes are formed. Provided is a multilayer ceramic capacitor which can be connected to electrodes and has a low inductance and a low impedance in a high frequency range. SOLUTION: The multilayer ceramic capacitor of the present invention comprises:
A substantially square dielectric ceramic layer 2 having a rectangular first internal electrode layer 3 formed thereon and a substantially square dielectric ceramic layer 2 having a rectangular second internal electrode layer 4 formed thereon are respectively laminated. At the same time, the first and second internal electrode layers 3 and 4 respectively extend to diagonal corners of the laminate 1 and a first external terminal electrode 5 is provided on one of a pair of end surfaces of the laminate 1. The other is a multilayer ceramic capacitor in which the second external terminal electrodes 6 are respectively formed.
Description
【0001】[0001]
【発明の属する技術分野】本発明は積層セラミックコン
デンサの構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a multilayer ceramic capacitor.
【0002】[0002]
【従来の技術】従来、積層セラミックコンデンサは、図
6及び図7に示すように、概略長方形状の第1内部電極
層63を形成した長方形状の誘電体磁器層62と、概略
長方形状の第2内部電極層64を形成した長方形状の誘
電体磁器層62とを夫々積層した積層体61の一対の端
面に夫々第1外部端子電極65、第2外部端子電極66
を形成していた。2. Description of the Related Art Conventionally, as shown in FIGS. 6 and 7, a multilayer ceramic capacitor has a rectangular dielectric ceramic layer 62 having a substantially rectangular first internal electrode layer 63 formed thereon and a substantially rectangular first ceramic electrode layer 62 formed thereon. A first external terminal electrode 65 and a second external terminal electrode 66 are respectively provided on a pair of end faces of a laminated body 61 in which a rectangular dielectric ceramic layer 62 on which two internal electrode layers 64 are formed is laminated.
Had formed.
【0003】第1内部電極層63と第2内部電極層64
(図7中で点線で示す)は、図7に示すように、夫々誘
電体磁器層62を介して互いに対向して配置されてい
る。また、第1内部電極層63は、例えば積層体61の
一方端面側(図7で左側端部)に延出され、第1外部端
子電極65に接続されている。また、第2内部電極層6
4は、例えば積層体61の他方端面側(図7で右側端
部)に延出され、第2外部端子電極66に接続されてい
る。A first internal electrode layer 63 and a second internal electrode layer 64
7 (shown by dotted lines in FIG. 7) are arranged to face each other with a dielectric ceramic layer 62 interposed therebetween, as shown in FIG. The first internal electrode layer 63 extends, for example, to one end surface side (left end in FIG. 7) of the multilayer body 61 and is connected to the first external terminal electrode 65. Also, the second internal electrode layer 6
4 extends to, for example, the other end face side (the right end in FIG. 7) of the laminate 61 and is connected to the second external terminal electrode 66.
【0004】一般に、積層セラミックコンデンサの長辺
方向の寸法と短辺方向の寸方との関係は、3216型
(3.2mm×1.6mm)や1005型(1.0mm
×0.5mm)などのように、約2倍程度に大きい長方
形となっている。In general, the relationship between the dimension in the long side direction and the dimension in the short side direction of a multilayer ceramic capacitor is 3216 type (3.2 mm × 1.6 mm) or 1005 type (1.0 mm
× 0.5 mm) and so on.
【0005】このような積層セラミックコンデンサ60
では、積層体61の内部に配置している内部電極層6
3、64は、積層体61の長手方向に延びるような長方
形状となっている。[0005] Such a multilayer ceramic capacitor 60
Then, the internal electrode layer 6 disposed inside the laminate 61
3 and 64 have a rectangular shape extending in the longitudinal direction of the stacked body 61.
【0006】このような積層セラミックコンデンサの製
造方法は、第1内部電極層63となる導体膜を形成した
誘電体磁器層62となるグリーンシート、第2内部電極
層64となる導体膜を形成した誘電体磁器層62となる
グリーンシート、最上層の誘電体磁器層となるグリーン
シートを用意し、夫々、積層順序に応じて積層圧着を行
う。その後、グリーンシートの積層体を積層体61の形
状に応じて裁断を行い、グリーンシート及び導体膜を一
体的に焼結を行う。その後、焼成された積層体の端面を
バレル研磨を行い、その短辺側端面から、第1内部電極
層63又は第2内部電極層63を完全に露出させる。In the method of manufacturing such a multilayer ceramic capacitor, a green sheet serving as a dielectric ceramic layer 62 having a conductive film serving as a first internal electrode layer 63 and a conductive film serving as a second internal electrode layer 64 are formed. A green sheet to be the dielectric ceramic layer 62 and a green sheet to be the uppermost dielectric ceramic layer are prepared, and lamination and compression are performed according to the lamination order. Thereafter, the green sheet laminate is cut in accordance with the shape of the laminate 61, and the green sheet and the conductive film are integrally sintered. Thereafter, barrel end polishing is performed on the end face of the fired laminated body to completely expose the first internal electrode layer 63 or the second internal electrode layer 63 from the short side end face.
【0007】その後、積層体61の一対の短辺側の端面
に、導電性ペーストを浸漬または塗布により第1外部端
子電極65及び第2外部端子電極66の下地厚膜導体膜
となる導体膜を形成し、焼き付け処理を行い、その後、
下地厚膜導体膜の表面に、Niメッキや半田メッキなど
の表面メッキ層を形成する。Then, a conductive film serving as a base thick film conductive film of the first external terminal electrode 65 and the second external terminal electrode 66 is formed on the pair of short side end surfaces of the laminate 61 by dipping or applying a conductive paste. Formed and baked, then
A surface plating layer such as Ni plating or solder plating is formed on the surface of the underlying thick conductor film.
【0008】[0008]
【発明が解決しようとする課題】しかし、上述の積層セ
ラミックコンデンサにおいて、製造工程では、積層体の
4つ端面のうち、外部端子電極を形成しなくてはならな
い端面は、1対の短辺側端面であるため、この面に外部
端子電極の下地厚膜導体膜を形成すべき、導電性ペース
トの浸漬または塗布処理の前に、整列させて、外部端子
電極を形成しなくてはならない端面を揃える必要があっ
た。However, in the above-described multilayer ceramic capacitor, in the manufacturing process, among the four end faces of the laminate, the end face on which the external terminal electrode must be formed is a pair of short sides. Since this is an end face, the base face thick conductor film of the external terminal electrode should be formed on this face. It was necessary to align.
【0009】また、構造的に、内部電極層が一方の外部
端子電極側から他方の外部端子電極膜に向かって細長く
延びる形状となり、厚み方向に隣接する他の内部電極層
との対向部分も細長くなるため各内部電極層の相互間イ
ンダクタンス成分が大きくなるため、高周波域における
インダクタンス及びインピーダンスが大きくなってしま
うという問題があった。Further, structurally, the internal electrode layer has a shape elongated from one external terminal electrode side toward the other external terminal electrode film, and a portion facing the other internal electrode layer adjacent in the thickness direction is also elongated. As a result, the mutual inductance component of each internal electrode layer becomes large, so that there is a problem that the inductance and impedance in a high frequency range become large.
【0010】本発明は上述の問題的に鑑みて案出された
ものであり、その目的は、積層体の一対の端面に外部端
子電極を形成するにあたり、外部端子電極を形成する端
面を整列させる必要がなく、しかも、内部電極層と外部
端子電極との接続が得られ、さらに、高周波域における
インダクタンス及びインピーダンスが改善できる積層セ
ラミックコンデンサを提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to form an external terminal electrode on a pair of end surfaces of a laminate and align the end surfaces on which the external terminal electrode is formed. An object of the present invention is to provide a multilayer ceramic capacitor which eliminates the need for connection between an internal electrode layer and an external terminal electrode, and can improve inductance and impedance in a high frequency range.
【0011】[0011]
【課題を解決するための手段】本発明の積層セラミック
コンデンサは、第1内部電極層を形成した概略正方形状
の誘電体磁器層と、第2内部電極層を形成した概略正方
形状の誘電体磁器層とを夫々積層するとともに、前記第
1、第2内部電極層の各々の一部を、対角線上の一対の
角部に延出し、且つ前記積層体の対向しあう一方の端部
に前記第1内部電極層と接続する第1外部端子電極を、
他方の端部に前記第2内部電極層と接続する第2外部端
子電極を形成したことを特徴とする積層セラミックコン
デンサである。SUMMARY OF THE INVENTION A multilayer ceramic capacitor according to the present invention has a substantially square dielectric ceramic layer having a first internal electrode layer formed thereon and a substantially square dielectric ceramic layer having a second internal electrode layer formed thereon. And a part of each of the first and second internal electrode layers is extended to a pair of diagonal corners, and the first and second internal electrode layers are formed at one end of the laminate facing each other. 1st external terminal electrode connected to 1 internal electrode layer,
A multilayer ceramic capacitor, wherein a second external terminal electrode connected to the second internal electrode layer is formed at the other end.
【0012】[0012]
【作用】本発明では、誘電体磁器層が概略正方形であ
る。そして、内部電極層の形状も誘電体磁器層の形状に
合わせて、正方形状又は正方形状に近い概略矩形状とな
る。According to the present invention, the dielectric porcelain layer is substantially square. The shape of the internal electrode layer also becomes a square shape or a substantially rectangular shape close to a square shape according to the shape of the dielectric ceramic layer.
【0013】そして、第1及び第2内部電極層は、概略
正方形状の誘電体磁器層の対角線上に位置する一対の角
部に延出されており、この角部で夫々外部端子電極に接
続されて、誘電体磁器層を積層した積層体の対向しあう
一対の端面を含む端部に形成されている。The first and second internal electrode layers extend to a pair of corners located on a diagonal line of the substantially square dielectric ceramic layer, and the corners connect to the external terminal electrodes, respectively. Then, it is formed at an end portion including a pair of opposing end surfaces of a laminated body in which the dielectric ceramic layers are laminated.
【0014】上述のように、内部電極層が夫々対角線上
の角部から延出されていること、誘電体磁器層の形状が
正方形状であることから、一対の外部端子電極を積層体
に被着形成するにあたり、その第1及び第2外部端子電
極を、積層体の対向しあう一対の端面を含むように端部
に形成しても、また、対向しあうもう一対の端面を含む
ように端部に形成しても、確実に内部電極層と接続させ
ることができる。As described above, since the internal electrode layers extend from the diagonal corners and the dielectric ceramic layer has a square shape, a pair of external terminal electrodes are covered on the laminate. In forming the attachment, the first and second external terminal electrodes may be formed at the ends so as to include a pair of opposed end surfaces of the laminate, or may be formed to include another pair of opposed end surfaces. Even if it is formed at the end, it can be reliably connected to the internal electrode layer.
【0015】いことになり、外部端子電極を形成するに
あたり、従来のような整列工程が不要となる。In other words, in forming the external terminal electrodes, the conventional alignment step is not required.
【0016】また、内部電極層の形状が、従来に比較し
て、正方形または正方形状に近い矩形上となるため、誘
電体磁器層上に被着される内部電極層の被着専有率が向
上するため、大容量化の積層セラミックコンデンサが容
易となる。Further, since the shape of the internal electrode layer is a square or a rectangle close to a square as compared with the conventional one, the coverage of the internal electrode layer deposited on the dielectric ceramic layer is improved. Therefore, a large-capacity multilayer ceramic capacitor can be easily obtained.
【0017】また、内部電極層の長辺方向の寸法を小さ
くすることができるため、各内部電極層の相互間インダ
クタンス成分や、高周波域におけるインダクタンス及び
インピーダンスを小さくすることができる。Further, since the size of the internal electrode layers in the long side direction can be reduced, the mutual inductance component of each internal electrode layer, and the inductance and impedance in a high frequency range can be reduced.
【0018】[0018]
【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer ceramic capacitor according to the present invention will be described in detail with reference to the drawings.
【0019】図1は、本発明の積層セラミックコンデン
サを示す外観斜視図であり、図2は図1の積層セラミッ
クコンデンサの縦断面図であり、図3は内部電極層と外
部端子電極との関係を示す横断面図である。FIG. 1 is an external perspective view showing a multilayer ceramic capacitor of the present invention, FIG. 2 is a longitudinal sectional view of the multilayer ceramic capacitor of FIG. 1, and FIG. 3 is a relation between internal electrode layers and external terminal electrodes. FIG.
【0020】図において、10は積層セラミックコンデ
ンサであり、1は積層体であり、2は誘電体磁器層であ
り、3は第1内部電極層であり、4は第2内部電極層で
あり、5は第1 外部端子電極であり、6は第2外部端子
電極である。In the figure, 10 is a multilayer ceramic capacitor, 1 is a laminate, 2 is a dielectric ceramic layer, 3 is a first internal electrode layer, 4 is a second internal electrode layer, 5 is a first external terminal electrode, and 6 is a second external terminal electrode.
【0021】積層体1は、複数の誘電体磁器層2と、該
誘電体磁器層2間に配置された第1内部電極層3、第2
内部電極層4とが交互に積層されて構成されている。The laminate 1 includes a plurality of dielectric ceramic layers 2, a first internal electrode layer 3 disposed between the dielectric ceramic layers 2, and a second
The internal electrode layers 4 are alternately stacked.
【0022】誘電体磁器層2は、チタン酸バリウム、チ
タン酸ストロンチウムなどの誘電体材料からなり、平面
形状が概略正方形状となっている。尚、ここで、正方形
状は、4辺が等しい矩形状であるが、誘電体磁器層は焼
成処理を行い焼結収縮などを伴うことになり、完全な正
方形状の誘電体磁器層は現実的に困難である。従って、
概略正方形状とは、限りなく正方形状に近い形状をい
う。The dielectric ceramic layer 2 is made of a dielectric material such as barium titanate and strontium titanate, and has a substantially square planar shape. Here, the square shape is a rectangular shape having four sides equal to each other, but the dielectric ceramic layer is subjected to sintering and sintering shrinkage and the like, and a complete square dielectric ceramic layer is realistic. Difficult. Therefore,
An approximate square shape refers to a shape that is as close as possible to a square shape.
【0023】第1内部電極層3、第2内部電極層4は、
PdまたはAg−Pd合金などの貴金属材料あるいはN
iなどの卑金属材料からなり、その形状は、実質的に誘
電体磁器層2上に矩形状となり、島状に形成されてい
る。The first internal electrode layer 3 and the second internal electrode layer 4
Noble metal material such as Pd or Ag-Pd alloy or N
It is made of a base metal material such as i, and has a substantially rectangular shape on the dielectric ceramic layer 2 and is formed in an island shape.
【0024】そして、図3中、実線でしめす第1内部電
極層3は、該第1内部電極層3の延出導体膜3aによっ
て、概略正方形状の誘電体磁器層2の角部から延出して
いる。また、図3中、点線でしめす第2内部電極層4
は、該第2内部電極層4の延出導体膜4aによって、第
1内部電極層3が延出した角部と対角線上に位置する概
略正方形状の誘電体磁器層2の角部から延出している。
即ち、図3においては、第1内部電極層3は、誘電体磁
器層2上の左上部の角部に、第2内部電極層4は、誘電
体磁器層2上の右下角部に夫々延出している。In FIG. 3, the first internal electrode layer 3 indicated by a solid line is extended from the corner of the substantially square dielectric ceramic layer 2 by the extended conductor film 3a of the first internal electrode layer 3. ing. Also, in FIG. 3, the second internal electrode layer 4 indicated by a dotted line
Are extended from the corners of the substantially square dielectric ceramic layer 2 located diagonally to the corners where the first internal electrode layers 3 extend by the extended conductor film 4 a of the second internal electrode layers 4. ing.
That is, in FIG. 3, the first internal electrode layer 3 extends to the upper left corner on the dielectric ceramic layer 2, and the second internal electrode layer 4 extends to the lower right corner on the dielectric ceramic layer 2. Is out.
【0025】第1外部端子電極5、第2外部端子電極6
は、積層体1の対向する一対の端面を含む端部に被着形
成されている。ここで、外部端子電極5、6は、Agま
たはAg−Pd合金からなる下地厚膜導体膜、該下地厚
膜導体膜の表面に半田食われが生じ難い材料からなるN
iメッキ層、さらに、Niメッキ層の上にSnまたはS
n−Pb合金などの材料からなるメッキ層を被着形成し
て構成されている。First external terminal electrode 5, second external terminal electrode 6
Is formed on an end portion of the laminate 1 including a pair of opposing end surfaces. Here, the external terminal electrodes 5 and 6 are made of an underlying thick conductor film made of Ag or an Ag—Pd alloy, and an N material made of a material that is less likely to cause solder erosion on the surface of the underlying thick conductor film.
Sn or S on the i-plated layer and the Ni-plated layer
It is formed by depositing a plating layer made of a material such as an n-Pb alloy.
【0026】また、具体的には、第1外部端子電極5、
第2外部端子電極6は、積層体1の対向する一対の端面
を中心に、該端面と隣接する4つの面(積層体1の上
面、下面、両側面)の端部付近に渡って形成されてい
る。More specifically, the first external terminal electrode 5,
The second external terminal electrodes 6 are formed around a pair of end surfaces facing each other of the multilayer body 1 and near the ends of four surfaces (upper surface, lower surface, and both side surfaces of the multilayer body 1) adjacent to the end surfaces. ing.
【0027】これにより、第1内部電極層3の延出導体
膜3a、第2内部電極層4の延出導体膜4aが夫々延出
する積層体1の対角線上角部で、第1内部電極層3と第
1外部端子電極5とが、第2内部電極層4と第2外部端
子電極6とが夫々電気的に接続されることになる。Thus, the first internal electrode is formed at the diagonally upper corner of the laminated body 1 where the extended conductor film 3a of the first internal electrode layer 3 and the extended conductor film 4a of the second internal electrode layer 4 respectively extend. The layer 3 and the first external terminal electrode 5 are electrically connected to each other, and the second internal electrode layer 4 and the second external terminal electrode 6 are electrically connected to each other.
【0028】上述の構造の積層セラミックコンデンサ1
0においては、従来に比較して、第1内部電極層3及び
第2内部電極層4を限りなく正方形状に近づけることが
できる。従って、誘電体磁器層2の平面形状において、
内部電極層3、4の被着専有率(内部電極層3、4の対
向面積部分の比率)を高めることができるため、大容量
の積層セラミックコンデンサが可能となる。The multilayer ceramic capacitor 1 having the above structure
In the case of 0, the first internal electrode layer 3 and the second internal electrode layer 4 can be made as close as possible to a square shape as compared with the related art. Therefore, in the planar shape of the dielectric ceramic layer 2,
Since the occupation occupancy rate of the internal electrode layers 3 and 4 (the ratio of the facing area portions of the internal electrode layers 3 and 4) can be increased, a large-capacity multilayer ceramic capacitor can be realized.
【0029】また、同時に、従来の長辺方向の寸法を短
くできるため、短辺方向の寸法を長くするようにできる
ため、内部電極層3、4自身の抵抗成分を小さくするこ
とができるため、相互間インダクタンス成分を小さくで
き、特に、高周波域動作においてインピーダンス成分を
小さくすることができる。At the same time, since the dimension in the long side direction can be shortened in the conventional art, the dimension in the short side direction can be increased, and the resistance components of the internal electrode layers 3 and 4 can be reduced. The mutual inductance component can be reduced, and in particular, the impedance component can be reduced in a high frequency band operation.
【0030】図3では、積層体1を構成する誘電体磁器
層2に対して、第1外部端子電極5及び第2外部端子電
極6が、図中左右方向の端面を中心に形成されている。
しかし、同じ積層体1であっても、図4に示すように、
第1外部端子電極5’及び第2外部端子電極6’を、図
中上下方向の端面を中心に形成することができる。これ
によっても、第1内部電極層3の延出導体膜3a、第2
内部電極層4の延出導体膜4aが夫々延出する積層体1
の対角線上角部で、第1内部電極層3と第1外部端子電
極5’とが、第2内部電極層4と第2外部端子電極6’
とを安定的に接続できる。In FIG. 3, a first external terminal electrode 5 and a second external terminal electrode 6 are formed on the dielectric ceramic layer 2 constituting the laminated body 1, centering on the left and right end surfaces in the figure. .
However, even with the same laminate 1, as shown in FIG.
The first external terminal electrode 5 'and the second external terminal electrode 6' can be formed around an end face in the vertical direction in the drawing. This also allows the extension conductor film 3a of the first internal electrode layer 3 and the second conductor
The laminated body 1 in which the extended conductor films 4a of the internal electrode layers 4 respectively extend
Of the first internal electrode layer 3 and the first external terminal electrode 5 ′, the second internal electrode layer 4 and the second external terminal electrode 6 ′
Can be connected stably.
【0031】ここで、外部端子電極5、6は、積層体1
の一対の端面を中心に、この端面と隣接する4つの面の
うち、少なくとも内部電極層3、4が延出する両側面に
は、少なくとも端面から100μm程度の幅で外部端子
電極5、6(5’、6’)を形成することが重要であ
る。これは、図3や図4に示すように、積層体1の左右
方向の端面、上下方向の端面のいずれかに外部端子電極
5、6(5’、6’)を形成しても、積層体1の対角線
上の角部から延出する第1内部電極層3の延出導体膜3
a及び第2内部電極層4の延出導体膜4aとの接続が製
造工程上の位置ずれが発生しても安定的に接続させ、且
つ積層体1から延出導体膜3a、延出導体膜4aを露出
させないようにするためである。Here, the external terminal electrodes 5 and 6 are
Of the four end surfaces adjacent to this end surface, at least the two side surfaces on which the internal electrode layers 3 and 4 extend have external terminal electrodes 5 and 6 (with a width of at least about 100 μm from the end surface). It is important to form 5 ′, 6 ′). This is because the external terminal electrodes 5, 6 (5 ', 6') are formed on either the left or right end face of the laminate 1 as shown in FIGS. Extending conductive film 3 of first internal electrode layer 3 extending from a diagonal corner of body 1
a and the connection between the second internal electrode layer 4 and the extended conductor film 4a are stably connected even if a positional shift occurs in the manufacturing process, and the extended conductor film 3a, the extended conductor film This is to prevent the 4a from being exposed.
【0032】上記構成の積層セラミックコンデンサ10
はつぎのように形成される。The multilayer ceramic capacitor 10 having the above structure
Is formed as follows.
【0033】まず、誘電体磁器層2となり、複数の素子
領域を含むセラミックグリーンシートを3種類用意す
る。セラミックグリーンシートは、周知の方法、即ち、
所定誘電体材料を混合し、スリップ化し、このスリップ
材をドクターブレードなどよってテープ化を行い、所定
大きさにシート化することにより形成できる。尚、3種
類のセラミックグリーンシートとは、積層体1の最上層
(または最下層、マージン層)となる内部電極層を形成
しない第1グリーンシート、一主面に第1内部電極層3
(第2内部電極層4)となる導体膜が形成される第2グ
リーンシート、一主面に第2内部電極層4(第1内部電
極層3)となる導体膜が形成される第3グリーンシート
である。First, three types of ceramic green sheets which are to be the dielectric ceramic layers 2 and include a plurality of element regions are prepared. The ceramic green sheet is formed by a known method, that is,
It can be formed by mixing a predetermined dielectric material, forming a slip, tape-forming the slip material with a doctor blade or the like, and forming a sheet of a predetermined size. The three types of ceramic green sheets are a first green sheet on which an internal electrode layer serving as an uppermost layer (or a lowermost layer, a margin layer) of the laminate 1 is not formed, and a first internal electrode layer 3 on one main surface.
A second green sheet on which a conductive film to be (second internal electrode layer 4) is formed, and a third green on which a conductive film to be second internal electrode layer 4 (first internal electrode layer 3) is formed on one principal surface It is a sheet.
【0034】次に、第2グリーンシートの各素子領域
に、第1内部電極層3(第2内部電極層4)となる導体
膜を形成する(図5参照)。具体的には、上述の内部電
極層となる材料を含む導電性ペーストの印刷及び乾燥に
より形成する。Next, a conductor film to be the first internal electrode layer 3 (second internal electrode layer 4) is formed in each element region of the second green sheet (see FIG. 5). Specifically, the conductive paste is formed by printing and drying a conductive paste containing the above-described material for forming the internal electrode layer.
【0035】図5では、例えば、最右側に整列されるよ
うに形成された導体膜31が、例えば第1内部電極層3
及び延出導体膜3aとなる導体膜であり、その左側に整
列されるように形成された導体膜41が、例えば第2内
部電極層4及び延出導体膜4aとなる導体膜である。In FIG. 5, for example, the conductor film 31 formed so as to be aligned on the rightmost side is, for example, the first internal electrode layer 3.
The conductor film 41 formed so as to be aligned on the left side thereof is, for example, the second internal electrode layer 4 and the conductor film to be the extended conductor film 4a.
【0036】同時に、第3グリーンシートの各素子領域
に、第2内部電極層4(第1内部電極層3)となる導体
膜を形成する。このシートでは、例えば、最右側に整列
されるように形成された導体膜を第2内部電極層4及び
延出導体膜4aとなる導体膜とし、その左側に整列され
るように形成された導体膜を第1内部電極層3及び延出
導体膜3aとなる導体膜とする。At the same time, a conductor film to be the second internal electrode layer 4 (first internal electrode layer 3) is formed in each element region of the third green sheet. In this sheet, for example, a conductor film formed so as to be aligned on the rightmost side is a conductor film serving as the second internal electrode layer 4 and the extended conductor film 4a, and a conductor film formed so as to be aligned on the left side thereof The film is a conductor film to be the first internal electrode layer 3 and the extended conductor film 3a.
【0037】即ち、概略正方形状に整列された導体膜か
ら、正方形状の素子領域の一方の対角線に沿って延出導
体膜となる導体膜が形成されている。尚、このグリーン
シート上には、第1内部電極層3の延出導体膜3aと第
2内部電極層4の延出導体膜4aとが共通となってい
る。That is, from the conductor films arranged in a substantially square shape, a conductor film serving as a conductor film extending along one diagonal line of the square element region is formed. The extended conductor film 3a of the first internal electrode layer 3 and the extended conductor film 4a of the second internal electrode layer 4 are common on this green sheet.
【0038】次に、積層体1の内部電極層3、4の積層
順序を考慮して、上述の第2グリーンシート及び第3グ
リーンシートを積層し、導体膜が露出しないように、第
1グリーンシートを積層し、圧着して一体化する。これ
より、複数の素子領域が一体化された未焼成状態の大型
積層体が形成される。Next, in consideration of the order of lamination of the internal electrode layers 3 and 4 of the laminate 1, the above-described second green sheet and third green sheet are laminated, and the first green sheet and the third green sheet are laminated so that the conductive film is not exposed. The sheets are laminated and crimped to integrate. As a result, a large laminated body in an unfired state in which a plurality of element regions are integrated is formed.
【0039】次に、未焼成状態の大型積層体を各素子領
域、即ち、概略正方形状に切断する。これにより、未焼
成状態の積層体が形成される。Next, the large-sized laminate in an unfired state is cut into each element region, that is, a substantially square shape. Thereby, a laminate in an unfired state is formed.
【0040】次に、この未焼成状態の積層体を所定の雰
囲気、温度で焼成処理して、導体膜及びセラミックグリ
ーンシートを、内部電極層および誘電体磁器層とする。
その後、必要に応じて、焼成した端面から完全に内部電
極層3、4の延出導体膜3a、4aを露出するために研
磨を行う。これにより、平面形状が概略正方形状の積層
体1が形成される。Next, the unfired laminate is fired at a predetermined atmosphere and temperature to make the conductor film and the ceramic green sheet into an internal electrode layer and a dielectric ceramic layer.
Thereafter, if necessary, polishing is performed to completely expose the extended conductor films 3a, 4a of the internal electrode layers 3, 4 from the fired end faces. Thereby, the laminate 1 having a substantially square planar shape is formed.
【0041】次に、この積層体1の一対の端面を含む端
部に、外部端子電極5、6を形成する。この時、積層体
1の端面及びその端面と隣接する面の端部付近に、Ag
またはAg−Pd合金からなる導電ペーストをディッピ
ングまたはスクリーン印刷により、下地厚膜導体膜とな
る導体膜を形成し、焼き付け処理を行う。そして、この
下地厚膜導体膜の表面に、半田食われが生じ難い材料か
らなるNiメッキ層を形成し、このメッキ層の上にSn
またはSn−Pb合金などの材料からなるメッキ層を形
成する。Next, external terminal electrodes 5 and 6 are formed on the end including the pair of end surfaces of the laminate 1. At this time, the Ag face is placed near the end face of the laminate 1 and the end of the face adjacent to the end face.
Alternatively, a conductive film to be an underlying thick conductive film is formed by dipping or screen printing a conductive paste made of an Ag—Pd alloy, and a baking process is performed. Then, a Ni plating layer made of a material that is unlikely to be eroded by solder is formed on the surface of the underlying thick film conductor film, and a Sn plating layer is formed on this plating layer.
Alternatively, a plating layer made of a material such as a Sn—Pb alloy is formed.
【0042】以上の製造方法において、積層体1の平面
形状が正方形状となっているため、一対の端面を含む端
部に外部端子電極5、6を、図3、図4のように、一対
またはもう一対の端部に形成しても安定して内部電極層
3、4と接続できることになる。このことは、外部端子
電極5、6を形成するにあたり、積層体1の所定端面を
揃えるための整列作業が不要となり、少なくとも一対の
端面に外部端子電極5、6を形成すればよい。従って、
外部端子電極5、6を形成するにあたり、非常にその作
業性が向上する。In the manufacturing method described above, since the planar shape of the laminate 1 is square, the external terminal electrodes 5 and 6 are attached to the ends including the pair of end surfaces, as shown in FIGS. Alternatively, even if they are formed at a pair of end portions, they can be connected to the internal electrode layers 3 and 4 stably. This means that when forming the external terminal electrodes 5 and 6, an aligning operation for aligning predetermined end faces of the laminate 1 is not required, and the external terminal electrodes 5 and 6 may be formed on at least a pair of end faces. Therefore,
In forming the external terminal electrodes 5 and 6, the workability is greatly improved.
【0043】また、積層セラミックコンデンサの容量特
性などの測定するにあたり、測定装置の2本の検出プロ
ーブを、外部端子電極5、6が形成された積層体1の対
角線部分に接触するように設定しておけば、このプロー
ブが必ず外部端子電極5、6に接続させることができ
る。即ち、図3における左上角部及び右下部に夫々接触
するように2本のプローブを制御すれば、左上角部のプ
ローブを第1外部端子電極5に接触させることができ、
右下角部のプローブを第2外部端子電極6に接触させる
ことができる。また、図4においては、左上角部のプロ
ーブを第1外部端子電極5’に接触させることができ、
右下角部のプローブを第2外部端子電極6’に接触させ
ることができる。In measuring the capacitance characteristics and the like of the multilayer ceramic capacitor, two detection probes of the measuring device are set so as to be in contact with the diagonal portion of the multilayer body 1 on which the external terminal electrodes 5 and 6 are formed. If so, this probe can be always connected to the external terminal electrodes 5 and 6. That is, if the two probes are controlled so as to contact the upper left corner and the lower right in FIG. 3, respectively, the probe in the upper left corner can be brought into contact with the first external terminal electrode 5,
The probe at the lower right corner can be brought into contact with the second external terminal electrode 6. In FIG. 4, the probe at the upper left corner can be brought into contact with the first external terminal electrode 5 ′,
The probe at the lower right corner can be brought into contact with the second external terminal electrode 6 '.
【0044】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.
【0045】[0045]
【発明の効果】以上のように、本発明によれば、積層体
に方向性がなくなるため、外部端子電極を一対の端面ま
たはもう一対の端面に形成しても、内部電極層と外部端
子電極とを安定的に接続することができる。このため、
外部端子電極を形成するための整列作業などが不要とな
る。As described above, according to the present invention, since the laminate has no directivity, even if the external terminal electrodes are formed on a pair of end surfaces or on another pair of end surfaces, the internal electrode layer and the external terminal electrodes are formed. Can be connected stably. For this reason,
Alignment work or the like for forming external terminal electrodes is not required.
【0046】また、内部電極層の形状を概略正方形状と
なることができるため、低インダクタンス化及び低イン
ピーダンス化を確実に達成することができ、積層セラミ
ックコンデンサの適用範囲を高周波域において低インダ
クタンス又は低インピーダンスが可能となる。Further, since the shape of the internal electrode layer can be substantially square, low inductance and low impedance can be reliably achieved, and the application range of the multilayer ceramic capacitor is low inductance or low inductance in a high frequency range. Low impedance is possible.
【図1】本発明の積層セラミックコンデンサの外観斜視
図である。FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to the present invention.
【図2】本発明の積層セラミックコンデンサの断面図で
ある。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor of the present invention.
【図3】本発明の積層セラミックコンデンサの内部電極
層と外部端子電極との関係を示す概略図である。FIG. 3 is a schematic diagram showing a relationship between an internal electrode layer and an external terminal electrode of the multilayer ceramic capacitor of the present invention.
【図4】本発明の積層セラミックコンデンサの他の態様
における内部電極層と外部端子電極との関係を示す概略
図である。FIG. 4 is a schematic diagram showing a relationship between internal electrode layers and external terminal electrodes in another embodiment of the multilayer ceramic capacitor of the present invention.
【図5】本発明の積層セラミックコンデンサの製造工程
におけるセラミックグリーンシートの平面図である。FIG. 5 is a plan view of a ceramic green sheet in a manufacturing process of the multilayer ceramic capacitor of the present invention.
【図6】従来の積層セラミックコンデンサの外観斜視図
である。FIG. 6 is an external perspective view of a conventional multilayer ceramic capacitor.
【図7】図6の積層セラミックコンデンサにおける内部
電極層と外部端子電極との関係を示す概略図である。FIG. 7 is a schematic diagram showing a relationship between internal electrode layers and external terminal electrodes in the multilayer ceramic capacitor of FIG.
10・・・・・積層セラミックコンデンサ 1・・・・・・積層体 2・・・誘電体磁器層 3・・・・第1内部電極層 4・・・・第2内部電極層 5・・・・第1外部端子電極 6・・・・第2外部端子電極 10 Multilayer ceramic capacitor 1 Multilayer 2 Dielectric ceramic layer 3 First internal electrode layer 4 Second internal electrode layer 5 · First external terminal electrode 6 ··· Second external terminal electrode
Claims (1)
の誘電体磁器層と、第2内部電極層を形成した概略正方
形状の誘電体磁器層とを積層するとともに、前記第1、
第2内部電極層の各々の一部を、対角線上の一対の角部
に延出し、且つ前記積層体の対向しあう一方の端部に前
記第1内部電極層と接続する第1外部端子電極を、他方
の端部に前記第2内部電極層と接続する第2外部端子電
極を形成したことを特徴とする積層セラミックコンデン
サ。1. A substantially square dielectric ceramic layer on which a first internal electrode layer is formed and a substantially square dielectric ceramic layer on which a second internal electrode layer is formed.
A first external terminal electrode that extends a part of each of the second internal electrode layers to a pair of diagonally opposite corners and connects to the first internal electrode layer at one of the opposing ends of the laminate; Wherein a second external terminal electrode connected to the second internal electrode layer is formed at the other end.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10182952A JP2000021678A (en) | 1998-06-29 | 1998-06-29 | Multilayer ceramic capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10182952A JP2000021678A (en) | 1998-06-29 | 1998-06-29 | Multilayer ceramic capacitors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000021678A true JP2000021678A (en) | 2000-01-21 |
Family
ID=16127229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10182952A Pending JP2000021678A (en) | 1998-06-29 | 1998-06-29 | Multilayer ceramic capacitors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000021678A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851322B2 (en) | 2006-09-11 | 2010-12-14 | Industrial Technology Research Institute | Fabricating method of packaging structure |
-
1998
- 1998-06-29 JP JP10182952A patent/JP2000021678A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851322B2 (en) | 2006-09-11 | 2010-12-14 | Industrial Technology Research Institute | Fabricating method of packaging structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020053577A (en) | Electronic component | |
| KR102403430B1 (en) | Multilayer ceramic capacitor | |
| JP3440883B2 (en) | Chip type negative characteristic thermistor | |
| JP6373247B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH11340089A (en) | Manufacture of multilayer ceramic electronic component multilayer ceramic electronic component | |
| JP2001102243A (en) | Feed-through capacitor | |
| JP2001155962A (en) | Feed-through capacitor | |
| JP2000340448A (en) | Multilayer ceramic capacitors | |
| JP2000195742A (en) | Multilayer ceramic capacitors | |
| JP3488811B2 (en) | Multilayer ceramic capacitors | |
| JP2004095680A (en) | Multilayer ceramic capacitors | |
| JPH10335168A (en) | Multilayer ceramic capacitors | |
| JP2000106322A (en) | Multilayer ceramic capacitors | |
| JP2000106320A (en) | Multilayer ceramic capacitors | |
| JP2000164451A (en) | Multilayer ceramic capacitors | |
| JP7760239B2 (en) | Multilayer coil components | |
| JP2000049038A (en) | Multilayer ceramic capacitors | |
| JP2000021678A (en) | Multilayer ceramic capacitors | |
| JP2001044059A (en) | Multilayer ceramic capacitors | |
| JP2000049035A (en) | Multilayer ceramic capacitors | |
| JP2000340455A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2000106321A (en) | Multilayer ceramic capacitors | |
| JP2000049037A (en) | Multilayer ceramic capacitors | |
| JP2000138127A (en) | Laminated ceramic capacitor | |
| EP4604149A1 (en) | Multilayer electronic component |