JP2000010074A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000010074A JP2000010074A JP18990298A JP18990298A JP2000010074A JP 2000010074 A JP2000010074 A JP 2000010074A JP 18990298 A JP18990298 A JP 18990298A JP 18990298 A JP18990298 A JP 18990298A JP 2000010074 A JP2000010074 A JP 2000010074A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- line
- pixel electrode
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、縦電界による液晶の
リバースツイスト配向欠陥の固定化を防止することによ
り耐面押し圧の高い良好な表示を可能とすることにあ
る。 【解決手段】 液晶表示装置において、一走査フィール
ド毎に表示に寄与していないドレイン電圧波形Ｄｎの後
半の走査線領域Ｔにおいて、リセット波形Ｖｒとしてコ
モン電圧波形Ｖcomと同一の波形を印加する。これによ
り液晶層９に印加される縦電界は零となる。
リバースツイスト配向欠陥の固定化を防止することによ
り耐面押し圧の高い良好な表示を可能とすることにあ
る。 【解決手段】 液晶表示装置において、一走査フィール
ド毎に表示に寄与していないドレイン電圧波形Ｄｎの後
半の走査線領域Ｔにおいて、リセット波形Ｖｒとしてコ
モン電圧波形Ｖcomと同一の波形を印加する。これによ
り液晶層９に印加される縦電界は零となる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に耐面押し圧の高い良好な表示を可能とするため
の電気的駆動方式の改良に関する。
り、特に耐面押し圧の高い良好な表示を可能とするため
の電気的駆動方式の改良に関する。
【０００２】
【従来の技術】アクティブマトリックス型のＴＦＴ液晶
表示パネルには、ドレイン（データ信号）ライン、ゲー
ト（走査信号）ライン、補助容量ライン、ドレインライ
ンとゲートラインの各交点近傍の画素電極、画素電極に
接続されたスイッチング用薄膜トランジスタ及び画素電
極とは液晶層を介して対向する透明コモン電極等を備え
たものがある。
表示パネルには、ドレイン（データ信号）ライン、ゲー
ト（走査信号）ライン、補助容量ライン、ドレインライ
ンとゲートラインの各交点近傍の画素電極、画素電極に
接続されたスイッチング用薄膜トランジスタ及び画素電
極とは液晶層を介して対向する透明コモン電極等を備え
たものがある。
【０００３】図４は従来のこのような液晶表示パネルの
一例の平面図を示す。液晶表示パネルは後述する薄膜ト
ランジスタが形成されたアクティブマトリックスパネル
１とカラーフィルタが形成された対向パネル２からな
る。アクティブマトリックスパネル１は対向パネル２よ
り大きく、周縁部には図示しない端子が配列されてい
る。図５は、図４の１つの画素部１Ａの拡大図であり、
また図６（ａ），（ｂ）は図５の（ａ）−（ａ）線及び
（ｂ）−（ｂ）線断面図である。これらの図において、
３は画素電極、４はドレインライン、５はゲートライ
ン、６は薄膜トランジスタ（ＴＦＴ）、７は補助容量
（Ｃｓ）ライン、８は絶縁膜、９は液晶層、１０はブラ
ックマトリックス、１１はカラーフィルター（ＣＦ）、
１２は透明コモン電極（ＩＴＯ）、１９は液晶のラビン
グ方向である。液晶表示パネルにおいて、ドレインライ
ン４とゲートライン５はマトリックス状態に設けられ、
その各交点近傍にはスイッチング用薄膜トランジスタ６
及び画素電極３とは液晶層９を介して対向する透明コモ
ン電極１２が設けられている。画素電極３とこれに対向
配置されたコモン電極１２とその間に配置された液晶層
９とによって画素容量が形成される。
一例の平面図を示す。液晶表示パネルは後述する薄膜ト
ランジスタが形成されたアクティブマトリックスパネル
１とカラーフィルタが形成された対向パネル２からな
る。アクティブマトリックスパネル１は対向パネル２よ
り大きく、周縁部には図示しない端子が配列されてい
る。図５は、図４の１つの画素部１Ａの拡大図であり、
また図６（ａ），（ｂ）は図５の（ａ）−（ａ）線及び
（ｂ）−（ｂ）線断面図である。これらの図において、
３は画素電極、４はドレインライン、５はゲートライ
ン、６は薄膜トランジスタ（ＴＦＴ）、７は補助容量
（Ｃｓ）ライン、８は絶縁膜、９は液晶層、１０はブラ
ックマトリックス、１１はカラーフィルター（ＣＦ）、
１２は透明コモン電極（ＩＴＯ）、１９は液晶のラビン
グ方向である。液晶表示パネルにおいて、ドレインライ
ン４とゲートライン５はマトリックス状態に設けられ、
その各交点近傍にはスイッチング用薄膜トランジスタ６
及び画素電極３とは液晶層９を介して対向する透明コモ
ン電極１２が設けられている。画素電極３とこれに対向
配置されたコモン電極１２とその間に配置された液晶層
９とによって画素容量が形成される。
【０００４】
【発明が解決しようとする課題】上述したように液晶表
示パネルは各画素毎に、その周囲には薄膜トランジスタ
６をはじめ、補助容量ライン７、ドレインライン４、ゲ
ートライン５などが複雑に配置され、またカラーフィル
ター１１側の基板には全面に透明コモン電極１２が形成
されている。
示パネルは各画素毎に、その周囲には薄膜トランジスタ
６をはじめ、補助容量ライン７、ドレインライン４、ゲ
ートライン５などが複雑に配置され、またカラーフィル
ター１１側の基板には全面に透明コモン電極１２が形成
されている。
【０００５】而して液晶層９において、液晶分子９ａを
配向させるため、図７のようなラビング処理が施されて
おり、断面でみると図８のように液晶分子９ａが配向さ
れている。但し、図７で、１６はアクティブマトリック
スパネル１に形成された配向膜のラビング方向、１７は
対向パネル２に形成された配向膜のラビング方向、また
図８で、１４はプレティルト角（α）を示す。
配向させるため、図７のようなラビング処理が施されて
おり、断面でみると図８のように液晶分子９ａが配向さ
れている。但し、図７で、１６はアクティブマトリック
スパネル１に形成された配向膜のラビング方向、１７は
対向パネル２に形成された配向膜のラビング方向、また
図８で、１４はプレティルト角（α）を示す。
【０００６】このような液晶表示パネルに電界を印加
し、画面を指などで押圧すると、液晶の流れによって配
線部に隠れていた配向異常部（リバースツイスト）が画
素を覆い、表示装置の画面を観察すると画素単位で光が
漏れる輝点不良が残る現象（ディスクリネーション）が
見られることがあり、図５、図６（ａ），（ｂ）の如く
ディスクリネーションライン１３が発生して表示上問題
となっている。特に高精細化により画素サイズが小さく
なったり、高開口率化によりブラックマトリックス１０
の幅が細くなったことにより上記問題が際立って目立つ
ようになった。
し、画面を指などで押圧すると、液晶の流れによって配
線部に隠れていた配向異常部（リバースツイスト）が画
素を覆い、表示装置の画面を観察すると画素単位で光が
漏れる輝点不良が残る現象（ディスクリネーション）が
見られることがあり、図５、図６（ａ），（ｂ）の如く
ディスクリネーションライン１３が発生して表示上問題
となっている。特に高精細化により画素サイズが小さく
なったり、高開口率化によりブラックマトリックス１０
の幅が細くなったことにより上記問題が際立って目立つ
ようになった。
【０００７】本発明の目的は液晶表示装置の電気的駆動
方式を改良してディスクリネーションの発生を防止して
耐面押し圧の高い良好な表示を可能にして前記従来の問
題点を解決することにある。
方式を改良してディスクリネーションの発生を防止して
耐面押し圧の高い良好な表示を可能にして前記従来の問
題点を解決することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、ドレインライン，ゲートライン，ド
レインラインとゲートラインの各交点近傍の画素電極、
画素電極に接続されたスイッチング用素子及び画素電極
とは液晶層を介して対向するコモン電極等を備えた液晶
表示装置であって、各走査フィールドに各ドレインライ
ンにデータ電圧を供給する期間とコモン電極と同電位の
電圧を供給する期間を設けたことを要旨とする。
め、第１の発明は、ドレインライン，ゲートライン，ド
レインラインとゲートラインの各交点近傍の画素電極、
画素電極に接続されたスイッチング用素子及び画素電極
とは液晶層を介して対向するコモン電極等を備えた液晶
表示装置であって、各走査フィールドに各ドレインライ
ンにデータ電圧を供給する期間とコモン電極と同電位の
電圧を供給する期間を設けたことを要旨とする。
【０００９】また、第２の発明は、ドレインライン，ゲ
ートライン，ドレインラインとゲートラインの各交点近
傍の画素電極、画素電極に接続されたスイッチング用素
子及び画素電極とは液晶層を介して対向する透明コモン
電極等を備えた液晶表示装置であって、各水平走査期間
に各ドレインラインにデータ電圧を供給する期間とコモ
ン電極と同電位の電圧を供給する期間を設けたことを要
旨とする。
ートライン，ドレインラインとゲートラインの各交点近
傍の画素電極、画素電極に接続されたスイッチング用素
子及び画素電極とは液晶層を介して対向する透明コモン
電極等を備えた液晶表示装置であって、各水平走査期間
に各ドレインラインにデータ電圧を供給する期間とコモ
ン電極と同電位の電圧を供給する期間を設けたことを要
旨とする。
【００１０】
【発明の実施の形態】本発明は、前述した液晶表示パネ
ルの各部材の材料及び構造は変更することなく、その電
気的駆動方式を改良することによって前記問題点の解決
を図るもので、第１の発明に対応した電気的駆動方式を
図１に、また第２の発明に対応した電気的駆動方式を図
２に、夫々示す。
ルの各部材の材料及び構造は変更することなく、その電
気的駆動方式を改良することによって前記問題点の解決
を図るもので、第１の発明に対応した電気的駆動方式を
図１に、また第２の発明に対応した電気的駆動方式を図
２に、夫々示す。
【００１１】まず、上記駆動方式の説明に先立って輝点
不良の発生メカニズムから説明する。図８から明らかな
ように、液晶分子９ａは基板界面に対しα＝２，３度の
プレティルト角１４を持っている。ここに、上下基板の
透明画素電極３と透明コモン電極間に縦電界が生じる
と、液晶分子９ａはプレティルト角１４を持っている方
から立ち上がり、液晶表示パネルとして働く。
不良の発生メカニズムから説明する。図８から明らかな
ように、液晶分子９ａは基板界面に対しα＝２，３度の
プレティルト角１４を持っている。ここに、上下基板の
透明画素電極３と透明コモン電極間に縦電界が生じる
と、液晶分子９ａはプレティルト角１４を持っている方
から立ち上がり、液晶表示パネルとして働く。
【００１２】ところが、薄膜トランジスタ６の基板側は
画素電極３の他、補助容量ライン７、ドレインライン
４、ゲートライン５等の信号電極などの配線が示されて
おり、複雑な横方向電界１５が生じている。特に注目す
べきは画素電極３と補助容量ライン７間の横方向電界で
ある。
画素電極３の他、補助容量ライン７、ドレインライン
４、ゲートライン５等の信号電極などの配線が示されて
おり、複雑な横方向電界１５が生じている。特に注目す
べきは画素電極３と補助容量ライン７間の横方向電界で
ある。
【００１３】ここで液晶分子９ａと横方向電界１５の方
向に注目すると、図６（ａ）の画素電極３の左側では、
横方向電界１５が液晶分子９ａのプレティルト角（α）
１４と逆向きに作用する。横方向電界１５の生じている
場所では、液晶分子９ａはその電界に沿って配向するの
で、ラビングによる液晶分子９ａとは配向状態が逆にな
り、リバースツイスト領域が生じる。この時、液晶層９
に指などで押圧力が加わると、液晶の流れによって上記
領域が画素内に進入し、画素全体を覆ってしまい、更に
は配線部の、特に画素電極３とコモン電極１２間の縦電
界によって固定化されてしまう。よって、上記リバース
ツイスト領域は画素ピッチが小さかったり、プレティル
ト角１４が小さすぎると、発生し易く、表示不良とな
る。
向に注目すると、図６（ａ）の画素電極３の左側では、
横方向電界１５が液晶分子９ａのプレティルト角（α）
１４と逆向きに作用する。横方向電界１５の生じている
場所では、液晶分子９ａはその電界に沿って配向するの
で、ラビングによる液晶分子９ａとは配向状態が逆にな
り、リバースツイスト領域が生じる。この時、液晶層９
に指などで押圧力が加わると、液晶の流れによって上記
領域が画素内に進入し、画素全体を覆ってしまい、更に
は配線部の、特に画素電極３とコモン電極１２間の縦電
界によって固定化されてしまう。よって、上記リバース
ツイスト領域は画素ピッチが小さかったり、プレティル
ト角１４が小さすぎると、発生し易く、表示不良とな
る。
【００１４】そこで本発明は上記縦電界によるリバース
ツイスト領域の固定化を抑制するため、表示に寄与して
いない走査時間において、液晶層９に印加される縦電界
を零にすべく、ドレイン信号波形をリセット信号波形と
してコモン信号波形と同一の波形とする電気的駆動方式
をとり、その実施形態が前記図１及び図２に示されてい
る。
ツイスト領域の固定化を抑制するため、表示に寄与して
いない走査時間において、液晶層９に印加される縦電界
を零にすべく、ドレイン信号波形をリセット信号波形と
してコモン信号波形と同一の波形とする電気的駆動方式
をとり、その実施形態が前記図１及び図２に示されてい
る。
【００１５】図３は液晶表示パネル２０に図１，２に示
す本発明の電気的駆動方式が適用される本発明の液晶表
示装置の説明図である。液晶表示パネル２０は図４〜図
６に示す構成であり、２１はコモン電圧発生回路、２２
はドレイン電圧（データ信号）発生回路、２３はゲート
電圧（走査信号）発生回路、２４は制御回路であり、制
御回路２４は図１又は図２に示すような波形のゲート信
号gate１〜gate２２０、コモン信号Ｖcom、ドレイン信
号Ｄｎ（黒表示の場合）となるように各回路を制御す
る。
す本発明の電気的駆動方式が適用される本発明の液晶表
示装置の説明図である。液晶表示パネル２０は図４〜図
６に示す構成であり、２１はコモン電圧発生回路、２２
はドレイン電圧（データ信号）発生回路、２３はゲート
電圧（走査信号）発生回路、２４は制御回路であり、制
御回路２４は図１又は図２に示すような波形のゲート信
号gate１〜gate２２０、コモン信号Ｖcom、ドレイン信
号Ｄｎ（黒表示の場合）となるように各回路を制御す
る。
【００１６】このような液晶表示装置を６０Ｈｚで駆動
する場合、１フィールド（５２５本／２）＝１６．６７
ｍsec、１Ｈ＝６３．５μsec（ゲート信号の幅が約５０
μsec）であるから、各フィールド毎のゲート信号gate
１〜gate２２０の走査時間は、６３．５μsec×２２０
＝１３．９３ｍsecとなり、各フィールドの後半の余剰
の期間Ｔ＝２．７４ｍsecは、表示に寄与しない期間で
ある。本発明は、この各フィールド毎の余剰の期間Ｔ
に、各ドレインライン４にリセット電圧を供給するよう
にしたものである。図１は、本発明の駆動方式の第１の
実施形態を示す。リセット電圧Ｖｒは、ドレイン信号Ｄ
ｎの余剰の期間Ｔの期間内に図示される通り、コモン信
号Ｖcom（補助容量ライン７にも同じ信号が供給され
る）と同位相、同電位である。このように、各ドレイン
ライン４にコモン信号Ｖcomと同一の信号が印加される
と、液晶層９に印加される電圧ＶLn＝Ｄｎ−Ｖcomは、
図１に示されるようにＶLl＝０Ｖとなり、縦電界は印加
されない。このため、横電界によって発生したリバース
ツイストが縦電界によって固定化されることがなくな
り、ディスクリネーションが低減される。なお、図１に
おいて、ドレイン信号Ｄｎは、液晶層９にねじれを無く
す閾値ＶLh以上の電圧が印加される黒表示の場合を示す
ものであるが、ドレインライン４に液晶層９への電圧が
印加されないドレイン信号を供給する場合でも、期間Ｔ
におけるドレイン信号は全く同じである。このような、
ドレイン信号Ｄｎを各ドレインライン４に供給する駆動
方法を用いたところ、液晶表示パネルのほぼ中央部に
０．５Ｋｇの荷重を与える面押し試験で、従来は３０画
素程度発生していた不良画素数は、１画素程度にまで減
少した。また、この不良画素数は、ドレイン信号のリセ
ット期間が長いほど発生しなくなるという傾向も確認さ
れた。
する場合、１フィールド（５２５本／２）＝１６．６７
ｍsec、１Ｈ＝６３．５μsec（ゲート信号の幅が約５０
μsec）であるから、各フィールド毎のゲート信号gate
１〜gate２２０の走査時間は、６３．５μsec×２２０
＝１３．９３ｍsecとなり、各フィールドの後半の余剰
の期間Ｔ＝２．７４ｍsecは、表示に寄与しない期間で
ある。本発明は、この各フィールド毎の余剰の期間Ｔ
に、各ドレインライン４にリセット電圧を供給するよう
にしたものである。図１は、本発明の駆動方式の第１の
実施形態を示す。リセット電圧Ｖｒは、ドレイン信号Ｄ
ｎの余剰の期間Ｔの期間内に図示される通り、コモン信
号Ｖcom（補助容量ライン７にも同じ信号が供給され
る）と同位相、同電位である。このように、各ドレイン
ライン４にコモン信号Ｖcomと同一の信号が印加される
と、液晶層９に印加される電圧ＶLn＝Ｄｎ−Ｖcomは、
図１に示されるようにＶLl＝０Ｖとなり、縦電界は印加
されない。このため、横電界によって発生したリバース
ツイストが縦電界によって固定化されることがなくな
り、ディスクリネーションが低減される。なお、図１に
おいて、ドレイン信号Ｄｎは、液晶層９にねじれを無く
す閾値ＶLh以上の電圧が印加される黒表示の場合を示す
ものであるが、ドレインライン４に液晶層９への電圧が
印加されないドレイン信号を供給する場合でも、期間Ｔ
におけるドレイン信号は全く同じである。このような、
ドレイン信号Ｄｎを各ドレインライン４に供給する駆動
方法を用いたところ、液晶表示パネルのほぼ中央部に
０．５Ｋｇの荷重を与える面押し試験で、従来は３０画
素程度発生していた不良画素数は、１画素程度にまで減
少した。また、この不良画素数は、ドレイン信号のリセ
ット期間が長いほど発生しなくなるという傾向も確認さ
れた。
【００１７】次に、本発明の第１の実施形態を図２に示
す。第１の実施形態では、ゲートラインの全てを走査し
て、最終のゲートラインに対応するデータの各ドレイン
ラインへの供給が終了した後の、各フィールドの余剰の
期間Ｔに各ドレインラインにリセット電圧Ｖｒを供給す
るものであった。これに対し、図２に示す駆動方式で
は、各ゲートライン５を走査する１Ｈの期間の前半に各
ドレインライン４にデータを供給し、それに引き続く後
半にリセット電圧Ｖｒを供給する方式である。すなわ
ち、ゲート信号gate１〜gate２２０は、１Ｈ＝６３．５
μsecの１／２の幅を有し、この期間に各ドレインライ
ン４にデータが供給される。そして、引き続く１Ｈの後
半の期間には、コモン信号Ｖcomと同位相、同電位のリ
セット電圧が供給される。液晶は交流駆動を行なう必要
があり、実施例の場合、各ゲートライン５の走査毎にデ
ータ信号およびコモン信号の極性を反転するライン反転
駆動を示しており、リセット信号Ｖｒは、コモン電位が
ＶcomHの場合には、それに対応する電位であるＶｒ１、
コモン電位がＶcomLの場合には、それに対応する電位で
あるＶｒ２となる。このように、この実施形態の場合に
も、リセット電圧が印加されている期間は、液晶層９に
印加される電圧ＶLn＝Ｄｎ−Ｖcomは、ＶLl＝０Ｖとな
り縦電界は印加されないので、横電界によって発生した
リバースツイストが縦電界によって固定化されることが
なくなり、ディスクリネーションが低減される。
す。第１の実施形態では、ゲートラインの全てを走査し
て、最終のゲートラインに対応するデータの各ドレイン
ラインへの供給が終了した後の、各フィールドの余剰の
期間Ｔに各ドレインラインにリセット電圧Ｖｒを供給す
るものであった。これに対し、図２に示す駆動方式で
は、各ゲートライン５を走査する１Ｈの期間の前半に各
ドレインライン４にデータを供給し、それに引き続く後
半にリセット電圧Ｖｒを供給する方式である。すなわ
ち、ゲート信号gate１〜gate２２０は、１Ｈ＝６３．５
μsecの１／２の幅を有し、この期間に各ドレインライ
ン４にデータが供給される。そして、引き続く１Ｈの後
半の期間には、コモン信号Ｖcomと同位相、同電位のリ
セット電圧が供給される。液晶は交流駆動を行なう必要
があり、実施例の場合、各ゲートライン５の走査毎にデ
ータ信号およびコモン信号の極性を反転するライン反転
駆動を示しており、リセット信号Ｖｒは、コモン電位が
ＶcomHの場合には、それに対応する電位であるＶｒ１、
コモン電位がＶcomLの場合には、それに対応する電位で
あるＶｒ２となる。このように、この実施形態の場合に
も、リセット電圧が印加されている期間は、液晶層９に
印加される電圧ＶLn＝Ｄｎ−Ｖcomは、ＶLl＝０Ｖとな
り縦電界は印加されないので、横電界によって発生した
リバースツイストが縦電界によって固定化されることが
なくなり、ディスクリネーションが低減される。
【００１８】
【発明の効果】以上説明したように本発明によれば、表
示に寄与しない走査期間において縦電界を発生させない
ようにして液晶のリバースツイスト配向欠陥の固定化を
防止することができ、しかも液晶表示装置の構成自体は
何ら変更することなく、印加電圧波形のうち表示に寄与
しない領域でのリセット波形としてのドレイン電圧波形
を若干変更するだけでよく、極めて簡単である。従って
今後の液晶表示パネル開発における高開口率化、高精細
化に向けて表示品位の優れた液晶素子を歩留まり良く生
産できる等実用上の効果は多大である。
示に寄与しない走査期間において縦電界を発生させない
ようにして液晶のリバースツイスト配向欠陥の固定化を
防止することができ、しかも液晶表示装置の構成自体は
何ら変更することなく、印加電圧波形のうち表示に寄与
しない領域でのリセット波形としてのドレイン電圧波形
を若干変更するだけでよく、極めて簡単である。従って
今後の液晶表示パネル開発における高開口率化、高精細
化に向けて表示品位の優れた液晶素子を歩留まり良く生
産できる等実用上の効果は多大である。
【図１】本発明の一実施形態を示すタイミングチャート
である。
である。
【図２】本発明の他の実施形態を示すタイミングチャー
トである。
トである。
【図３】液晶表示装置に図１，２の実施形態を適用する
場合の説明用ブロック図である。
場合の説明用ブロック図である。
【図４】従来周知の液晶表示パネルの平面図である。
【図５】図４の１画素部１Ａの拡大図である。
【図６】（ａ）は図５のａ−ａ線拡大断面図、（ｂ）は
図５のｂ−ｂ線拡大断面図である。
図５のｂ−ｂ線拡大断面図である。
【図７】液晶分子のラビング方向を示す図である。
【図８】液晶分子のプレティルト角を示す図である。
１ 液晶表示パネル ３ 画素電極 ４ ドレインライン ５ ゲートライン ６ 薄膜トランジスタ ７ 補助容量ライン ９ 液晶層 １２ 透明コモン電極 １３ ディスクリネーションライン
Claims (2)
- 【請求項１】 ドレインライン，ゲートライン，ドレイ
ンラインとゲートラインの各交点近傍の画素電極、画素
電極に接続されたスイッチング用素子及び画素電極とは
液晶層を介して対向するコモン電極等を備えた液晶表示
装置であって、各走査フィールドに各ドレインラインに
データ電圧を供給する期間とコモン電極と同電位の電圧
を供給する期間を設けたことを特徴とする液晶表示装
置。 - 【請求項２】 ドレインライン，ゲートライン，ドレイ
ンラインとゲートラインの各交点近傍の画素電極、画素
電極に接続されたスイッチング用素子及び画素電極とは
液晶層を介して対向する透明コモン電極等を備えた液晶
表示装置であって、各水平走査期間に各ドレインライン
にデータ電圧を供給する期間とコモン電極と同電位の電
圧を供給する期間を設けたことを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990298A JP2000010074A (ja) | 1998-06-19 | 1998-06-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990298A JP2000010074A (ja) | 1998-06-19 | 1998-06-19 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000010074A true JP2000010074A (ja) | 2000-01-14 |
Family
ID=16249120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18990298A Pending JP2000010074A (ja) | 1998-06-19 | 1998-06-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000010074A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725870B1 (ko) * | 2004-03-25 | 2007-06-08 | 미쓰비시덴키 가부시키가이샤 | 액정표시장치와 그 제조방법 |
| JP2007256972A (ja) * | 2007-05-21 | 2007-10-04 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009168966A (ja) * | 2008-01-15 | 2009-07-30 | Sony Corp | 液晶表示装置 |
-
1998
- 1998-06-19 JP JP18990298A patent/JP2000010074A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725870B1 (ko) * | 2004-03-25 | 2007-06-08 | 미쓰비시덴키 가부시키가이샤 | 액정표시장치와 그 제조방법 |
| US8797252B2 (en) | 2004-03-25 | 2014-08-05 | Mitsubishi Electric Corporation | Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios |
| JP2007256972A (ja) * | 2007-05-21 | 2007-10-04 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009168966A (ja) * | 2008-01-15 | 2009-07-30 | Sony Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7817124B2 (en) | Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same | |
| US8107045B2 (en) | Color active matrix type vertically aligned mode liquid crystal display and driving method thereof | |
| US7965361B2 (en) | Multi-domain vertical alignment liquid crystal display panel | |
| US8736779B2 (en) | Active matrix substrate, liquid crystal display panel, liquid crystal display device, method for manufacturing active matrix substrate, method for manufacturing liquid crystal display panel, and method for driving liquid crystal display panel | |
| JP5290419B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| US6654075B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US10120244B2 (en) | Display device | |
| US20010011981A1 (en) | Active matrix addressed liquid crystal display device | |
| WO2010100788A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| JP3031295B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CN101438204B (zh) | Tft基板、具备该基板的液晶显示面板和液晶显示装置、以及tft基板的制造方法 | |
| WO2011104947A1 (ja) | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 | |
| JP3054913B2 (ja) | アクティブマトリクス液晶ディスプレイ | |
| CN100373250C (zh) | 多域垂直配向式液晶显示面板及其驱动方法 | |
| JP2002303888A (ja) | 液晶表示装置とその駆動方法 | |
| TW594122B (en) | Control device of a liquid crystal display device | |
| JP4373119B2 (ja) | 広視野角高速応答液晶表示装置 | |
| US8581819B2 (en) | Apparatus and method for driving liquid crystal display device | |
| JP2000010074A (ja) | 液晶表示装置 | |
| US20150185534A1 (en) | Liquid crystal display | |
| JP3319467B1 (ja) | 液晶表示素子およびその駆動方法 | |
| JP4564178B2 (ja) | 液晶表示素子 | |
| JPH10186405A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2849989B2 (ja) | 液晶装置 | |
| JPS60243633A (ja) | 液晶表示装置 |