JP2000010074A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2000010074A JP2000010074A JP18990298A JP18990298A JP2000010074A JP 2000010074 A JP2000010074 A JP 2000010074A JP 18990298 A JP18990298 A JP 18990298A JP 18990298 A JP18990298 A JP 18990298A JP 2000010074 A JP2000010074 A JP 2000010074A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- line
- pixel electrode
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、縦電界による液晶の
リバースツイスト配向欠陥の固定化を防止することによ
り耐面押し圧の高い良好な表示を可能とすることにあ
る。
【解決手段】 液晶表示装置において、一走査フィール
ド毎に表示に寄与していないドレイン電圧波形Dnの後
半の走査線領域Tにおいて、リセット波形Vrとしてコ
モン電圧波形Vcomと同一の波形を印加する。これによ
り液晶層9に印加される縦電界は零となる。
(57) [Problem] To provide a liquid crystal display device capable of preventing a reverse twist alignment defect of a liquid crystal from being fixed by a vertical electric field and thereby achieving a good display with a high surface pressing pressure resistance. SOLUTION: In a liquid crystal display device, the same waveform as a common voltage waveform Vcom is applied as a reset waveform Vr in a second half scanning line region T of a drain voltage waveform Dn that does not contribute to display for each scanning field. Thus, the vertical electric field applied to the liquid crystal layer 9 becomes zero.
Description
【0001】[0001]
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に耐面押し圧の高い良好な表示を可能とするため
の電気的駆動方式の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and, more particularly, to an improvement in an electric drive system for enabling a good display with a high surface pressure.
【0002】[0002]
【従来の技術】アクティブマトリックス型のTFT液晶
表示パネルには、ドレイン(データ信号)ライン、ゲー
ト(走査信号)ライン、補助容量ライン、ドレインライ
ンとゲートラインの各交点近傍の画素電極、画素電極に
接続されたスイッチング用薄膜トランジスタ及び画素電
極とは液晶層を介して対向する透明コモン電極等を備え
たものがある。2. Description of the Related Art An active matrix type TFT liquid crystal display panel has a drain (data signal) line, a gate (scanning signal) line, an auxiliary capacitance line, a pixel electrode near each intersection of a drain line and a gate line, and a pixel electrode. Some switching thin film transistors and pixel electrodes are provided with a transparent common electrode and the like opposed to each other via a liquid crystal layer.
【0003】図4は従来のこのような液晶表示パネルの
一例の平面図を示す。液晶表示パネルは後述する薄膜ト
ランジスタが形成されたアクティブマトリックスパネル
1とカラーフィルタが形成された対向パネル2からな
る。アクティブマトリックスパネル1は対向パネル2よ
り大きく、周縁部には図示しない端子が配列されてい
る。図5は、図4の1つの画素部1Aの拡大図であり、
また図6(a),(b)は図5の(a)−(a)線及び
(b)−(b)線断面図である。これらの図において、
3は画素電極、4はドレインライン、5はゲートライ
ン、6は薄膜トランジスタ(TFT)、7は補助容量
(Cs)ライン、8は絶縁膜、9は液晶層、10はブラ
ックマトリックス、11はカラーフィルター(CF)、
12は透明コモン電極(ITO)、19は液晶のラビン
グ方向である。液晶表示パネルにおいて、ドレインライ
ン4とゲートライン5はマトリックス状態に設けられ、
その各交点近傍にはスイッチング用薄膜トランジスタ6
及び画素電極3とは液晶層9を介して対向する透明コモ
ン電極12が設けられている。画素電極3とこれに対向
配置されたコモン電極12とその間に配置された液晶層
9とによって画素容量が形成される。FIG. 4 is a plan view showing an example of such a conventional liquid crystal display panel. The liquid crystal display panel includes an active matrix panel 1 on which a thin film transistor described later is formed, and an opposing panel 2 on which a color filter is formed. The active matrix panel 1 is larger than the opposing panel 2, and terminals (not shown) are arranged on the periphery. FIG. 5 is an enlarged view of one pixel portion 1A of FIG.
FIGS. 6A and 6B are cross-sectional views taken along lines (a)-(a) and (b)-(b) of FIG. In these figures,
3 is a pixel electrode, 4 is a drain line, 5 is a gate line, 6 is a thin film transistor (TFT), 7 is a storage capacitor (Cs) line, 8 is an insulating film, 9 is a liquid crystal layer, 10 is a black matrix, and 11 is a color filter. (CF),
12 is a transparent common electrode (ITO), and 19 is a rubbing direction of the liquid crystal. In the liquid crystal display panel, the drain line 4 and the gate line 5 are provided in a matrix state,
In the vicinity of each intersection, a switching thin film transistor 6
Further, a transparent common electrode 12 facing the pixel electrode 3 via the liquid crystal layer 9 is provided. A pixel capacitance is formed by the pixel electrode 3, the common electrode 12 disposed opposite to the pixel electrode 3, and the liquid crystal layer 9 disposed therebetween.
【0004】[0004]
【発明が解決しようとする課題】上述したように液晶表
示パネルは各画素毎に、その周囲には薄膜トランジスタ
6をはじめ、補助容量ライン7、ドレインライン4、ゲ
ートライン5などが複雑に配置され、またカラーフィル
ター11側の基板には全面に透明コモン電極12が形成
されている。As described above, in the liquid crystal display panel, a thin film transistor 6, an auxiliary capacitance line 7, a drain line 4, a gate line 5 and the like are arranged around each pixel in a complicated manner. A transparent common electrode 12 is formed on the entire surface of the substrate on the color filter 11 side.
【0005】而して液晶層9において、液晶分子9aを
配向させるため、図7のようなラビング処理が施されて
おり、断面でみると図8のように液晶分子9aが配向さ
れている。但し、図7で、16はアクティブマトリック
スパネル1に形成された配向膜のラビング方向、17は
対向パネル2に形成された配向膜のラビング方向、また
図8で、14はプレティルト角(α)を示す。In the liquid crystal layer 9, a rubbing treatment as shown in FIG. 7 is performed in order to align the liquid crystal molecules 9a, and the liquid crystal molecules 9a are aligned as shown in FIG. In FIG. 7, 16 is the rubbing direction of the alignment film formed on the active matrix panel 1, 17 is the rubbing direction of the alignment film formed on the opposing panel 2, and FIG. 8 is the pretilt angle (α). Show.
【0006】このような液晶表示パネルに電界を印加
し、画面を指などで押圧すると、液晶の流れによって配
線部に隠れていた配向異常部(リバースツイスト)が画
素を覆い、表示装置の画面を観察すると画素単位で光が
漏れる輝点不良が残る現象(ディスクリネーション)が
見られることがあり、図5、図6(a),(b)の如く
ディスクリネーションライン13が発生して表示上問題
となっている。特に高精細化により画素サイズが小さく
なったり、高開口率化によりブラックマトリックス10
の幅が細くなったことにより上記問題が際立って目立つ
ようになった。When an electric field is applied to such a liquid crystal display panel and the screen is pressed with a finger or the like, an abnormal alignment portion (reverse twist) hidden in the wiring portion by the flow of the liquid crystal covers the pixels, and the screen of the display device is displayed. When observed, a phenomenon (disclination) in which a bright spot defect in which light leaks in pixel units remains may be observed, and a disclination line 13 is generated and displayed as shown in FIGS. 5, 6A and 6B. Is a problem. In particular, the pixel size is reduced due to the high definition, and the black matrix 10 is reduced due to the high aperture ratio.
The above problem became more prominent due to the narrower width.
【0007】本発明の目的は液晶表示装置の電気的駆動
方式を改良してディスクリネーションの発生を防止して
耐面押し圧の高い良好な表示を可能にして前記従来の問
題点を解決することにある。SUMMARY OF THE INVENTION An object of the present invention is to improve the electric drive system of a liquid crystal display device to prevent the occurrence of disclination and to enable a good display with a high surface pressure resistance to solve the above-mentioned conventional problems. It is in.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、ドレインライン,ゲートライン,ド
レインラインとゲートラインの各交点近傍の画素電極、
画素電極に接続されたスイッチング用素子及び画素電極
とは液晶層を介して対向するコモン電極等を備えた液晶
表示装置であって、各走査フィールドに各ドレインライ
ンにデータ電圧を供給する期間とコモン電極と同電位の
電圧を供給する期間を設けたことを要旨とする。In order to achieve the above object, a first aspect of the present invention is to provide a drain line, a gate line, a pixel electrode near each intersection of the drain line and the gate line,
The switching element connected to the pixel electrode and the pixel electrode are a liquid crystal display device including a common electrode and the like opposed to each other with a liquid crystal layer interposed therebetween. The point is that a period for supplying a voltage having the same potential as the electrode is provided.
【0009】また、第2の発明は、ドレインライン,ゲ
ートライン,ドレインラインとゲートラインの各交点近
傍の画素電極、画素電極に接続されたスイッチング用素
子及び画素電極とは液晶層を介して対向する透明コモン
電極等を備えた液晶表示装置であって、各水平走査期間
に各ドレインラインにデータ電圧を供給する期間とコモ
ン電極と同電位の電圧を供給する期間を設けたことを要
旨とする。According to a second aspect of the present invention, a drain line, a gate line, a pixel electrode near each intersection of the drain line and the gate line, a switching element connected to the pixel electrode, and a pixel electrode are opposed via a liquid crystal layer. A liquid crystal display device including a transparent common electrode and the like, wherein a period for supplying a data voltage to each drain line and a period for supplying a voltage having the same potential as the common electrode are provided in each horizontal scanning period. .
【0010】[0010]
【発明の実施の形態】本発明は、前述した液晶表示パネ
ルの各部材の材料及び構造は変更することなく、その電
気的駆動方式を改良することによって前記問題点の解決
を図るもので、第1の発明に対応した電気的駆動方式を
図1に、また第2の発明に対応した電気的駆動方式を図
2に、夫々示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention solves the above-mentioned problems by improving the electric drive system without changing the material and structure of each member of the liquid crystal display panel described above. FIG. 1 shows an electric drive system corresponding to the first invention, and FIG. 2 shows an electric drive system corresponding to the second invention.
【0011】まず、上記駆動方式の説明に先立って輝点
不良の発生メカニズムから説明する。図8から明らかな
ように、液晶分子9aは基板界面に対しα=2,3度の
プレティルト角14を持っている。ここに、上下基板の
透明画素電極3と透明コモン電極間に縦電界が生じる
と、液晶分子9aはプレティルト角14を持っている方
から立ち上がり、液晶表示パネルとして働く。First, prior to the description of the above-described driving method, the mechanism of occurrence of a bright spot defect will be described. As is clear from FIG. 8, the liquid crystal molecules 9a have a pretilt angle 14 of α = 2 or 3 degrees with respect to the substrate interface. Here, when a vertical electric field is generated between the transparent pixel electrodes 3 on the upper and lower substrates and the transparent common electrode, the liquid crystal molecules 9a rise from the side having the pretilt angle 14 and function as a liquid crystal display panel.
【0012】ところが、薄膜トランジスタ6の基板側は
画素電極3の他、補助容量ライン7、ドレインライン
4、ゲートライン5等の信号電極などの配線が示されて
おり、複雑な横方向電界15が生じている。特に注目す
べきは画素電極3と補助容量ライン7間の横方向電界で
ある。However, on the substrate side of the thin film transistor 6, wirings such as signal electrodes such as the auxiliary capacitance line 7, the drain line 4, and the gate line 5 are shown in addition to the pixel electrode 3, and a complicated horizontal electric field 15 is generated. ing. Of particular note is the lateral electric field between the pixel electrode 3 and the auxiliary capacitance line 7.
【0013】ここで液晶分子9aと横方向電界15の方
向に注目すると、図6(a)の画素電極3の左側では、
横方向電界15が液晶分子9aのプレティルト角(α)
14と逆向きに作用する。横方向電界15の生じている
場所では、液晶分子9aはその電界に沿って配向するの
で、ラビングによる液晶分子9aとは配向状態が逆にな
り、リバースツイスト領域が生じる。この時、液晶層9
に指などで押圧力が加わると、液晶の流れによって上記
領域が画素内に進入し、画素全体を覆ってしまい、更に
は配線部の、特に画素電極3とコモン電極12間の縦電
界によって固定化されてしまう。よって、上記リバース
ツイスト領域は画素ピッチが小さかったり、プレティル
ト角14が小さすぎると、発生し易く、表示不良とな
る。Here, paying attention to the directions of the liquid crystal molecules 9a and the horizontal electric field 15, on the left side of the pixel electrode 3 in FIG.
The lateral electric field 15 is the pretilt angle (α) of the liquid crystal molecules 9a.
It works in the opposite direction to 14. At the place where the horizontal electric field 15 is generated, the liquid crystal molecules 9a are aligned along the electric field, so that the alignment state is opposite to that of the liquid crystal molecules 9a by rubbing, and a reverse twist region is generated. At this time, the liquid crystal layer 9
When a pressing force is applied by a finger or the like, the above-described region enters the pixel by the flow of the liquid crystal and covers the entire pixel, and is further fixed by a vertical electric field of the wiring portion, particularly, between the pixel electrode 3 and the common electrode 12. Will be converted. Therefore, if the pixel pitch is too small or the pretilt angle 14 is too small, the reverse twist region is likely to occur, resulting in poor display.
【0014】そこで本発明は上記縦電界によるリバース
ツイスト領域の固定化を抑制するため、表示に寄与して
いない走査時間において、液晶層9に印加される縦電界
を零にすべく、ドレイン信号波形をリセット信号波形と
してコモン信号波形と同一の波形とする電気的駆動方式
をとり、その実施形態が前記図1及び図2に示されてい
る。Therefore, the present invention suppresses the fixation of the reverse twist region due to the vertical electric field, so that the vertical electric field applied to the liquid crystal layer 9 is reduced to zero during the scanning time that does not contribute to the display. An electrical driving method is adopted in which the reset signal waveform is the same as the common signal waveform, and an embodiment thereof is shown in FIGS.
【0015】図3は液晶表示パネル20に図1,2に示
す本発明の電気的駆動方式が適用される本発明の液晶表
示装置の説明図である。液晶表示パネル20は図4〜図
6に示す構成であり、21はコモン電圧発生回路、22
はドレイン電圧(データ信号)発生回路、23はゲート
電圧(走査信号)発生回路、24は制御回路であり、制
御回路24は図1又は図2に示すような波形のゲート信
号gate1〜gate220、コモン信号Vcom、ドレイン信
号Dn(黒表示の場合)となるように各回路を制御す
る。FIG. 3 is an explanatory diagram of a liquid crystal display device of the present invention in which the electric drive system of the present invention shown in FIGS. The liquid crystal display panel 20 has a configuration shown in FIGS.
Is a drain voltage (data signal) generating circuit, 23 is a gate voltage (scanning signal) generating circuit, 24 is a control circuit, and the control circuit 24 is a gate signal gate1 to gate 220 having a waveform as shown in FIG. Each circuit is controlled so as to be a signal Vcom and a drain signal Dn (for black display).
【0016】このような液晶表示装置を60Hzで駆動
する場合、1フィールド(525本/2)=16.67
msec、1H=63.5μsec(ゲート信号の幅が約50
μsec)であるから、各フィールド毎のゲート信号gate
1〜gate220の走査時間は、63.5μsec×220
=13.93msecとなり、各フィールドの後半の余剰
の期間T=2.74msecは、表示に寄与しない期間で
ある。本発明は、この各フィールド毎の余剰の期間T
に、各ドレインライン4にリセット電圧を供給するよう
にしたものである。図1は、本発明の駆動方式の第1の
実施形態を示す。リセット電圧Vrは、ドレイン信号D
nの余剰の期間Tの期間内に図示される通り、コモン信
号Vcom(補助容量ライン7にも同じ信号が供給され
る)と同位相、同電位である。このように、各ドレイン
ライン4にコモン信号Vcomと同一の信号が印加される
と、液晶層9に印加される電圧VLn=Dn−Vcomは、
図1に示されるようにVLl=0Vとなり、縦電界は印加
されない。このため、横電界によって発生したリバース
ツイストが縦電界によって固定化されることがなくな
り、ディスクリネーションが低減される。なお、図1に
おいて、ドレイン信号Dnは、液晶層9にねじれを無く
す閾値VLh以上の電圧が印加される黒表示の場合を示す
ものであるが、ドレインライン4に液晶層9への電圧が
印加されないドレイン信号を供給する場合でも、期間T
におけるドレイン信号は全く同じである。このような、
ドレイン信号Dnを各ドレインライン4に供給する駆動
方法を用いたところ、液晶表示パネルのほぼ中央部に
0.5Kgの荷重を与える面押し試験で、従来は30画
素程度発生していた不良画素数は、1画素程度にまで減
少した。また、この不良画素数は、ドレイン信号のリセ
ット期間が長いほど発生しなくなるという傾向も確認さ
れた。When such a liquid crystal display device is driven at 60 Hz, one field (525 lines / 2) = 16.67.
msec, 1H = 63.5 μsec (the width of the gate signal is about 50
μsec), so the gate signal gate for each field
The scanning time of 1 to gate 220 is 63.5 μsec × 220
= 13.93 msec, and the surplus period T = 2.74 msec in the latter half of each field is a period that does not contribute to display. According to the present invention, the extra period T
Then, a reset voltage is supplied to each drain line 4. FIG. 1 shows a first embodiment of the driving method according to the present invention. The reset voltage Vr is equal to the drain signal D
As shown in the figure during the surplus period T of n, it has the same phase and the same potential as the common signal Vcom (the same signal is also supplied to the auxiliary capacitance line 7). As described above, when the same signal as the common signal Vcom is applied to each drain line 4, the voltage V Ln = Dn-Vcom applied to the liquid crystal layer 9 becomes
As shown in FIG. 1, V Ll = 0 V, and no vertical electric field is applied. Therefore, the reverse twist generated by the horizontal electric field is not fixed by the vertical electric field, and disclination is reduced. In FIG. 1, the drain signal Dn shows a case of a black display in which a voltage equal to or higher than the threshold value V Lh for eliminating twisting is applied to the liquid crystal layer 9, and the voltage applied to the liquid crystal layer 9 is applied to the drain line 4. Even when a drain signal not applied is supplied, the period T
Are exactly the same. like this,
When the driving method of supplying the drain signal Dn to each drain line 4 was used, the number of defective pixels, which conventionally occurred about 30 pixels, was determined in a face-press test in which a load of 0.5 kg was applied to a substantially central portion of the liquid crystal display panel. Decreased to about one pixel. In addition, it has been confirmed that the number of defective pixels is less likely to occur as the drain signal reset period is longer.
【0017】次に、本発明の第1の実施形態を図2に示
す。第1の実施形態では、ゲートラインの全てを走査し
て、最終のゲートラインに対応するデータの各ドレイン
ラインへの供給が終了した後の、各フィールドの余剰の
期間Tに各ドレインラインにリセット電圧Vrを供給す
るものであった。これに対し、図2に示す駆動方式で
は、各ゲートライン5を走査する1Hの期間の前半に各
ドレインライン4にデータを供給し、それに引き続く後
半にリセット電圧Vrを供給する方式である。すなわ
ち、ゲート信号gate1〜gate220は、1H=63.5
μsecの1/2の幅を有し、この期間に各ドレインライ
ン4にデータが供給される。そして、引き続く1Hの後
半の期間には、コモン信号Vcomと同位相、同電位のリ
セット電圧が供給される。液晶は交流駆動を行なう必要
があり、実施例の場合、各ゲートライン5の走査毎にデ
ータ信号およびコモン信号の極性を反転するライン反転
駆動を示しており、リセット信号Vrは、コモン電位が
VcomHの場合には、それに対応する電位であるVr1、
コモン電位がVcomLの場合には、それに対応する電位で
あるVr2となる。このように、この実施形態の場合に
も、リセット電圧が印加されている期間は、液晶層9に
印加される電圧VLn=Dn−Vcomは、VLl=0Vとな
り縦電界は印加されないので、横電界によって発生した
リバースツイストが縦電界によって固定化されることが
なくなり、ディスクリネーションが低減される。Next, a first embodiment of the present invention is shown in FIG. In the first embodiment, all the gate lines are scanned, and after the supply of the data corresponding to the final gate line to each drain line is completed, each drain line is reset during an extra period T of each field. The voltage Vr was supplied. On the other hand, the driving method shown in FIG. 2 is a method in which data is supplied to each drain line 4 in the first half of the 1H period in which each gate line 5 is scanned, and a reset voltage Vr is supplied in the subsequent second half. That is, the gate signals gate1 to gate220 have 1H = 63.5.
It has a width of 1/2 of μsec, and data is supplied to each drain line 4 during this period. Then, during the latter half of 1H, a reset voltage having the same phase and the same potential as the common signal Vcom is supplied. The liquid crystal needs to be driven by an alternating current. In the case of the embodiment, the liquid crystal shows a line inversion drive in which the polarity of the data signal and the common signal is inverted every scan of each gate line 5, and the reset signal Vr has a common potential of Vcom. In the case of H , the corresponding potential Vr1,
If the common potential is Vcom L is a Vr2 a potential corresponding thereto. Thus, also in the case of this embodiment, the voltage V Ln = Dn−Vcom applied to the liquid crystal layer 9 becomes V Ll = 0 V during the period in which the reset voltage is applied, and no vertical electric field is applied. The reverse twist generated by the horizontal electric field is not fixed by the vertical electric field, and disclination is reduced.
【0018】[0018]
【発明の効果】以上説明したように本発明によれば、表
示に寄与しない走査期間において縦電界を発生させない
ようにして液晶のリバースツイスト配向欠陥の固定化を
防止することができ、しかも液晶表示装置の構成自体は
何ら変更することなく、印加電圧波形のうち表示に寄与
しない領域でのリセット波形としてのドレイン電圧波形
を若干変更するだけでよく、極めて簡単である。従って
今後の液晶表示パネル開発における高開口率化、高精細
化に向けて表示品位の優れた液晶素子を歩留まり良く生
産できる等実用上の効果は多大である。As described above, according to the present invention, it is possible to prevent a reverse twist alignment defect of a liquid crystal from being fixed by preventing a vertical electric field from being generated during a scanning period that does not contribute to display. The configuration of the device itself is very simple, without any change, only by slightly changing the drain voltage waveform as the reset waveform in the region of the applied voltage waveform that does not contribute to the display. Therefore, practical effects are enormous, for example, a liquid crystal element having excellent display quality can be produced with a high yield for a higher aperture ratio and a higher definition in the future development of a liquid crystal display panel.
【図1】本発明の一実施形態を示すタイミングチャート
である。FIG. 1 is a timing chart showing an embodiment of the present invention.
【図2】本発明の他の実施形態を示すタイミングチャー
トである。FIG. 2 is a timing chart showing another embodiment of the present invention.
【図3】液晶表示装置に図1,2の実施形態を適用する
場合の説明用ブロック図である。FIG. 3 is an explanatory block diagram in a case where the embodiments of FIGS. 1 and 2 are applied to a liquid crystal display device.
【図4】従来周知の液晶表示パネルの平面図である。FIG. 4 is a plan view of a conventionally known liquid crystal display panel.
【図5】図4の1画素部1Aの拡大図である。FIG. 5 is an enlarged view of one pixel section 1A of FIG. 4;
【図6】(a)は図5のa−a線拡大断面図、(b)は
図5のb−b線拡大断面図である。6A is an enlarged sectional view taken along line aa of FIG. 5, and FIG. 6B is an enlarged sectional view taken along line bb of FIG.
【図7】液晶分子のラビング方向を示す図である。FIG. 7 is a diagram showing a rubbing direction of liquid crystal molecules.
【図8】液晶分子のプレティルト角を示す図である。FIG. 8 is a diagram showing pretilt angles of liquid crystal molecules.
1 液晶表示パネル 3 画素電極 4 ドレインライン 5 ゲートライン 6 薄膜トランジスタ 7 補助容量ライン 9 液晶層 12 透明コモン電極 13 ディスクリネーションライン DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 3 Pixel electrode 4 Drain line 5 Gate line 6 Thin film transistor 7 Auxiliary capacitance line 9 Liquid crystal layer 12 Transparent common electrode 13 Disclination line
Claims (2)
ンラインとゲートラインの各交点近傍の画素電極、画素
電極に接続されたスイッチング用素子及び画素電極とは
液晶層を介して対向するコモン電極等を備えた液晶表示
装置であって、各走査フィールドに各ドレインラインに
データ電圧を供給する期間とコモン電極と同電位の電圧
を供給する期間を設けたことを特徴とする液晶表示装
置。A drain electrode, a gate electrode, a pixel electrode near each intersection of the drain line and the gate line, a switching element connected to the pixel electrode, a common electrode facing the pixel electrode via a liquid crystal layer, and the like. A liquid crystal display device comprising: a period for supplying a data voltage to each drain line in each scanning field; and a period for supplying a voltage having the same potential as a common electrode.
ンラインとゲートラインの各交点近傍の画素電極、画素
電極に接続されたスイッチング用素子及び画素電極とは
液晶層を介して対向する透明コモン電極等を備えた液晶
表示装置であって、各水平走査期間に各ドレインライン
にデータ電圧を供給する期間とコモン電極と同電位の電
圧を供給する期間を設けたことを特徴とする液晶表示装
置。2. A drain line, a gate line, a pixel electrode near each intersection of the drain line and the gate line, a switching element connected to the pixel electrode, a transparent common electrode opposed to the pixel electrode via a liquid crystal layer, and the like. A liquid crystal display device comprising: a period for supplying a data voltage to each drain line and a period for supplying a voltage having the same potential as a common electrode in each horizontal scanning period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990298A JP2000010074A (en) | 1998-06-19 | 1998-06-19 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18990298A JP2000010074A (en) | 1998-06-19 | 1998-06-19 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000010074A true JP2000010074A (en) | 2000-01-14 |
Family
ID=16249120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18990298A Pending JP2000010074A (en) | 1998-06-19 | 1998-06-19 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000010074A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725870B1 (en) * | 2004-03-25 | 2007-06-08 | 미쓰비시덴키 가부시키가이샤 | LCD and its manufacturing method |
| JP2007256972A (en) * | 2007-05-21 | 2007-10-04 | Hitachi Displays Ltd | Liquid crystal display |
| JP2009168966A (en) * | 2008-01-15 | 2009-07-30 | Sony Corp | Liquid crystal display |
-
1998
- 1998-06-19 JP JP18990298A patent/JP2000010074A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725870B1 (en) * | 2004-03-25 | 2007-06-08 | 미쓰비시덴키 가부시키가이샤 | LCD and its manufacturing method |
| US8797252B2 (en) | 2004-03-25 | 2014-08-05 | Mitsubishi Electric Corporation | Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios |
| JP2007256972A (en) * | 2007-05-21 | 2007-10-04 | Hitachi Displays Ltd | Liquid crystal display |
| JP2009168966A (en) * | 2008-01-15 | 2009-07-30 | Sony Corp | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7817124B2 (en) | Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same | |
| US8107045B2 (en) | Color active matrix type vertically aligned mode liquid crystal display and driving method thereof | |
| US7965361B2 (en) | Multi-domain vertical alignment liquid crystal display panel | |
| US8736779B2 (en) | Active matrix substrate, liquid crystal display panel, liquid crystal display device, method for manufacturing active matrix substrate, method for manufacturing liquid crystal display panel, and method for driving liquid crystal display panel | |
| JP5290419B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver | |
| US6654075B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US10120244B2 (en) | Display device | |
| US20010011981A1 (en) | Active matrix addressed liquid crystal display device | |
| WO2010100788A1 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver | |
| JP3031295B2 (en) | Active matrix type liquid crystal display | |
| CN101438204B (en) | TFT substrate, liquid crystal display panel and liquid crystal display device including the same, and manufacturing method of TFT substrate | |
| WO2011104947A1 (en) | Liquid crystal display device, television receiver and display method employed in liquid crystal display device | |
| JP3054913B2 (en) | Active matrix liquid crystal display | |
| CN100373250C (en) | Multi-domain vertical alignment type liquid crystal display panel and driving method thereof | |
| JP2002303888A (en) | Liquid crystal display device and driving method therefor | |
| TW594122B (en) | Control device of a liquid crystal display device | |
| JP4373119B2 (en) | Wide viewing angle fast response liquid crystal display | |
| US8581819B2 (en) | Apparatus and method for driving liquid crystal display device | |
| JP2000010074A (en) | Liquid crystal display | |
| US20150185534A1 (en) | Liquid crystal display | |
| JP3319467B1 (en) | Liquid crystal display device and driving method thereof | |
| JP4564178B2 (en) | Liquid crystal display element | |
| JPH10186405A (en) | Active matrix type liquid crystal display | |
| JP2849989B2 (en) | Liquid crystal device | |
| JPS60243633A (en) | liquid crystal display device |