JP2000091570A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置の電極の間が短絡するのを防止す
ることのできる半導体装置の製造方法を提供する。 【解決手段】 シリコン基板１を６００℃〜９００℃の
酸素雰囲気中に晒すことにより、エピタキシャルシリコ
ン層１０の表面およびシリコン片１０ａの表面にシリコ
ン酸化膜１１を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、より特定的には、ソース／ドレイン領域の
せり上げ構造を採用した高速デバイスの信頼性のより一
層の向上が図られる半導体装置の製造方法に関するもの
である。

【０００２】

【従来の技術】以下、図を参照して、ソース／ドレイン
領域のせり上げ構造に選択エピタキシャル成長方法を用
いた、従来の電界効果トランジスタの製造方法につい
て、第１および第２の製造方法について説明する。

【０００３】まず、図４５〜図５１を参照して、第１の
電界効果トランジスタの製造方法について説明する。

【０００４】図４５を参照して、シリコン基板１の主表
面上にトレンチ分離法により素子分離絶縁膜２を形成す
る。素子分離絶縁膜２によって、シリコン基板１の表面
には、ＭＯＳ（Metal Oxide Semiconductor ）トランジ
スタ等を形成するための活性領域が形成される。その
後、熱酸化法を用いて、シリコン基板１の活性領域にゲ
ート絶縁膜３を形成する。

【０００５】シリコン基板１の主表面上に、ポリシリコ
ン膜４とシリコン酸化膜５とを堆積する。その後、シリ
コン酸化膜５の上に所定のパターンを有するフォトレジ
スト膜を形成した後、このフォトレジスト膜をマスクと
して、ポリシリコン膜４およびシリコン酸化膜５に異方
性エッチングを施し、ゲート絶縁膜３、ポリシリコン膜
４およびシリコン酸化膜５のパターニングを行い、ポリ
シリコン膜４およびシリコン酸化膜５からなるゲート電
極６を完成させる。

【０００６】次に、図４６を参照して、ゲート電極６を
マスクにして、シリコン基板１に不純物のイオン注入を
行い、ｎ^- 不純物領域７ａ、８ａを形成する。その後、
ゲート電極６の側面に絶縁膜からなるサイドウォール９
を形成する。その後、ゲート電極６およびサイドウォー
ル９をマスクにして、シリコン基板１に不純物のイオン
注入を行い、ｎ⁺ 不純物領域７ｂ、８ｂを形成する。こ
れにより、ソース領域７およびドレイン領域８が完成す
る。

【０００７】次に、図４７を参照して、選択エピタキシ
ャル成長方法により、ソース領域７およびドレイン領域
８の上に、エピタキシャルシリコン層１０を形成する。
その後、このエピタキシャルシリコン層１０に対して、
イオン注入法により不純物の導入を行う。

【０００８】次に、図４８を参照して、スパッタリング
法等により、シリコン基板１の上にチタンからなる金属
薄膜２２を形成する。その後、図４９を参照して、この
シリコン基板１に対して高温の加熱処理を行い、エピタ
キシャルシリコン層１０と金属薄膜２２とを反応させて
チタンシリサイド層２３を形成する。

【０００９】次に、図５０を参照して、未反応の金属薄
膜２２を、硫酸、過酸化水素などを用いて除去する。サ
イドウォール８の上にはエピタキシャルシリコン層１０
が形成されていないため、チタンシリサイド層２３は形
成されない。ゲート電極６とソース領域７、およびゲー
ト電極６とドレイン領域８との間は電気的に絶縁され
る。

【００１０】次に、図５１を参照して、化学気相蒸着法
等により、シリコン基板１の上に層間絶縁膜１４を形成
する。その後、層間絶縁膜１４にコンタクト孔１４ａを
形成する。その後、公知技術によりタングステンプラグ
１５およびアルミ配線層１６を形成することで、ソース
電極１８およびドレイン電極１９が完成する。以上の工
程を経ることにより、ゲート電極６、ソース電極１８お
よびドレイン電極１９を有する第１の電界効果トランジ
スタが完成する。

【００１１】次に、図５２〜図５８を参照して、第２の
電界効果トランジスタの製造方法について説明する。

【００１２】図５２を参照して、シリコン基板１の主表
面上にトレンチ分離法により素子分離絶縁膜２を形成す
る。素子分離絶縁膜２によって、シリコン基板１の表面
には、ＭＯＳトランジスタ等を形成するための活性領域
が形成される。その後、熱酸化法を用いて、シリコン基
板１の活性領域にゲート絶縁膜３を形成する。

【００１３】シリコン基板１の主表面上に、ポリシリコ
ン膜を堆積する。その後、ポリシリコン膜の上に所定の
パターンを有するフォトレジスト膜を形成した後、この
フォトレジスト膜をマスクとして、ゲート絶縁膜３およ
びポリシリコン膜に異方性エッチングを施し、ポリシリ
コン膜のパターニングを行い、ポリシリコン膜からなる
ゲート電極６を完成させる。

【００１４】次に、図５３を参照して、ゲート電極６を
マスクにして、シリコン基板１に不純物のイオン注入を
行い、ｎ^- 不純物領域７ａ、８ａを形成する。その後、
ゲート電極６の側面に絶縁膜からなるサイドウォール９
を形成する。その後、ゲート電極６およびサイドウォー
ル９をマスクにして、シリコン基板１に不純物のイオン
注入を行い、ｎ⁺ 不純物領域７ｂ、８ｂを形成する。こ
れにより、ソース領域７およびドレイン領域８が完成す
る。

【００１５】次に、図５４を参照して、選択エピタキシ
ャル成長方法により、ソース領域７およびドレイン領域
８の上に、エピタキシャルシリコン層１０を形成する。
この時、ゲート電極６の上にもエピタキシャルシリコン
層１０が形成される。その後、このエピタキシャルシリ
コン層１０に対して、イオン注入法により不純物の導入
を行う。

【００１６】次に、図５５を参照して、スパッタリング
法等により、シリコン基板１の上にチタンからなる金属
薄膜２２を形成する。その後、図５６を参照して、この
シリコン基板１に対して高温の加熱処理を行い、エピタ
キシャルシリコン層１０と金属薄膜２２とを反応させて
チタンシリサイド層２３を形成する。なお、ゲート電極
６の上に形成されたエピタキシャルシリコン層１０にも
チタンシリサイド層２３が形成される。

【００１７】次に、図５７を参照して、未反応の金属薄
膜２２を、硫酸、過酸化水素などにより除去する。サイ
ドウォール８の上にはエピタキシャルシリコン層１０が
形成されていないため、チタンシリサイド層２３は形成
されない。ゲート電極６とソース領域７およびゲート電
極６とドレイン領域８との間は電気的に絶縁される。

【００１８】次に、図５８を参照して、化学気相蒸着法
等により、シリコン基板１の上に層間絶縁膜１４を形成
する。その後、層間絶縁膜１４にコンタクト孔１４ａを
形成する。その後、公知技術によりタングステンプラグ
１５およびアルミ配線層１６を形成することで、ソース
電極１８およびドレイン電極１９が完成する。以上の工
程を経ることにより、ゲート電極６、ソース電極１８お
よびドレイン電極１９を有する第２の電界効果トランジ
スタが完成する。

【００１９】

【発明が解決しようとする課題】上述した２つの選択エ
ピタキシャル成長法を用いた電界効果トランジスタの製
造方法においては、以下に示すような問題があった。

【００２０】まず第１の電界効果トランジスタの製造方
法の場合、図４７に示すように、ソース領域７およびド
レイン領域８の上にのみエピタキシャルシリコン層１０
が形成される。エピタキシャルシリコン層１０の形成時
において、エピタキシャルシリコン層１０の膜厚がある
膜厚を越えると、サイドウォール９の上にエピタキシャ
ルシリコン層からなるシリコン片が発生することが、文
献「Journal of Crystal Growth 111(1991)860-863」
に報告されている。

【００２１】同文献によれば、エピタキシャルシリコン
層１０の成長過程において、たとえばジシラン等の原料
ガスがシリコン酸化膜の表面に衝突した場合、その一部
が分解してシリコン酸化膜表面において移動可能な吸着
原子となる。

【００２２】この吸着原子によってシリコン酸化膜の表
面が被覆される割合があるレベルに達すると、吸着原子
を核としてポリシリコンが成長する。すなわち、成長し
たポリシリコンがシリコン片となる。さらに、サイドウ
ォール９に、シリコン窒化膜を用いた場合、シリコン片
が発生する限界膜厚が薄くなる。

【００２３】たとえば、シリコン基板温度６８０℃、ジ
シラン流量０．２ｓｃｃｍの条件下で、エピタキシャル
シリコン層１０を２０ｎｍ形成した場合、デポ時間は約
４分となる。このとき、シリコン窒化膜からなるサイド
ウォール９の上には、厚さ約４ｎｍ程度のポリシリコン
からなるシリコン片が形成される。

【００２４】サイドウォール９の上面にシリコン片１０
ａが形成された場合、シリコン片を介して、ソース電極
１８とドレイン電極１９とが短絡する恐れがある。

【００２５】特に、図４８で説明したように、エピタキ
シャルシリコン層１０形成した後にスパッタリング法に
より金属薄膜２２を形成し、高温の熱処理を行い、エピ
タキシャルシリコン層１０と金属薄膜２２とを反応させ
てチタンシリサイド層２３を形成する場合、図５９に示
すように、シリコン片と金属薄膜２２とが反応して不必
要なチタンシリサイド層２３ａが形成される。

【００２６】フッ酸等により未反応の金属薄膜を除去し
ても、不必要なシリサイド層２３ａはサイドウォール上
に残る。以上により、サイドウォール９上に形成され
た、より少量の不必要なチタンシリサイド層２３ａの存
在により、ソース電極１８とドレイン電極１９とが短絡
するという問題点があった。

【００２７】また、第２の電界効果トランジスタの製造
方法の場合においても、図６０に示すように、チタンシ
リサイド層２３を形成するプロセスにおいて、ゲート電
極６の上部に成長したエピタキシャルシリコン層２２に
も同時にチタンシリサイド層２３を形成した場合、サイ
ドウォール９の上に形成された不必要なチタンシリサイ
ド層２３ａにより、ゲート電極６、ソース電極１８、ド
レイン電極１９のそれぞれの間が短絡するという問題点
があった。

【００２８】したがってこの発明の目的は、上記問題点
を解決するためになされたものであり、半導体装置の電
極の間が短絡するのを防止することのできる半導体装置
の製造方法を提供することを目的とする。

【００２９】

【課題を解決するための手段】この発明に基づく半導体
装置の製造方法においては、以下の工程を備えている。

【００３０】まず、半導体基板の主表面に、素子分離絶
縁膜により電気的に絶縁された素子形成領域が形成され
る。その後、上記素子形成領域にゲート電極が形成され
る。

【００３１】次に、上記素子形成領域の上記ゲート電極
によって区切られた２つの領域の一方の領域にソース領
域が形成され、他方の領域にドレイン領域が形成され
る。その後、上記ゲート電極の側壁に絶縁膜からなるサ
イドウォールが形成される。

【００３２】次に、上記ソース領域および上記ドレイン
領域の表面に、半導体薄膜が形成される。その後、上記
半導体薄膜の成長工程において、上記サイドウォールの
表面に発生した半導体結晶を酸化または除去することに
より、上記ソース電極、上記ドレイン電極および上記ゲ
ート電極の間がそれぞれ電気的に絶縁される。

【００３３】この半導体装置の製造方法によれば、半導
体基板の主表面の素子形成領域上に、１対のソース／ド
レイン領域とゲート電極とを含むＭＯＳ型トランジスタ
が形成される。半導体薄膜の成長工程において、ＭＯＳ
型トランジスタのソース／ドレイン領域とゲート電極と
の間のサイドウォールの上に、半導体結晶が付着する
が、絶縁処理工程により、その半導体結晶が酸化または
除去され、ＭＯＳ型トランジスタのソース電極、ドレイ
ン電極およびゲート電極の間がそれぞれ短絡することが
防止される。その結果、電気的な信頼性に優れた半導体
装置を得ることが可能になる。

【００３４】また、好ましくは、半導体薄膜成長工程
は、固相エピタキシャル成長または気相選択エピタキシ
ャル成長によって行う。

【００３５】この製造方法によれば、ソースドレイン領
域に形成された半導体薄膜と、サイドウォールの上面に
成長する半導体結晶が異なった膜質を持つ。たとえば、
サイドウォール上面に成長する半導体結晶の膜厚は、ソ
ース／ドレイン領域に形成された半導体薄膜よりも薄く
なる。

【００３６】このため、サイドウォール上の半導体結晶
は、ソース／ドレイン領域に形成された半導体薄膜に比
べ、酸化速度が速くなり、また、エッチングに対する除
去の速度が速くなる。

【００３７】その結果、絶縁処理工程によりＭＯＳ型ト
ランジスタのソース電極、ドレイン電極、およびゲート
電極の間が絶縁され、電気的信頼性に優れた半導体装置
を得ることが可能になる。

【００３８】また、好ましくは、上記絶縁処理工程は、
上記半導体薄膜の表面を酸素を含む雰囲気に晒す酸化工
程を含んでいる。

【００３９】この場合、半導体基板が酸素を含む雰囲気
に晒されることにより、半導体結晶がシリコンからなる
場合、この半導体結晶と酸素とが反応してシリコン酸化
膜が形成される。また、ゲート電極がポリシリコン膜か
らなる場合においても、このゲート電極の表面にもシリ
コン酸化膜が形成される。

【００４０】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００４１】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜の表面に酸素を含むイオンを導入すること
により、上記半導体薄膜の表面を酸化する第１酸化工程
を含んでいる。

【００４２】このように、半導体基板に酸素を含むイオ
ンを導入することにより、半導体結晶に酸素が導入さ
れ、半導体結晶がシリコンからなる場合、シリコン酸化
膜が形成される。また、ゲート電極がポリシリコン薄膜
からなる場合においても、ゲート電極の表面にシリコン
酸化膜が形成される。

【００４３】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００４４】さらに好ましくは、上記第１酸化工程の後
に、上記半導体薄膜を含む上記半導体基板に加熱処理を
施すことにより、上記半導体薄膜の表面をさらに酸化す
る第２酸化工程をさらに含んでいる。

【００４５】この場合、加熱処理により、上記イオン導
入による酸化で未反応のシリコンの酸化を促進する。こ
れにより、より少量の酸素の注入量でポリシリコン薄膜
からなる半導体結晶の酸化を行うことが可能になる。

【００４６】その結果、イオン導入による素子の損傷を
少なく保ちながら、電気的信頼性によりすぐれた半導体
装置を得ることが可能になる。

【００４７】さらに好ましくは、上記絶縁処理工程の後
に、上記半導体薄膜をフッ酸を含む溶液に浸漬、または
フッ酸を含む気体に晒す除去工程を含んでいる。

【００４８】この場合、ポリシリコンからなる半導体薄
膜の表面やゲート電極の表面に形成されるシリコン酸化
膜、および、シリコンからなる半導体結晶の周辺に形成
されたシリコン酸化膜が、フッ酸処理工程により除去さ
れる。このとき、シリコン酸化膜と同時に半導体結晶も
除去される。

【００４９】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、ＭＯＳ型トランジス
タの電気的信頼性をより向上することが可能になる。

【００５０】また好ましくは、電極間絶縁処理工程は、
成長された半導体薄膜を含む半導体基板を、酸を含む溶
液に浸漬、または酸を含む気体に晒す工程をさらに含ん
でいる。

【００５１】この場合、ポリシリコンからなる半導体薄
膜の表面、ゲート電極の表面および半導体結晶の表面
が、酸によりエッチングされる。半導体薄膜に比べ半導
体結晶のエッチング速度は早く、あるいは、半導体薄膜
に比べ半導体結晶の膜厚が薄いため、半導体薄膜があま
りエッチングされないようにエッチング条件をコントロ
ールすることにより、サイドウォールの上の半導体結晶
を除去することが可能になる。

【００５２】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００５３】そのような溶液としては、フッ酸と硝酸を
含む混合液を用いることが可能である。

【００５４】さらに好ましくは、上記酸を含む溶液に浸
漬、または酸を含む気体に晒す除去工程に、上記半導体
基板の表面の面方位によってエッチング速度の異なる薬
液を用いている。

【００５５】この場合、エッチング速度の違いを利用し
て、半導体薄膜をあまり除去することなく、サイドウォ
ール上の半導体結晶を除去することが可能になる。

【００５６】特に、半導体薄膜がエピタキシャル成長に
より形成された場合、半導体薄膜の表面はある決まった
面方位を持つため、薬液にはある１つの指数面のみが晒
され、適当な薬液の選択によりエッチング速度を低く抑
制することが可能になる。

【００５７】一方、サイドウォール上の半導体結晶に
は、そのような結晶面の配向がないため、エッチング速
度は速いままである。

【００５８】以上により、半導体薄膜の除去量をより抑
えつつサイドウォール上の半導体結晶を除去することが
できる。その結果、ソース／ドレイン領域およびゲート
電極の間が電気的に絶縁され、電気的信頼性によりすぐ
れた半導体装置を得ることが可能になる。

【００５９】そのような半導体基板としては、半導体基
板の表面の面方位が（１１１）面のものを用い、上記半
導体薄膜を水酸化カリュウム溶液に浸漬することにより
可能となる。

【００６０】また、好ましくは、上記絶縁処理工程は、
上記半導体薄膜を、フッ素、塩素、臭素、沃素、アスタ
チンからなる群より選択される少なくとも１つを含むガ
スと、酸素ガスとの混合ガス雰囲気中のプラズマに晒す
除去工程を含んでいる。

【００６１】この場合、ポリシリコンからなる半導体薄
膜の表面、ゲート電極の表面および半導体結晶の表面
が、プラズマによりエッチングされる。半導体薄膜に比
べ、半導体結晶のエッチング速度は早く、また、半導体
薄膜に比べ、半導体結晶の膜厚が薄い。したがって、半
導体薄膜があまりエッチングされないように条件をコン
トロールすることで、サイドウォールの上の半導体結晶
を除去することができる。

【００６２】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的な信頼性によ
りすぐれた半導体装置を得ることが可能になる。

【００６３】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜の表面に、金属膜を形成する工程と、上記
金属膜を含む上記半導体基板に加熱処理を施す工程と、
による除去工程を含んでいる。

【００６４】この場合、ＭＯＳ型トランジスタを含む半
導体基板上に金属膜が形成される。その後、所定温度の
加熱処理により、成長された半導体薄膜と金属膜とが反
応し金属シリサイド膜が形成される。この時、半導体結
晶は極微量であるために金属膜中に拡散する。その後、
金属膜が除去される。

【００６５】その結果、ソース／ドレイン領域の表面の
電気抵抗を低下させつつ、ソース／ドレイン領域および
ゲート電極の間を電気的に絶縁することができ、高速な
ＭＯＳ型トランジスタの信頼性をより向上することが可
能になる。

【００６６】金属膜を除去する工程は、半導体基板を硫
酸と過酸化水素水の混合物溶液に浸漬する工程を含んで
いる。

【００６７】また、上記金属膜としては、チタン、コバ
ルト、ジルコニウムおよびハフニウムのうちいずれかを
用いることができる。

【００６８】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜の表面を研磨する除去工程を含んでいる。

【００６９】この場合、半導体薄膜に比べて、半導体結
晶は半導体基板への付着面積が少なく、研磨することに
より除去されやすい。したがって、半導体薄膜があまり
影響を受けないように研磨条件をコントロールすること
で、サイドウォールの上の半導体結晶を除去することが
可能になる。

【００７０】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁絶緯され、電気的信頼性に
よりすぐれた半導体装置を得ることが可能になる。

【００７１】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜の表面に対して、微細な液体または微粒子
を高速で照射する除去工程を含んでいる。

【００７２】この場合、半導体薄膜に比べて、半導体結
晶は半導体基板への付着面積が少なく、衝撃することに
より除去されやすい。したがって、半導体薄膜があまり
影響を受けないように衝撃する条件をコントロールする
ことで、サイドウォールの上の半導体結晶を除去するこ
とができる。

【００７３】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００７４】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜を液体中に浸漬あるいは液体をかけなが
ら、上記半導体薄膜の表面に対して超音波を照射する除
去工程を含んでいる。

【００７５】この場合、半導体薄膜に比べて、半導体結
晶は半導体基板への付着面積が少なく、超音波を照射す
ることにより除去されやすい。したがって、半導体薄膜
があまり影響を受けないように超音波を照射する条件を
コントロールすることで、サイドウォールの上の半導体
結晶を除去することができる。

【００７６】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００７７】また好ましくは、上記絶縁処理工程は、上
記半導体薄膜の表面に、フッ素、塩素、臭素、沃素また
はアスタチンのいずれかを含むハロゲンガスに晒す除去
工程を含んでいる。

【００７８】この場合、成長された半導体薄膜を含む半
導体基板表面をハロゲンガスに曝露することにより、成
長された半導体薄膜の表面やゲート電極のポリシリコン
の表面や半導体結晶の表面が、ハロゲンガスによりエッ
チングされる。

【００７９】半導体薄膜に比べ、半導体結晶のエッチン
グ速度は早く、あるいは、半導体薄膜に比べ、半導体結
晶の膜厚が薄い。したがって、半導体薄膜があまりエッ
チングされないようにエッチング条件をコントロールす
ることでサイドウォールの上の半導体結晶の除去が可能
になる。

【００８０】その結果、ソース／ドレイン領域およびゲ
ート電極の間が電気的に絶縁され、電気的信頼性により
すぐれた半導体装置を得ることが可能になる。

【００８１】

【発明の実施の形態】以下、この発明に基づく半導体装
置の製造方法の実施の形態１〜実施の形態２８につい
て、電界効果トランジスタの製造方法に基づき、図を参
照しながら説明する。なお、実施の形態１〜実施の形態
１４は従来の技術で説明した第１の電界効果トランジス
タの構造に対応する製造方法を示し、実施の形態１５〜
実施の形態２８は従来の技術で説明した第２の電界効果
トランジスタの構造に対応する製造方法を示す。また、
各実施の形態において、同一箇所および相当部分につい
ては、同一符号を付すものとする。

【００８２】［実施の形態１]実施の形態１にかかる電
界効果トランジスタの製造方法について、図１〜図８を
参照して説明する。

【００８３】図１を参照して、シリコン基板１の主表面
上にトレンチ分離法によりシリコン酸化膜などからなる
素子分離絶縁膜２を形成する。素子分離絶縁膜２によっ
て、シリコン基板１の表面には、ＭＯＳトランジスタ等
を形成するための活性領域が形成される。その後、熱酸
化法を用いて、シリコン基板１の活性領域にシリコン酸
化膜などからなるゲート絶縁膜３を形成する。

【００８４】シリコン基板１の主表面上に、ポリシリコ
ン膜４とシリコン酸化膜５とを堆積する。その後、シリ
コン酸化膜５の上に所定のパターンを有するフォトレジ
スト膜を形成した後、このフォトレジスト膜をマスクと
して、ポリシリコン膜４およびシリコン酸化膜５に異方
性エッチングを施し、ポリシリコン膜４およびシリコン
酸化膜５のパターニングを行い、ポリシリコン膜４およ
びシリコン酸化膜５からなるゲート電極６を完成させ
る。

【００８５】次に、図２を参照して、ゲート電極６をマ
スクにして、シリコン基板１に不純物のイオン注入を行
い、ｎ^- 不純物領域７ａ、８ａを形成する。その後、ゲ
ート電極６の側面にシリコン窒化膜からなるサイドウォ
ール９を形成する。その後、ゲート電極６およびサイド
ウォール９をマスクにして、シリコン基板１に不純物の
イオン注入を行い、ｎ⁺ 不純物領域７ｂ、８ｂを形成す
る。これにより、ソース領域７およびドレイン領域８が
完成する。

【００８６】次に、図３を参照して、化学気相蒸着法た
とえば、固相エピタキシャル成長法または気相選択エピ
タキシャル成長法等により、ソース領域７およびドレイ
ン領域８の上に、エピタキシャルシリコン層１０を形成
する。

【００８７】この時、プロセス変動等によりエピタキシ
ャルシリコン層１０の膜厚が臨界膜厚を超えた場合、サ
イドウォール９の上にシリコン片１０ａが形成される。
本実施の形態の場合、サイドウォール９にはシリコン窒
化膜を用いているため、特にサイドウォール９の上にシ
リコン片１０ａが発生しやすくなる。

【００８８】次に、図４を参照して、シリコン基板１を
６００℃〜９００℃の酸素雰囲気中に晒すことにより、
エピタキシャルシリコン層１０の表面およびシリコン片
１０ａの表面にシリコン酸化膜１１を形成する。この
時、同時に水素または水分を混入することにより、同じ
絶縁耐圧特性を有するシリコン酸化膜１１をより低い酸
化温度で形成することができる。その後、エピタキシャ
ルシリコン層１０に対して、イオン注入法により不純物
の導入を行う。

【００８９】次に、図５を参照して、スパッタリング法
等により、シリコン基板１の上にチタンからなる金属薄
膜２２を形成する。その後、図６を参照して、このシリ
コン基板１に対して高温の加熱処理を行い、エピタキシ
ャルシリコン層１０と金属薄膜２２とを反応させてチタ
ンシリサイド層２３を形成する。このとき、エピタキシ
ャルシリコン層１０の表面のシリコン酸化膜１１は、チ
タンシリサイド層２３に吸収される。

【００９０】次に、図７を参照して、未反応の金属薄膜
２２を、硫酸、過酸化水素などにより除去する。

【００９１】次に、図８を参照して、化学気相蒸着法等
により、シリコン基板１の上に層間絶縁膜１４を形成す
る。その後、層間絶縁膜１４にコンタクト孔１４ａを形
成する。その後、公知技術によりタングステンプラグ１
５およびアルミ配線層１６を形成することで、ソース電
極１８およびドレイン電極１９が完成する。以上の工程
を経ることにより、ゲート電極６、ソース電極１８およ
びドレイン電極１９を有する本実施の形態における電界
効果トランジスタが完成する。

【００９２】上述した電界効果トランジスタの製造方法
によれば、シリコン基板１を酸素を含む雰囲気に曝露す
ることにより、シリコン片１０ａの表面にシリコン酸化
膜１１が形成される。その結果、シリコン片１０ａによ
る電気的な導通状態を未然に回避できることとなり、ソ
ース電極１８とドレイン電極１９との間の絶縁性が高め
られ、電気的信頼性の高い電界効果トランジスタを形成
することが可能になる。

【００９３】［実施の形態２]実施の形態２にかかる電
界効果トランジスタの製造方法について、図９および図
１０を用いて説明する。なお、ソース領域７およびドレ
イン領域８の上に、エピタキシャルシリコン層１０を形
成するまでの工程は、実施の形態１の図１〜図３で説明
した工程と同じであるため、説明は省略する。

【００９４】図９を参照して、実施の形態１と同様に
（図４参照）、シリコン基板１を６００℃〜９００℃の
酸素雰囲気中に晒すことにより、エピタキシャルシリコ
ン層１０の表面およびシリコン片１０ａの表面にシリコ
ン酸化膜１１を形成する。この時、同時に水素または水
分を混入することにより、同じ絶縁耐圧特性を有するシ
リコン酸化膜１１をより低い酸化温度で形成することが
できる。

【００９５】次に、図１０を参照して、シリコン基板１
をフッ酸溶液に浸漬する。フッ酸溶液の濃度は、０．１
％〜５．０％、浸漬時間は１０秒〜３００秒が望まし
い。これにより、シリコン酸化膜１１はフッ酸溶液に溶
解する。このとき、図９に示すシリコン酸化膜１１に覆
われたシリコン片１０ａはフッ酸溶液中に沈殿し、消失
する。その後、エピタキシャルシリコン層１０に対し
て、イオン注入法により不純物の導入を行う。以下、図
５〜図８に示す実施の形態１の製造方法と同様の工程を
経ることにより、電界効果トランジスタを完成させる。

【００９６】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン基板１を酸素を
含む雰囲気に曝露することにより、シリコン片１０ａの
表面にシリコン酸化膜１１が形成される。さらにこのシ
リコン酸化膜１１をフッ酸のエッチングにより除去する
ことにより、ソース電極１８とドレイン電極１９との間
の絶縁性が高められ、電気的信頼性の高い電界効果トラ
ンジスタを形成することが可能になる。

【００９７】［実施の形態３]実施の形態３にかかる電
界効果トランジスタの製造方法について、図１１を参照
して説明する。なお、ソース領域７およびドレイン領域
８の上に、エピタキシャルシリコン層１０を形成するま
での工程は、実施の形態１の図１〜図３で説明した工程
と同じであるため、説明は省略する。

【００９８】図１１を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【００９９】次に、酸素イオンをシリコン基板１の全面
に注入する。酸素イオンの注入条件は、注入エネルギ２
ｋｅＶ〜２０ｋｅＶ、注入量は１×１０¹⁵ｃｍ^-2〜１×
１０ ²¹ｃｍ^-2である。これにより、シリコン片１０ａお
よびエピタキシャルシリコン膜１０の表面に絶縁性のあ
るシリコン酸化膜１１が形成される。なお、酸素イオン
の注入によりシリコン酸化膜を形成する技術としては、
「J.J.A.P5 737 〜738 (1966)：Formation of SiO₂ Fi
lms by Oxygen-Ion Bombardmat」を参照することがで
きる。以下、図５〜図８に示す実施の形態１の製造方法
と同様の工程を経ることにより、電界効果トランジスタ
を完成させる。

【０１００】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを酸化
することができる。その結果、ソース電極１８とドレイ
ン電極１９との間の絶縁性が高められ、電気的信頼性の
高い電界効果トランジスタを形成することが可能にな
る。また、熱処理を施すことなくシリコン片１０ａの酸
化を行うことができることは、浅い接合の形成にとって
有利である。

【０１０１】［実施の形態４]実施の形態４にかかる電
界効果トランジスタの製造方法について、実施の形態３
と同様に、図１１を参照して説明する。なお、ソース領
域７およびドレイン領域８の上に、エピタキシャルシリ
コン層１０を形成するまでの工程は、実施の形態１の図
１〜図３で説明した工程と同じであるため、説明は省略
する。

【０１０２】図１１を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１０３】次に、酸素イオンをシリコン基板１の全面
に注入する。酸素イオンの注入条件は、実施の形態３と
は異なり、注入エネルギ２ｋｅＶ〜２０ｋｅＶ、注入量
は１×１０¹⁴ｃｍ^-2〜１×１０²⁰ｃｍ^-2である。これに
より、シリコン片１０ａおよびエピタキシャルシリコン
膜１０の表面に絶縁性のあるシリコン酸化膜１１が形成
される。さらに、シリコン基板１に対して加熱処理を加
えることにより、酸素イオンによるシリコン酸化膜１１
の形成を促進する。加熱処理の条件の典型例としては、
ランプアニールを用いた場合、窒素雰囲気中約９００
℃、３０秒である。以下、図５〜図８に示す実施の形態
１の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０１０４】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態３における電
界効果トランジスタの製造方法と比較した場合、シリコ
ン片１０ａを酸化する時に、酸素イオンの注入量をそれ
はど多くする必要がない。また、熱酸化のみシリコンを
酸化する場合と比較して、シリコン基板１に施す加熱処
理時間を短くすることができる。

【０１０５】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片１０ａの酸化を行
うことができることは、浅い接合の形成にとって有利で
ある。

【０１０６】［実施の形態５]実施の形態５にかかる電
界効果トランジスタの製造方法について、図１１および
図１２を参照して説明する。なお、ソース領域７および
ドレイン領域８の上に、エピタキシャルシリコン層１０
を形成するまでの工程は、実施の形態１の図１〜図３で
説明した工程と同じであるため、説明は省略する。

【０１０７】図１１を参照して、実施の形態４と同様の
工程により、酸素イオンをシリコン基板１の全面に注入
し、その後、シリコン基板１に対して加熱処理を加え
る。酸素イオンの注入条件およびシリコン基板１の加熱
処理は、実施の形態４と同じである。

【０１０８】次に、図１２を参照して、シリコン基板１
をフッ酸溶液に浸漬する。フッ酸溶液の濃度は、実施の
形態２の場合と同様に、０．１％〜５．０％、浸漬時間
は１０秒〜３００秒が望ましい。これにより、シリコン
酸化膜１１はフッ酸溶液に溶解する。このとき、図１２
に示すように、シリコン酸化膜１１に覆われたシリコン
片１０ａはフッ酸溶液中に沈殿し、消失する。以下、図
５〜図８に示す実施の形態１の製造方法と同様の工程を
経ることにより、電界効果トランジスタを完成させる。

【０１０９】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態３における電
界効果トランジスタの製造方法と比較した場合、シリコ
ン片１０ａを酸化する時に、酸素イオンの注入量をそれ
はど多くする必要がない。また、熱酸化のみシリコンを
酸化する場合と比較して、シリコン基板１に施す加熱処
理時間を短くすることができる。

【０１１０】さらにこのシリコン酸化膜１１をフッ酸の
エッチングにより除去することにより、ソース電極１８
とドレイン電極１９との間の絶縁性が高められ、電気的
信頼性の高い電界効果トランジスタを形成することが可
能になる。また、熱処理時間を短くすることができるこ
とは、浅い接合の形成にとって有利である。

【０１１１】［実施の形態６]実施の形態６にかかる電
界効果トランジスタの製造方法について、図１３および
図１４を参照して説明する。なお、ソース領域７および
ドレイン領域８の上に、エピタキシャルシリコン層１０
を形成するまでの工程は、実施の形態１の図１〜図３で
説明した工程と同じであるため、説明は省略する。

【０１１２】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。次に、図１４を参照して、シリコン基板１
をフッ酸と硝酸の混合溶液に浸漬する。このとき、シリ
コン片１０ａは、エピタキシャルシリコン層１０に比べ
て、混合溶液に晒される表面積が大きいため、エッチン
グ速度が速くなる。また、平均膜厚で比較しても、サイ
ドウォール９上のシリコン片１０ａは、エピタキシャル
シリコン層１０に比べて少量である。したがって、所定
の浸漬時間を設定することにより、シリコン片１０ａが
全て溶解してもなおエピタキシャルシリコン層１０を残
存させることが可能である。このような浸漬時間は、混
合溶液の温度および濃度によって異なる。たとえば、浸
漬時間として、フッ酸：硝酸：水＝１：６０：６０の混
合溶液に対して、１秒〜１００秒程度である。

【０１１３】以下、図５〜図８に示す実施の形態１の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１１４】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１１５】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１１６】［実施の形態７]実施の形態７にかかる電
界効果トランジスタの製造方法について、実施の形態６
と同様、図１３および図１４を参照して説明する。な
お、ソース領域７およびドレイン領域８の上に、エピタ
キシャルシリコン層１０を形成するまでの工程は、実施
の形態１の図１〜図３で説明した工程と同じであるた
め、説明は省略する。ただし、シリコン基板１には、主
表面が（１１１）方向に配向しているものを使用する。

【０１１７】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。このシリコン片１０ａには、シリコン基板
１のような配向性は生じない。次に、図１４を参照し
て、シリコン基板１を水酸化カリウム溶液に浸漬する。
シリコン基板１の水酸化カリウム溶液への浸漬時間は、
５ｍｏｌ／リットルのＫＯＨ溶液に対して、１秒〜１０
０秒程度である。

【０１１８】ＫＯＨ溶液は、シリコンの選択エッチング
液として知られており、（１１１）面に対するエッチン
グ速度が遅い。シリコンエピタキシャル層１０とシリコ
ン片１０ａの間には、上述したような結晶配向性の違い
が存在するため、ＫＯＨ溶液によるエッチング速度は、
シリコン片１０ａの方が大幅に速い。

【０１１９】また、シリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて、ＫＯＨ溶液に晒される表面
積が大きいため、エッチング速度が速くなる。さらに、
平均膜厚で比較しても、サイドウォール９上のシリコン
片１０ａは、エピタキシャルシリコン層１０に比べて少
量である。

【０１２０】したがって、エピタキシャルシリコ層１０
がまだ十分に残っているような浸漬時間を設定すること
により、シリコン片１０ａを完全に除去することができ
る。なお、このような浸漬時間は、ＫＯＨ溶液の温度お
よび濃度によって異なる。以下、図５〜図８に示す実施
の形態１の製造方法と同様の工程を経ることにより、電
界効果トランジスタを完成させる。

【０１２１】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１２２】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１２３】［実施の形態８]実施の形態８にかかる電
界効果トランジスタの製造方法について、実施の形態６
および７と同様、図１３および図１４を参照して説明す
る。なお、ソース領域７およびドレイン領域８の上に、
エピタキシャルシリコン層１０を形成するまでの工程
は、実施の形態１の図１〜図３で説明した工程と同じで
あるため、説明は省略する。

【０１２４】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１２５】次に、図１４を参照して、シリコン基板１
をフッ素と酸素のプラズマ雰囲気に晒す。このとき、シ
リコン基板１とプラズマとの間には特に電界を印加しな
いで、フッ素のプラズマによる化学的な反応を用いて、
シリコン片１０ａの等方的なエッチングを行うことがで
きる。

【０１２６】また、シリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて、プラズマに晒される表面積
が大きいため、エッチング速度が速くなる。さらに、平
均膜厚で比較しても、サイドウォール９上のシリコン片
１０ａは、エピタキシャルシリコン層１０に比べて少量
である。

【０１２７】したがって、シリコン片１０ａが全てエッ
チングされてなおエピタキシャルシリコン層１０がまだ
十分に残っているようなエッチング時間を設定すること
により、シリコン片１０ａを完全に除去することができ
る。以下、図５〜図８に示す実施の形態１の製造方法と
同様の工程を経ることにより、電界効果トランジスタを
完成させる。

【０１２８】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１２９】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１３０】なお、本実施の形態においては、ハロゲン
ガスとして、フッ素を用いた例について示したが、これ
は、塩素、臭素、沃素またはアスタチンを用いた場合に
ついても、同様の効果を得ることができる。

【０１３１】［実施の形態９]実施の形態９にかかる電
界効果トランジスタの製造方法について、図１５〜図１
９を参照して説明する。なお、ソース領域７およびドレ
イン領域８の上に、エピタキシャルシリコン層１０を形
成するまでの工程は、実施の形態１の図１〜図３で説明
した工程と同じであるため、説明は省略する。

【０１３２】図１５を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１３３】次に、図１６を参照して、チタン１２をス
パッタリング法により堆積する。チタン１２の膜厚さ
は、５０Å〜３０００Åである。次に、図１７を参照し
て、チタン１２を含むシリコン基板１を窒素雰囲気中に
て加熱処理する。加熱処理条件は、５００℃〜９００
℃、１０秒〜３００秒である。これにより、シリコンと
チタン１２の界面にチタンシリサイド１３が形成され
る。

【０１３４】次に、図１８を参照して、シリコン基板１
を硫酸と過酸化水素の混合溶液に浸漬する。このときの
混合溶液は、硫酸：過酸化水素＝４：１である。これに
より、未反応のチタン１２が除去される。

【０１３５】次に、図１９を参照して、シリコン基板１
上のチタンシリサイド１３をフッ酸を用いて除去する。
以下、図５〜図８に示す実施の形態１の製造方法と同様
の工程を経ることにより、電界効果トランジスタを完成
させる。

【０１３６】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、チタン１２とエピタキシ
ャルシリコン層１０とがシリサイド反応を起こし、チタ
ンシリサイド１３が形成される。次に、硫酸と過酸化水
素水の混合溶液に浸漬することによって、チタンシリサ
イド１３が除去される。これにより、後にサリサイドを
形成した際に、サイドウォール９の上部に余分なサリサ
イド層が形成されるのを防止することができる。

【０１３７】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１３８】なお、本実施の形態においては、チタンに
おける例を示したが、これは、ハフニウム、ジルコニウ
ムまたはコバルトを用いた場合においても同様の作用効
果を得ることができる。

【０１３９】［実施の形態１０]実施の形態１０にかか
る電界効果トランジスタの製造方法について、図２０〜
図２２を参照して説明する。なお、本実施の形態は、上
記実施の形態９の場合と比較して、サイドウォール９の
上に発生するシリコン片１０ａが少ない場合を示す。し
たがって、ソース領域７およびドレイン領域８の上に、
エピタキシャルシリコン層１０を形成するまでの工程
は、実施の形態１の図１〜図３で説明した工程と同じで
あるため、説明は省略する。

【０１４０】図２０を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。ただし、発生するシリコン片１０ａは実施
の形態９の場合に比べ少量である。その後、図２１を参
照して、チタン１２をスパッタリング法により堆積す
る。チタン１２の膜厚さは、実施の形態９と同様、５０
Å〜３０００Åである。

【０１４１】次に、図２２を参照して、チタン１２を含
むシリコン基板１を窒素雰囲気中にて加熱処理する。加
熱処理条件は、５００℃〜９００℃、１０秒〜３００秒
である。これにより、シリコンとチタン１２の界面にチ
タンシリサイド１３が形成される。また、シリコン片１
０ａの量が十分に少量であるため、シリコン片１０ａ
は、チタン１２の中に拡散して消失する。その後、実施
の形態９と同様に（図１８参照）、シリコン基板１を硫
酸と過酸化水素の混合溶液に浸漬する。このときの混合
溶液は、硫酸：過酸化水素＝４：１である。これによ
り、未反応のチタン１２が除去される。以下、図５〜図
８に示す実施の形態１の製造方法と同様の工程を経るこ
とにより、電界効果トランジスタを完成させる。

【０１４２】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、チタン１２とエピタキシ
ャルシリコン層１０とがシリサイド反応を起こし、チタ
ンシリサイド１３が形成される。次に、硫酸と過酸化水
素水の混合溶液に浸漬することによって、チタンシリサ
イド１３が除去される。

【０１４３】次に、硫酸と過酸化水素水の混合溶液に浸
漬することによって、エピタキシャルシリコン層１０上
のチタンシリサイド１３が除去される。これにより、後
にサリサイドを形成した際に、サイドウォール９の上部
に余分なサリサイド層が形成されるのを防止することが
できる。

【０１４４】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１４５】なお、本実施の形態においては、チタンに
おける例を示したが、これは実施の形態９と同様に、ハ
フニウム、ジルコニウムまたはコバルトを用いた場合に
おいても同様の作用効果を得ることができる。

【０１４６】［実施の形態１１]実施の形態１１にかか
る電界効果トランジスタの製造方法について、実施の形
態６、７および８と同様、図１３および図１４を参照し
て説明する。なお、ソース領域７およびドレイン領域８
の上に、エピタキシャルシリコン層１０を形成するまで
の工程は、実施の形態１の図１〜図３で説明した工程と
同じであるため、説明は省略する。

【０１４７】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１４８】次に、図１４を参照して、研磨布を用いて
表面を研磨する。このとき、研磨によって、シリコン片
１０ａがこすり取られる。サイドウォール９に付着した
シリコン片１０ａは、エピタキシャルシリコン層１０に
比べて下地への付着力が小さい。

【０１４９】これにより、サイドウォール９の上に生じ
たシリコン片１０ａを除去しながら、エピタキシャルシ
リコン層１０をあまり除去しないように研磨条件を設定
することで、シリコン片１０ａを完全に除去することが
できる。また、有機アミン系溶剤にコロイダルシリカま
たはヒュームドシリカを添加した研磨液の使用、ＫＯＨ
溶剤または有機アンモニア系溶剤の使用も可能である。

【０１５０】以下、図５〜図８に示す実施の形態１の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１５１】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１５２】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１５３】なお、本実施の形態においては、研磨布に
よる研磨を例としてあげたが、ブラシや刷毛など他の研
磨方法による研磨によっても同様の結果が得られること
は言うまでもない。

【０１５４】［実施の形態１２]実施の形態１２にかか
る電界効果トランジスタの製造方法について、実施の形
態６、７、８および１１と同様、図１３および図１４を
参照して説明する。なお、ソース領域７およびドレイン
領域８の上に、エピタキシャルシリコン層１０を形成す
るまでの工程は、実施の形態１の図１〜図３で説明した
工程と同じであるため、説明は省略する。

【０１５５】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１５６】次に、図１４を参照して、氷結させた水を
高速でシリコン基板１の表面に衝突させる。この衝撃に
よって、シリコン片１０ａがこすり取られる。サイドウ
ォール９に付着したシリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて下地への付着力が小さい。

【０１５７】このため、サイドウォール９の上に生じた
シリコン片１０ａを除去しながら、エピタキシャルシリ
コン層１０をあまり除去しないように氷結させた水の衝
突条件を設定することにより、シリコン片１０ａを完全
に除去することができる。具体的な衝突条件としては、
氷結させた水の直径が５０μｍの粒子である場合、粒子
の速度は１００ｍ／ｓ〜３４０ｍ／ｓに設定される。

【０１５８】以下、図５〜図８に示す実施の形態１の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１５９】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１６０】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１６１】なお、本実施の形態においては、氷結させ
た水についてあげたが、これは、アルコールのような有
機溶剤を氷結させた微粒子、ネオンやアルゴンやクリプ
トンのような希ガスなどを氷結させた微粒子、あるい
は、石英の粒のように常温で固体の微粒子による衝撃に
おいても、同様の効果が得られる。

【０１６２】［実施の形態１３]実施の形態１３にかか
る電界効果トランジスタの製造方法について、実施の形
態６、７、８、１１および１２と同様、図１３および図
１４を参照して説明する。なお、ソース領域７およびド
レイン領域８の上に、エピタキシャルシリコン層１０を
形成するまでの工程は、実施の形態１の図１〜図３で説
明した工程と同じであるため、説明は省略する。

【０１６３】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１６４】次に、図１４を参照して、シリコン基板１
の表面に純水をかけながら、同時に純水を介してシリコ
ン基板１の表面に超音波を印加する。この超音波の働き
によって、シリコン片１０ａが取り去られる。サイドウ
ォール９に付着したシリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて下地への付着力が小さい。

【０１６５】このため、サイドウォール９の上に生じた
シリコン片１０ａを除去しながら、エピタキシャルシリ
コン層１０をあまり除去せず、シリコン片１０ａを完全
に除去することができる。

【０１６６】以下、図５〜図８に示す実施の形態１の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１６７】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１６８】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１６９】［実施の形態１４]実施の形態１４にかか
る電界効果トランジスタの製造方法について、実施の形
態６、７、８、１１、１２および１３と同様、図１３お
よび図１４を参照して説明する。なお、ソース領域７お
よびドレイン領域８の上に、エピタキシャルシリコン層
１０を形成するまでの工程は、実施の形態１の図１〜図
３で説明した工程と同じであるため、説明は省略する。

【０１７０】図１３を参照して、実施の形態１と同様の
工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１７１】次に、図１４を参照して、シリコン基板１
の表面を塩素ガスに曝露する。このとき、塩素ガスのエ
ッチング作用により、シリコン片１０ａが取り去られ
る。シリコン片１０ａは、エピタキシャルシリコン層１
０に比べて、ハロゲンガスに曝される表面積が大きいた
め、エッチング速度が速くなる。さらに、平均膜厚で比
較しても、サイドウォール９上のシリコン片１０ａは、
エピタキシャルシリコン層１０に比べて少量である。

【０１７２】このため、シリコンエピタキシャル層１０
をそれほどエッチングすることなく、シリコン片１０ａ
を除去することができる。塩素ガスの具体的な条件とし
ては、塩素ガスの圧力が１×１０^-4Ｔｏｒｒ〜１×１０
^-7Ｔｏｒｒに設定される。

【０１７３】以下、図５〜図８に示す実施の形態１の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１７４】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、シリコン片１０ａを除去
することにより、後にサリサイドを形成した際に、サイ
ドウォール９の上部に余分なサリサイド層が形成される
のを防止することができる。

【０１７５】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０１７６】なお、上記実施の形態６〜実施の形態１４
に示すシリコン片１０ａを除去する方法を有する電界効
果トランジスタの製造方法は、実施の形態１〜実施の形
態５に示す電界効果トランジスタの製造方法と組み合わ
せることにより、より効果的にシリコン片１０ａを除去
することができる。

【０１７７】［実施の形態１５]実施の形態１５にかか
る電界効果トランジスタの製造方法について、図２３〜
図３０を参照して説明する。なお、本実施の形態はゲー
ト電極の構造の相違を除けば、実施の形態１にかかる電
界効果トランジスタの製造方法に対応するものである。

【０１７８】図２３を参照して、シリコン基板１の主表
面上にトレンチ分離法によりシリコン酸化膜などからな
る素子分離絶縁膜２を形成する。素子分離絶縁膜２によ
って、シリコン基板１の表面には、ＭＯＳトランジスタ
等を形成するための活性領域が形成される。その後、熱
酸化法を用いて、シリコン基板１の活性領域にシリコン
酸化膜などからなるゲート絶縁膜３を形成する。

【０１７９】シリコン基板１の主表面上に、ポリシリコ
ン膜を堆積する。その後、ポリシリコン膜の上に所定の
パターンを有するフォトレジスト膜を形成した後、この
フォトレジスト膜をマスクとして、ポリシリコン膜に異
方性エッチングを施し、ポリシリコン膜のパターニング
を行い、ポリシリコン膜からなるゲート電極６を完成さ
せる。

【０１８０】次に、図２４を参照して、ゲート電極６を
マスクにして、シリコン基板１に不純物のイオン注入を
行い、ｎ^- 不純物領域７ａ、８ａを形成する。その後、
ゲート電極６の側面にシリコン窒化膜からなるサイドウ
ォール９を形成する。その後、ゲート電極６およびサイ
ドウォール９をマスクにして、シリコン基板１に不純物
のイオン注入を行い、ｎ⁺ 不純物領域７ｂ、８ｂを形成
する。これにより、ソース領域７およびドレイン領域８
が完成する。

【０１８１】次に、図２５を参照して、化学気相蒸着法
たとえば、固相エピタキシャル成長法または気相選択エ
ピタキシャル成長法等により、ソース領域７およびドレ
イン領域８の上に、エピタキシャルシリコン層１０を形
成する。この時、プロセス変動等によりエピタキシャル
シリコン層１０の膜厚が臨界膜厚を超えた場合、サイド
ウォール９の上にシリコン片１０ａが形成される。本実
施の形態の場合、サイドウォール９にはシリコン窒化膜
を用いているため、特にサイドウォール９の上にシリコ
ン片１０ａが発生しやすくなる。

【０１８２】次に、図２６を参照して、シリコン基板１
を６００℃〜９００℃の酸素雰囲気中に晒すことによ
り、エピタキシャルシリコン層１０の表面およびシリコ
ン片１０ａの表面にシリコン酸化膜１１を形成する。こ
の時、同時に水素または水分を混入することにより、同
じ絶縁耐圧特性を有するシリコン酸化膜１１をより低い
酸化温度で形成することができる。その後、エピタキシ
ャルシリコン層１０に対して、イオン注入法により不純
物の導入を行う。

【０１８３】次に、図２７を参照して、スパッタリング
法等により、シリコン基板１の上にチタンからなる金属
薄膜２２を形成する。その後、図２８を参照して、この
シリコン基板１に対して高温の加熱処理を行い、エピタ
キシャルシリコン層１０と金属薄膜２２とを反応させて
チタンシリサイド層２３を形成する。

【０１８４】次に、図２９を参照して、未反応の金属薄
膜２２を、硫酸、過酸化水素などにより除去する。

【０１８５】次に、図３０を参照して、化学気相蒸着法
等により、シリコン基板１の上に層間絶縁膜１４を形成
する。その後、層間絶縁膜１４にコンタクト孔１４ａを
形成する。その後、公知技術によりタングステンプラグ
１５およびアルミ配線層１６を形成することで、ソース
電極１８およびドレイン電極１９が完成する。以上の工
程を経ることにより、ゲート電極６、ソース電極１８お
よびドレイン電極１９を有する本実施の形態における電
界効果トランジスタが完成する。

【０１８６】上述した電界効果トランジスタの製造方法
によれば、実施の形態１と同様に、シリコン基板１を酸
素を含む雰囲気に曝露することにより、シリコン片１０
ａの表面にシリコン酸化膜１１が形成される。その結
果、シリコン片１０ａによる電気的な導通状態を未然に
回避できることとなり、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。

【０１８７】［実施の形態１６]実施の形態１６にかか
る電界効果トランジスタの製造方法について、図３１お
よび図３２を用いて説明する。なお、ソース領域７およ
びドレイン領域８の上に、エピタキシャルシリコン層１
０を形成するまでの工程は、実施の形態１５の図２３〜
図２５で説明した工程と同じであるため、説明は省略す
る。また、本実施の形態はゲート電極の構造の相違を除
けば、実施の形態２にかかる電界効果トランジスタの製
造方法に対応するものである。

【０１８８】図３１を参照して、実施の形態１５と同様
に（図２６参照）、シリコン基板１を６００℃〜９００
℃の酸素雰囲気中に晒すことにより、エピタキシャルシ
リコン層１０の表面およびシリコン片１０ａの表面にシ
リコン酸化膜１１を形成する。この時、同時に水素また
は水分を混入することにより、同じ絶縁耐圧特性を有す
るシリコン酸化膜１１をより低い酸化温度で形成するこ
とができる。

【０１８９】次に、図３２を参照して、シリコン基板１
をフッ酸溶液に浸漬する。フッ酸溶液の濃度は、０．１
％〜５．０％、浸漬時間は１０秒〜３００秒が望まし
い。これにより、シリコン酸化膜１１はフッ酸溶液に溶
解する。このとき、図３１に示すシリコン酸化膜１１に
覆われたシリコン片１０ａはフッ酸溶液中に沈殿し、消
失する。その後、エピタキシャルシリコン層１０に対し
て、イオン注入法により不純物の導入を行う。以下、図
２７〜図３０に示す実施の形態１５の製造方法と同様の
工程を経ることにより、電界効果トランジスタを完成さ
せる。

【０１９０】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態２と同様、シ
リコン基板１を酸素を含む雰囲気に曝露することによ
り、シリコン片１０ａの表面にシリコン酸化膜１１が形
成される。さらにこのシリコン酸化膜１１をフッ酸のエ
ッチングにより除去することにより、ソース電極１８と
ドレイン電極１９との間の絶縁性が高められ、電気的信
頼性の高い電界効果トランジスタを形成することが可能
になる。

【０１９１】［実施の形態１７]実施の形態１７にかか
る電界効果トランジスタの製造方法について、図３３を
参照して説明する。なお、ソース領域７およびドレイン
領域８の上に、エピタキシャルシリコン層１０を形成す
るまでの工程は、実施の形態１５の図２３〜図２５で説
明した工程と同じであるため、説明は省略する。また、
本実施の形態はゲート電極の構造の相違を除けば、実施
の形態３にかかる電界効果トランジスタの製造方法に対
応するものである。

【０１９２】図３３を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１９３】次に、酸素イオンをシリコン基板１の全面
に注入する。酸素イオンの注入条件は、注入エネルギ２
ｋｅＶ〜２０ｋｅＶ、注入量は１×１０¹⁵ｃｍ^-2〜１×
１０ ²¹ｃｍ^-2である。これにより、シリコン片１０ａお
よびエピタキシャルシリコン膜１０の表面に絶縁性のあ
るシリコン酸化膜１１が形成される。

【０１９４】なお、酸素イオンの注入によりシリコン酸
化膜を形成する技術としては、実施の形態３と同様に、
「J.J.A.P5 737 〜738 (1966)：Formation of SiO₂ Fi
lmsby Oxygen-Ion Bombardmat」を参照することがで
きる。以下、図２７〜図３０に示す実施の形態１５の製
造方法と同様の工程を経ることにより、電界効果トラン
ジスタを完成させる。

【０１９５】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態３と同様に、
シリコン片１０ａを酸化することができる。その結果、
ソース電極１８とドレイン電極１９との間の絶縁性が高
められ、電気的信頼性の高い電界効果トランジスタを形
成することが可能になる。また、熱処理を施すことなく
シリコン片１０ａの酸化を行うことができることは、浅
い接合の形成にとって有利である。

【０１９６】［実施の形態１８]実施の形態１８にかか
る電界効果トランジスタの製造方法について、実施の形
態１７と同様に、図３３を参照して説明する。なお、ソ
ース領域７およびドレイン領域８の上に、エピタキシャ
ルシリコン層１０を形成するまでの工程は、実施の形態
１５の図２３〜図２５で説明した工程と同じであるた
め、説明は省略する。また、本実施の形態はゲート電極
の構造の相違を除けば、実施の形態４にかかる電界効果
トランジスタの製造方法に対応するものである。

【０１９７】図３３を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０１９８】次に、酸素イオンをシリコン基板１の全面
に注入する。酸素イオンの注入条件は、実施の形態３と
は異なり、注入エネルギ２ｋｅＶ〜２０ｋｅＶ、注入量
は１×１０¹⁴ｃｍ^-2〜１×１０²⁰ｃｍ^-2である。

【０１９９】これにより、シリコン片１０ａおよびエピ
タキシャルシリコン膜１０の表面に絶縁性のあるシリコ
ン酸化膜１１が形成される。さらに、シリコン基板１に
対して加熱処理を加えることにより、酸素イオンによる
シリコン酸化膜１１の形成を促進する。加熱処理の条件
の典型例としては、ランプアニールを用いた場合、窒素
雰囲気中約９００℃、３０秒である。以下、図２７〜図
３０に示す実施の形態１５の製造方法と同様の工程を経
ることにより、電界効果トランジスタを完成させる。

【０２００】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１７における
電界効果トランジスタの製造方法と比較した場合、シリ
コン片１０ａを酸化する時に、酸素イオンの注入量をそ
れはど多くする必要がない。また、熱酸化のみシリコン
を酸化する場合と比較して、シリコン基板１に施す加熱
処理時間を短くすることができる。

【０２０１】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片１０ａの酸化を行
うことができることは、浅い接合の形成にとって有利で
ある。

【０２０２】［実施の形態１９]実施の形態１９にかか
る電界効果トランジスタの製造方法について、図３３お
よび図３４を参照して説明する。なお、ソース領域７お
よびドレイン領域８の上に、エピタキシャルシリコン層
１０を形成するまでの工程は、実施の形態１５の図２３
〜図２５で説明した工程と同じであるため、説明は省略
する。また、本実施の形態はゲート電極の構造の相違を
除けば、実施の形態５にかかる電界効果トランジスタの
製造方法に対応するものである。

【０２０３】図３３を参照して、実施の形態１８と同様
の工程により、酸素イオンをシリコン基板１の全面に注
入し、その後、シリコン基板１に対して加熱処理を加え
る。酸素イオンの注入条件およびシリコン基板１の加熱
処理は、実施の形態１８と同じである。

【０２０４】次に、図３４を参照して、シリコン基板１
をフッ酸溶液に浸漬する。フッ酸溶液の濃度は、実施の
形態１６の場合と同様に、０．１％〜５．０％、浸漬時
間は１０秒〜３００秒が望ましい。これにより、シリコ
ン酸化膜１１はフッ酸溶液に溶解する。このとき、図３
４に示すように、シリコン酸化膜１１に覆われたシリコ
ン片１０ａはフッ酸溶液中に沈殿し、消失する。以下、
図２７〜図３０に示す実施の形態１５の製造方法と同様
の工程を経ることにより、電界効果トランジスタを完成
させる。

【０２０５】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１７における
電界効果トランジスタの製造方法と比較した場合、シリ
コン片１０ａを酸化する時に、酸素イオンの注入量をそ
れはど多くする必要がない。また、熱酸化のみシリコン
を酸化する場合と比較して、シリコン基板１に施す加熱
処理時間を短くすることができる。

【０２０６】さらにこのシリコン酸化膜１１をフッ酸の
エッチングにより除去することにより、ソース電極１８
とドレイン電極１９との間の絶縁性が高められ、電気的
信頼性の高い電界効果トランジスタを形成することが可
能になる。また、熱処理時間を短くすることができるこ
とは、浅い接合の形成にとって有利である。

【０２０７】［実施の形態２０]実施の形態２０にかか
る電界効果トランジスタの製造方法について、図３５お
よび図３６を参照して説明する。なお、ソース領域７お
よびドレイン領域８の上に、エピタキシャルシリコン層
１０を形成するまでの工程は、実施の形態１５の図２３
〜図２５で説明した工程と同じであるため、説明は省略
する。また、本実施の形態はゲート電極の構造の相違を
除けば、実施の形態６にかかる電界効果トランジスタの
製造方法に対応するものである。

【０２０８】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２０９】次に、図３６を参照して、シリコン基板１
をフッ酸と硝酸の混合溶液に浸漬する。このとき、シリ
コン片１０ａは、エピタキシャルシリコン層１０に比べ
て、混合溶液に晒される表面積が大きいため、エッチン
グ速度が速くなる。また、平均膜厚で比較しても、サイ
ドウォール９上のシリコン片１０ａは、エピタキシャル
シリコン層１０に比べて少量である。

【０２１０】したがって、所定の浸漬時間を設定するこ
とにより、シリコン片１０ａが全て溶解してもなおエピ
タキシャルシリコン層１０を残存させることが可能であ
る。このような浸漬時間は、混合溶液の温度および濃度
によって異なる。たとえば、浸漬時間として、フッ酸：
硝酸：水＝１：６０：６０の混合溶液に対して、１秒〜
１００秒程度である。

【０２１１】以下、図２７〜図３０に示す実施の形態１
５の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０２１２】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態６と同様に、
シリコン片１０ａを除去することにより、後にサリサイ
ドを形成した際に、サイドウォール９の上部に余分なサ
リサイド層が形成されるのを防止することができる。

【０２１３】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２１４】［実施の形態２１]実施の形態２１にかか
る電界効果トランジスタの製造方法について、実施の形
態２０と同様、図３５および図３６を参照して説明す
る。なお、ソース領域７およびドレイン領域８の上に、
エピタキシャルシリコン層１０を形成するまでの工程
は、実施の形態１５の図２３〜図２５で説明した工程と
同じであるため、説明は省略する。

【０２１５】ただし、シリコン基板１には、主表面が
（１１１）方向に配向しているものを使用する。また、
本実施の形態はゲート電極の構造の相違を除けば、実施
の形態７にかかる電界効果トランジスタの製造方法に対
応するものである。

【０２１６】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。このシリコン片１０ａには、シリコン基板
１のような配向性は生じない。

【０２１７】次に、図３６を参照して、シリコン基板１
を水酸化カリウム溶液に浸漬する。シリコン基板１の水
酸化カリウム溶液への浸漬時間は、５ｍｏｌ／リットル
のＫＯＨ溶液に対して、１秒〜１００秒程度である。

【０２１８】ＫＯＨ溶液は、シリコンの選択エッチング
液として知られており、（１１１）面に対するエッチン
グ速度が遅い。シリコンエピタキシャル層１０とシリコ
ン片１０ａの間には、上述したような結晶配向性の違い
が存在するため、ＫＯＨ溶液によるエッチング速度は、
シリコン片１０ａの方が大幅に速い。

【０２１９】また、シリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて、ＫＯＨ溶液に晒される表面
積が大きいため、エッチング速度が速くなる。さらに、
平均膜厚で比較しても、サイドウォール９上のシリコン
片１０ａは、エピタキシャルシリコン層１０に比べて少
量である。

【０２２０】したがって、エピタキシャルシリコ層１０
がまだ十分に残っているような浸漬時間を設定すること
により、シリコン片１０ａを完全に除去することができ
る。なお、このような浸漬時間は、ＫＯＨ溶液の温度お
よび濃度によって異なる。以下、図２７〜図３０に示す
実施の形態１５の製造方法と同様の工程を経ることによ
り、電界効果トランジスタを完成させる。

【０２２１】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態６と同様、シ
リコン片１０ａを除去することにより、後にサリサイド
を形成した際に、サイドウォール９の上部に余分なサリ
サイド層が形成されるのを防止することができる。

【０２２２】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２２３】［実施の形態２２]実施の形態２２にかか
る電界効果トランジスタの製造方法について、実施の形
態２０および２１と同様、図３５および図３６を参照し
て説明する。なお、ソース領域７およびドレイン領域８
の上に、エピタキシャルシリコン層１０を形成するまで
の工程は、実施の形態１５の図２３〜図２５で説明した
工程と同じであるため、説明は省略する。また、本実施
の形態はゲート電極の構造の相違を除けば、実施の形態
８にかかる電界効果トランジスタの製造方法に対応する
ものである。

【０２２４】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２２５】次に、図３６を参照して、シリコン基板１
をフッ素と酸素のプラズマ雰囲気に晒す。このとき、シ
リコン基板１とプラズマとの間には特に電界を印加しな
いこのことにより、フッ素のプラズマによる化学的な反
応を用いて、シリコン片１０ａの等方的なエッチングを
行うことができる。

【０２２６】また、シリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて、プラズマに晒される表面積
が大きいため、エッチング速度が速くなる。さらに、平
均膜厚で比較しても、サイドウォール９上のシリコン片
１０ａは、エピタキシャルシリコン層１０に比べて少量
である。したがって、シリコン片１０ａが全てエッチン
グされてなおエピタキシャルシリコン層１０がまだ十分
に残っているようなエッチング時間を設定することによ
り、シリコン片１０ａを完全に除去することができる。
以下、図２７〜図３０に示す実施の形態１５の製造方法
と同様の工程を経ることにより、電界効果トランジスタ
を完成させる。

【０２２７】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態８と同様、シ
リコン片１０ａを除去することにより、後にサリサイド
を形成した際に、サイドウォール９の上部に余分なサリ
サイド層が形成されるのを防止することができる。

【０２２８】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２２９】なお、本実施の形態においては、ハロゲン
ガスとして、フッ素を用いた例について示したが、これ
は、塩素、臭素、沃素またはアスタチンを用いた場合に
ついても、同様の効果を得ることができる。

【０２３０】［実施の形態２３]実施の形態２３にかか
る電界効果トランジスタの製造方法について、図３７〜
図４１を参照して説明する。なお、ソース領域７および
ドレイン領域８の上に、エピタキシャルシリコン層１０
を形成するまでの工程は、実施の形態１５の図２３〜図
２５で説明した工程と同じであるため、説明は省略す
る。また、本実施の形態はゲート電極の構造の相違を除
けば、実施の形態９にかかる電界効果トランジスタの製
造方法に対応するものである。

【０２３１】図３７を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２３２】次に、図３８を参照して、チタン１２をス
パッタリング法により堆積する。チタン１２の膜厚さ
は、５０Å〜３０００Åである。次に、図３９を参照し
て、チタン１２を含むシリコン基板１を窒素雰囲気中に
て加熱処理する。加熱処理条件は、５００℃〜９００
℃、１０秒〜３００秒である。これにより、シリコンと
チタン１２の界面にチタンシリサイド１３が形成され
る。

【０２３３】次に、図４０を参照して、シリコン基板１
を硫酸と過酸化水素の混合溶液に浸漬する。このときの
混合溶液は、硫酸：過酸化水素＝４：１である。これに
より、未反応のチタン１２が除去される。

【０２３４】次に、図４１を参照して、シリコン基板１
上のチタンシリサイド１３をフッ酸を用いて除去する。
以下、図１９〜図２２に示す実施の形態１５の製造方法
と同様の工程を経ることにより、電界効果トランジスタ
を完成させる。

【０２３５】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、本実施の形態９と同様、
チタン１２とエピタキシャルシリコン層１０とがシリサ
イド反応を起こし、チタンシリサイド１３が形成され
る。次に、硫酸と過酸化水素水の混合溶液に浸漬するこ
とによって、チタンシリサイド１３が除去される。これ
により、後にサリサイドを形成した際に、サイドウォー
ル９の上部に余分なサリサイド層が形成されるのを防止
することができる。

【０２３６】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２３７】なお、本実施の形態においては、チタンに
おける例を示したが、これは、ハフニウム、ジルコニウ
ムまたはコバルトを用いた場合においても同様の作用効
果を得ることができる。

【０２３８】［実施の形態２４]実施の形態２４にかか
る電界効果トランジスタの製造方法について、図４２〜
図４４を参照して説明する。なお、本実施の形態は、上
記実施の形態２３の場合と比較して、サイドウォール９
の上に発生するシリコン片１０ａが少ない場合を示す。
したがって、ソース領域７およびドレイン領域８の上
に、エピタキシャルシリコン層１０を形成するまでの工
程は、実施の形態１５の図２３〜図２５で説明した工程
と同じであるため、説明は省略する。

【０２３９】図４２を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。ただし、発生するシリコン片１０ａは実施
の形態９の場合に比べ少量である。

【０２４０】次に、図４３を参照して、チタン１２をス
パッタリング法により堆積する。チタン１２の膜厚さ
は、実施の形態９と同様、５０Å〜３０００Åである。
次に、図４４を参照して、チタン１２を含むシリコン基
板１を窒素雰囲気中にて加熱処理する。加熱処理条件
は、５００℃〜９００℃、１０秒〜３００秒である。

【０２４１】これにより、シリコンとチタン１２の界面
にチタンシリサイド１３が形成される。また、シリコン
片１０ａの量が十分に少量であるため、シリコン片１０
ａは、チタン１２の中に拡散して消失する。その後、実
施の形態２３と同様に（図４０参照）、シリコン基板１
を硫酸と過酸化水素の混合溶液に浸漬する。このときの
混合溶液は、硫酸：過酸化水素＝４：１である。これに
より、未反応のチタン１２が除去される。以下、図２７
〜図３０に示す実施の形態１５の製造方法と同様の工程
を経ることにより、電界効果トランジスタを完成させ
る。

【０２４２】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、本実施の形態１０と同
様、チタン１２とエピタキシャルシリコン層１０とがシ
リサイド反応を起こし、チタンシリサイド１３が形成さ
れる。次に、硫酸と過酸化水素水の混合溶液に浸漬する
ことによって、チタンシリサイド１３が除去される。

【０２４３】次に、硫酸と過酸化水素水の混合溶液に浸
漬することによって、エピタキシャルシリコン層１０上
のチタンシリサイド１３が除去される。これにより、後
にサリサイドを形成した際に、サイドウォール９の上部
に余分なサリサイド層が形成されるのを防止することが
できる。

【０２４４】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２４５】なお、本実施の形態においては、チタンに
おける例を示したが、これは実施の形態９と同様に、ハ
フニウム、ジルコニウムまたはコバルトを用いた場合に
おいても同様の作用効果を得ることができる。

【０２４６】［実施の形態２５]実施の形態２５にかか
る電界効果トランジスタの製造方法について、実施の形
態２０、２１および２２と同様、図３５および図３６を
参照して説明する。なお、ソース領域７およびドレイン
領域８の上に、エピタキシャルシリコン層１０を形成す
るまでの工程は、実施の形態１５の図２３〜図２５で説
明した工程と同じであるため、説明は省略する。また、
本実施の形態はゲート電極の構造の相違を除けば、実施
の形態１１にかかる電界効果トランジスタの製造方法に
対応するものである。

【０２４７】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２４８】次に、図３６を参照して、研磨布を用いて
表面を研磨する。このとき、研磨によって、シリコン片
１０ａがこすり取られる。サイドウォール９に付着した
シリコン片１０ａは、エピタキシャルシリコン層１０に
比べて下地への付着力が小さい。このため、サイドウォ
ール９の上に生じたシリコン片１０ａを除去しながら、
エピタキシャルシリコン層１０をあまり除去しないよう
に研磨条件を設定することにより、シリコン片１０ａを
完全に除去することができる。また、有機アミン系溶剤
にコロイダルシリカまたはヒュームドシリカを添加した
研磨液の使用、ＫＯＨ溶剤または有機アンモニア系溶剤
の使用も可能である。

【０２４９】以下、図２７〜図３０に示す実施の形態１
５の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０２５０】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１１と同様、
シリコン片１０ａを除去することにより、後にサリサイ
ドを形成した際に、サイドウォール９の上部に余分なサ
リサイド層が形成されるのを防止することができる。

【０２５１】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２５２】なお、本実施の形態においては、研磨布に
よる研磨を例としてあげたが、ブラシや刷毛など他の研
磨方法による研磨によっても同様の結果が得られること
は言うまでもない。

【０２５３】［実施の形態２６]実施の形態２６にかか
る電界効果トランジスタの製造方法について、実施の形
態２０、２１、２２および２５と同様、図３５および図
３６を参照して説明する。なお、ソース領域７およびド
レイン領域８の上に、エピタキシャルシリコン層１０を
形成するまでの工程は、実施の形態１５の図２３〜図２
５で説明した工程と同じであるため、説明は省略する。
また、本実施の形態はゲート電極の構造の相違を除け
ば、実施の形態１２にかかる電界効果トランジスタの製
造方法に対応するものである。

【０２５４】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２５５】次に、図３６を参照して、氷結させた水を
高速でシリコン基板１の表面に衝突させる。この衝撃に
よって、シリコン片１０ａがこすり取られる。サイドウ
ォール９に付着したシリコン片１０ａは、エピタキシャ
ルシリコン層１０に比べて下地への付着力が小さい。

【０２５６】このため、サイドウォール９の上に生じた
シリコン片１０ａを除去しながら、エピタキシャルシリ
コン層１０をあまり除去しないように氷結させた水の衝
突条件を設定することにより、シリコン片１０ａを完全
に除去することができる。具体的な衝突条件としては、
氷結させた水の直径が５０μｍの粒子である場合、粒子
の速度は１００ｍ／ｓ〜３４０ｍ／ｓに設定される。

【０２５７】以下、図２７〜図３０に示す実施の形態１
５の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０２５８】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１２と同様、
シリコン片１０ａを除去することにより、後にサリサイ
ドを形成した際に、サイドウォール９の上部に余分なサ
リサイド層が形成されるのを防止することができる。

【０２５９】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２６０】なお、本実施の形態においては、氷結させ
た水についてあげたが、これは、アルコールのような有
機溶剤を氷結させた微粒子、ネオンやアルゴンやクリプ
トンのような希ガスなどを氷結させた微粒子、あるい
は、石英の粒のように常温で固体の微粒子による衝撃に
おいても、同様の効果が得られる。

【０２６１】［実施の形態２７]実施の形態２７にかか
る電界効果トランジスタの製造方法について、実施の形
態２０、２１、２２、２３および２６と同様、図３５お
よび図３６を参照して説明する。なお、ソース領域７お
よびドレイン領域８の上に、エピタキシャルシリコン層
１０を形成するまでの工程は、実施の形態１５の図２３
〜図２５で説明した工程と同じであるため、説明は省略
する。また、本実施の形態はゲート電極の構造の相違を
除けば、実施の形態１３にかかる電界効果トランジスタ
の製造方法に対応するものである。

【０２６２】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２６３】次に、図３６を参照して、シリコン基板１
の表面に純水をかけながら、同時に純水を介して超音波
を印加する。この超音波の働きによって、シリコン片１
０ａが取り去られる。サイドウォール９に付着したシリ
コン片１０ａは、エピタキシャルシリコン層１０に比べ
て下地への付着力が小さい。

【０２６４】このため、サイドウォール９の上に生じた
シリコン片１０ａを除去しながら、エピタキシャルシリ
コン層１０をあまり除去せず、シリコン片１０ａを完全
に除去することができる。

【０２６５】以下、図２７〜図３０に示す実施の形態１
５の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０２６６】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１３と同様、
シリコン片１０ａを除去することにより、後にサリサイ
ドを形成した際に、サイドウォール９の上部に余分なサ
リサイド層が形成されるのを防止することができる。

【０２６７】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２６８】［実施の形態２８]実施の形態２８にかか
る電界効果トランジスタの製造方法について、実施の形
態２０、２１、２２、２３、２４および２７と同様、図
３５および図３６を参照して説明する。なお、ソース領
域７およびドレイン領域８の上に、エピタキシャルシリ
コン層１０を形成するまでの工程は、実施の形態１５の
図２３〜図２５で説明した工程と同じであるため、説明
は省略する。また、本実施の形態はゲート電極の構造の
相違を除けば、実施の形態１４にかかる電界効果トラン
ジスタの製造方法に対応するものである。

【０２６９】図３５を参照して、実施の形態１５と同様
の工程により、エピタキシャルシリコン層１０を形成す
る。この時、サイドウォール９の上にシリコン片１０ａ
が発生する。

【０２７０】次に、図３６を参照して、シリコン基板１
の表面を塩素ガスに曝露する。このとき、塩素ガスのエ
ッチング作用により、シリコン片１０ａが取り去られ
る。シリコン片１０ａは、エピタキシャルシリコン層１
０に比べて、ハロゲンガスに曝される表面積が大きいた
め、エッチング速度が速くなる。さらに、平均膜厚で比
較しても、サイドウォール９上のシリコン片１０ａは、
エピタキシャルシリコン層１０に比べて少量である。

【０２７１】このため、シリコンエピタキシャル層１０
をそれほどエッチングすることなく、シリコン片１０ａ
を除去することができる。塩素ガスの具体的な条件とし
ては、塩素ガスの圧力が１×１０^-4Ｔｏｒｒ〜１×１０
^-7Ｔｏｒｒに設定される。

【０２７２】以下、図２７〜図３０に示す実施の形態１
５の製造方法と同様の工程を経ることにより、電界効果
トランジスタを完成させる。

【０２７３】以上、本実施の形態における電界効果トラ
ンジスタの製造方法によれば、実施の形態１４と同様、
シリコン片１０ａを除去することにより、後にサリサイ
ドを形成した際に、サイドウォール９の上部に余分なサ
リサイド層が形成されるのを防止することができる。

【０２７４】その結果、ソース電極１８とドレイン電極
１９との間の絶縁性が高められ、電気的信頼性の高い電
界効果トランジスタを形成することが可能になる。ま
た、熱処理を施すことなくシリコン片を除去できること
は、浅い接合の形成にとって有利である。

【０２７５】なお、上記実施の形態２０〜実施の形態２
８に示すシリコン片１０ａを除去する方法を有する電界
効果トランジスタの製造方法は、実施の形態１５〜実施
の形態１９に示す電界効果トランジスタの製造方法と組
み合わせることにより、より効果的にシリコン片１０ａ
を除去することができる。

【０２７６】なお、上記各実施の形態においては、ソー
ス／ドレイン領域にｎ型の不純物を導入したｎＭＯＳ電
界効果トランジスタについて説明したが、ソース／ドレ
イン領域にｐ型の不純物を導入したｐＭＯＳ電界効果ト
ランジスタであっても同様の作用効果を得ることが可能
である。

【０２７７】以上、今回開示した各実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。

【０２７８】

【発明の効果】この半導体装置の製造方法によれば、Ｍ
ＯＳ型トランジスタのソース／ドレイン領域とゲート電
極との間のサイドウォールの上に、半導体結晶が付着す
るが、絶縁処理工程により、その半導体結晶が酸化また
は除去され、ＭＯＳ型トランジスタのソース電極、ドレ
イン電極、ゲート電極の間がそれぞれ短絡することが防
止される。その結果、電気的な信頼性に優れた半導体装
置を得ることが可能になる。

【図面の簡単な説明】

【図１】 実施の形態１における電解効果トランジスタ
の製造方法のゲート電極６を形成するまでの工程を示す
断面図である。

【図２】 実施の形態１における電解効果トランジスタ
の製造方法のソース／ドレイン領域７、８を形成するま
での工程を示す断面図である。

【図３】 実施の形態１における電解効果トランジスタ
の製造方法のエピタキシャルシリコン層１０を形成する
までの工程を示す断面図である。

【図４】 実施の形態１における電解効果トランジスタ
の製造方法のシリコン酸化膜１１を形成するまでの工程
を示す断面図である。

【図５】 実施の形態１における電解効果トランジスタ
の製造方法の金属薄膜２２を形成するまでの工程を示す
断面図である。

【図６】 実施の形態１における電解効果トランジスタ
の製造方法のチタンシリサイド層２３を形成するまでの
工程を示す断面図である。

【図７】 実施の形態１における電解効果トランジスタ
の製造方法の未反応の金属薄膜２２を除去するまでの工
程を示す断面図である。

【図８】 実施の形態１における電解効果トランジスタ
の製造方法のソース電極１８およびドレイン電極１９を
形成するまでの工程を示す断面図である。

【図９】 実施の形態２における電解効果トランジスタ
の製造方法のシリコン酸化膜１１を形成するまでの工程
を示す断面図である。

【図１０】 実施の形態２における電解効果トランジス
タの製造方法のシリコン片１０ａを除去するまでの工程
を示す断面図である。

【図１１】 実施の形態３、実施の形態４および実施の
形態５における電解効果トランジスタの製造方法の酸素
イオン導入工程を示す断面図である。

【図１２】 実施の形態５における電解効果トランジス
タの製造方法のシリコン片１０ａを除去するまでの工程
を示す断面図である。

【図１３】 実施の形態６、実施の形態７、実施の形態
８、実施の形態１１、実施の形態１２、実施の形態１３
および実施の形態１４における電解効果トランジスタの
製造方法のエピタキシャルシリコン層１０を形成するま
での工程を示す断面図である。

【図１４】 実施の形態６、実施の形態７、実施の形態
８、実施の形態１１、実施の形態１２、実施の形態１３
および実施の形態１４における電解効果トランジスタの
製造方法のシリコン片１０ａを除去するまでの工程を示
す断面図である。

【図１５】 実施の形態９における電解効果トランジス
タの製造方法のエピタキシャルシリコン層１０を形成す
るまでの工程を示す断面図である。

【図１６】 実施の形態９における電解効果トランジス
タの製造方法の金属薄膜１２を形成するまでの工程を示
す断面図である。

【図１７】 実施の形態９における電解効果トランジス
タの製造方法のチタンシリサイド層１３を形成するまで
の工程を示す断面図である。

【図１８】 実施の形態９における電解効果トランジス
タの製造方法の未反応の金属薄膜２２を除去するまでの
工程を示す断面図である。

【図１９】 実施の形態９における電解効果トランジス
タの製造方法のチタンシリサイド層１３除去するまでの
工程を示す断面図である。

【図２０】 実施の形態１０における電解効果トランジ
スタの製造方法のエピタキシャルシリコン層１０を形成
するまでの工程を示す断面図である。

【図２１】 実施の形態１０における電解効果トランジ
スタの製造方法の金属薄膜１２を形成するまでの工程を
示す断面図である。

【図２２】 実施の形態１０における電解効果トランジ
スタの製造方法のチタンシリサイド層１３を形成するま
での工程を示す断面図である。

【図２３】 実施の形態１５における電解効果トランジ
スタの製造方法のゲート電極６を形成するまでの工程を
示す断面図である。

【図２４】 実施の形態１５における電解効果トランジ
スタの製造方法のソース／ドレイン領域７、８を形成す
るまでの工程を示す断面図である。

【図２５】 実施の形態１５における電解効果トランジ
スタの製造方法のエピタキシャルシリコン層１０を形成
するまでの工程を示す断面図である。

【図２６】 実施の形態１５における電解効果トランジ
スタの製造方法のシリコン酸化膜１１を形成するまでの
工程を示す断面図である。

【図２７】 実施の形態１５における電解効果トランジ
スタの製造方法の金属薄膜２２を形成するまでの工程を
示す断面図である。

【図２８】 実施の形態１５における電解効果トランジ
スタの製造方法のチタンシリサイド層２３を形成するま
での工程を示す断面図である。

【図２９】 実施の形態１５における電解効果トランジ
スタの製造方法の未反応の金属薄膜２２を除去するまで
の工程を示す断面図である。

【図３０】 実施の形態１５における電解効果トランジ
スタの製造方法のソース電極１８およびドレイン電極１
９を形成するまでの工程を示す断面図である。

【図３１】 実施の形態１６における電解効果トランジ
スタの製造方法のシリコン酸化膜１１を形成するまでの
工程を示す断面図である。

【図３２】 実施の形態１６における電解効果トランジ
スタの製造方法のシリコン片１０ａを除去するまでの工
程を示す断面図である。

【図３３】 実施の形態１７、実施の形態１８および実
施の形態１９における電解効果トランジスタの製造方法
の酸素イオン導入工程を示す断面図である。

【図３４】 実施の形態１９における電解効果トランジ
スタの製造方法のシリコン片１０ａを除去するまでの工
程を示す断面図である。

【図３５】 実施の形態２０、実施の形態２１、実施の
形態２２、実施の形態２５、実施の形態２６、実施の形
態２７および実施の形態２８における電解効果トランジ
スタの製造方法のエピタキシャルシリコン層１０を形成
するまでの工程を示す断面図である。

【図３６】 実施の形態２０、実施の形態２１、実施の
形態２２、実施の形態２５、実施の形態２６、実施の形
態２７および実施の形態２８における電解効果トランジ
スタの製造方法のシリコン片１０ａを除去するまでの工
程を示す断面図である。

【図３７】 実施の形態２３における電解効果トランジ
スタの製造方法のエピタキシャルシリコン層１０を形成
するまでの工程を示す断面図である。

【図３８】 実施の形態２３における電解効果トランジ
スタの製造方法の金属薄膜１２を形成するまでの工程を
示す断面図である。

【図３９】 実施の形態２３における電解効果トランジ
スタの製造方法のチタンシリサイド層１３を形成するま
での工程を示す断面図である。

【図４０】 実施の形態２３における電解効果トランジ
スタの製造方法の未反応の金属薄膜２２を除去するまで
の工程を示す断面図である。

【図４１】 実施の形態２３における電解効果トランジ
スタの製造方法のチタンシリサイド層１３除去するまで
の工程を示す断面図である。

【図４２】 実施の形態２４における電解効果トランジ
スタの製造方法のエピタキシャルシリコン層１０を形成
するまでの工程を示す断面図である。

【図４３】 実施の形態２４における電解効果トランジ
スタの製造方法の金属薄膜１２を形成するまでの工程を
示す断面図である。

【図４４】 実施の形態２４における電解効果トランジ
スタの製造方法のチタンシリサイド層１３を形成するま
での工程を示す断面図である。

【図４５】 従来の技術における第１の電解効果トラン
ジスタの製造方法のゲート電極６を形成するまでの工程
を示す断面図である。

【図４６】 従来の技術における第１の電解効果トラン
ジスタの製造方法のソース／ドレイン領域７、８を形成
するまでの工程を示す断面図である。

【図４７】 従来の技術における第１の電解効果トラン
ジスタの製造方法のエピタキシャルシリコン層１０を形
成するまでの工程を示す断面図である。

【図４８】 従来の技術における第１の電解効果トラン
ジスタの製造方法の金属薄膜２２を形成するまでの工程
を示す断面図である。

【図４９】 従来の技術における第１の電解効果トラン
ジスタの製造方法のチタンシリサイド層１３を形成する
までの工程を示す断面図である。

【図５０】 従来の技術における第１の電解効果トラン
ジスタの製造方法の未反応の金属薄膜２２を除去するま
での工程を示す断面図である。

【図５１】 従来の技術における第１の電解効果トラン
ジスタの製造方法のソース電極１８およびドレイン電極
１９を形成するまでの工程を示す断面図である。

【図５２】 従来の技術における第２の電解効果トラン
ジスタの製造方法のゲート電極６を形成するまでの工程
を示す断面図である。

【図５３】 従来の技術における第２の電解効果トラン
ジスタの製造方法のソース／ドレイン領域７、８を形成
するまでの工程を示す断面図である。

【図５４】 従来の技術における第２の電解効果トラン
ジスタの製造方法のエピタキシャルシリコン層１０を形
成するまでの工程を示す断面図である。

【図５５】 従来の技術における第２の電解効果トラン
ジスタの製造方法の金属薄膜２２を形成するまでの工程
を示す断面図である。

【図５６】 従来の技術における第２の電解効果トラン
ジスタの製造方法のチタンシリサイド層１３を形成する
までの工程を示す断面図である。

【図５７】 従来の技術における第２の電解効果トラン
ジスタの製造方法の未反応の金属薄膜２２を除去するま
での工程を示す断面図である。

【図５８】 従来の技術における第２の電解効果トラン
ジスタの製造方法のソース電極１８およびドレイン電極
１９を形成するまでの工程を示す断面図である。

【図５９】 従来の技術における第１の電解効果トラン
ジスタの製造方法の問題点を説明するための断面図であ
る。

【図６０】 従来の技術における第２の電解効果トラン
ジスタの製造方法の問題点を説明するための断面図であ
る。

【符号の説明】

１ シリコン基板、２ 素子分離絶縁膜、３ ゲート絶
縁膜、４ ポリシリコン膜、５ シリコン酸化膜、６
ゲート電極、７ａ，８ａ ｎ^- 不純物領域、９サイドウ
ォール、７ｂ，８ｂ ｎ⁺ 不純物領域、７ ソース領
域、８ ドレイン領域、１０ エピタキシャルシリコン
層、１０ａ シリコン片、１１ シリコン酸化膜、１
２，２２ 金属薄膜、１３，２３，２３ａ チタンシリ
サイド層、１４ 層間絶縁膜、１４ａ コンタクト孔、
１５ タングステンプラグ、１６ アルミ配線層、１８
ソース電極、１９ ドレイン電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸野 茂光 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 杉原 浩平 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 西岡 康隆 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山川 聡 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 徳田 安紀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F040 DA14 DC01 EC07 EF02 EH01 EH02 EH08 EJ03 EK05 FA03 FA07 FA16 FA19 FB02 FB04 FC00 FC05 FC06 FC15 5F045 AA20 AB02 AB03 AB32 AB33 AC11 AF03 AF13 CA05 CB05 HA14 HA15 HA16 5F052 DA01 DB01 JA01

Claims (18)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主表面に、素子分離絶縁膜
   により電気的に絶縁された素子形成領域を形成する工程
   と、 前記素子形成領域にゲート電極を形成する工程と、 前記素子形成領域の前記ゲート電極によって区切られた
   ２つの領域の一方の領域にソース領域を形成し、他方の
   領域にドレイン領域を形成する工程と、 前記ゲート電極の側壁に絶縁膜からなるサイドウォール
   を形成する工程と、 前記ソース領域および前記ドレイン領域の表面に、半導
   体薄膜を成長させる半導体薄膜成長工程と、 前記半導体薄膜成長工程において、前記サイドウォール
   の表面に発生した半導体結晶を酸化または除去すること
   により、前記ソース電極、前記ドレイン電極および前記
   ゲート電極の間をそれぞれ電気的に絶縁する絶縁処理工
   程と、を備えた半導体装置の製造方法。
2. 【請求項２】 前記半導体薄膜成長工程は、固相エピタ
   キシャル成長または気相選択エピタキシャル成長によっ
   て前記半導体薄膜を成長させる、請求項１に記載の半導
   体装置の製造方法。
3. 【請求項３】 前記絶縁処理工程は、前記半導体薄膜の
   表面を酸素を含む雰囲気に晒す酸化工程を含む、請求項
   １または請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記絶縁処理工程は、前記半導体薄膜の
   表面に酸素を含むイオンを導入することにより、前記半
   導体薄膜の表面を酸化する第１酸化工程を含む、請求項
   １または請求項２に記載の半導体装置の製造方法。
5. 【請求項５】 前記第１酸化工程の後に、前記半導体薄
   膜を含む前記半導体基板に加熱処理を施すことにより、
   前記半導体薄膜の表面をさらに酸化する第２酸化工程を
   さらに含む、請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記絶縁処理工程の後に、前記半導体薄
   膜をフッ酸を含む溶液に浸漬、またはフッ酸を含む気体
   に晒す除去工程を含む、請求項３〜請求項５のいずれか
   に記載の半導体装置の製造方法。
7. 【請求項７】 前記絶縁処理工程は、前記半導体薄膜を
   酸を含む溶液に浸漬、または酸を含む気体に晒す除去工
   程をさらに含む、請求項１または請求項２に記載の半導
   体装置の製造方法。
8. 【請求項８】 前記酸を含む溶液に浸漬、または酸を含
   む気体に晒す除去工程に、フッ酸と硝酸とを含む混合液
   を用いる、請求項７に記載の半導体装置の製造方法。
9. 【請求項９】 前記酸を含む溶液に浸漬、または酸を含
   む気体に晒す除去工程に、前記半導体基板の表面の面方
   位によってエッチング速度の異なる薬液を用いる、請求
   項７または請求項８に記載の半導体装置の製造方法。
10. 【請求項１０】 前記半導体基板の表面の面方位は（１
    １１）面であり、前記半導体薄膜を水酸化カリュウム溶
    液に浸漬することにより前記除去工程が行われる、請求
    項９に記載の半導体装置の製造方法。
11. 【請求項１１】 前記絶縁処理工程は、前記半導体薄膜
    を、フッ素、塩素、臭素、沃素、アスタチンからなる群
    より選択される少なくとも１種を含むガスと、酸素ガス
    との混合ガス雰囲気中のプラズマに晒す除去工程を含
    む、請求項１または請求項２に記載の半導体装置の製造
    方法。
12. 【請求項１２】 前記絶縁処理工程は、前記半導体薄膜
    の表面に、金属膜を形成する工程と、 前記金属膜を含む前記半導体基板に加熱処理を施す工程
    と、による除去工程を含む、請求項１または請求項２に
    記載の半導体装置の製造方法。
13. 【請求項１３】 前記絶縁処理工程は、硫酸と過酸化水
    素との混合液によるエッチング工程をさらに含む、請求
    項１２に記載の半導体装置の製造方法。
14. 【請求項１４】 前記金属膜を形成する工程は、チタ
    ン、コバルト、ジルコニウムおよびハフニウムのいずれ
    かを形成する、請求項１２または請求項１３に記載の半
    導体装置の製造方法。
15. 【請求項１５】 前記絶縁処理工程は、前記半導体薄膜
    の表面を研磨する除去工程を含む、請求項１または請求
    項２に記載の半導体装置の製造方法。
16. 【請求項１６】 前記絶縁処理工程は、前記半導体薄膜
    の表面に対して、微細な液体または微粒子を高速で照射
    する除去工程を含む、請求項１または請求項２に記載の
    半導体装置の製造方法。
17. 【請求項１７】 前記絶縁処理工程は、前記半導体薄膜
    を液体中に浸漬あるいは液体をかけながら、前記半導体
    薄膜の表面に対して超音波を照射する除去工程を含む、
    請求項１または請求項２に記載の半導体装置の製造方
    法。
18. 【請求項１８】 前記絶縁処理工程は、前記半導体薄膜
    の表面に、フッ素、塩素、臭素、沃素またはアスタチン
    のいずれかを含むハロゲンガスに晒す除去工程を含む、
    請求項１または請求項２に記載の半導体装置の製造方
    法。