JP2000091270A - 強誘電体容量で用いる電極のスパッタ成長方法 - Google Patents
強誘電体容量で用いる電極のスパッタ成長方法Info
- Publication number
- JP2000091270A JP2000091270A JP10261737A JP26173798A JP2000091270A JP 2000091270 A JP2000091270 A JP 2000091270A JP 10261737 A JP10261737 A JP 10261737A JP 26173798 A JP26173798 A JP 26173798A JP 2000091270 A JP2000091270 A JP 2000091270A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputter
- ferroelectric
- partial pressure
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000001301 oxygen Substances 0.000 claims abstract description 47
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 47
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 26
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 34
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 33
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 27
- 238000004544 sputter deposition Methods 0.000 claims description 26
- 230000004907 flux Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 5
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 154
- 239000000463 material Substances 0.000 description 16
- 230000006866 deterioration Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- 239000013039 cover film Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0084—Producing gradient compositions
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、強誘電体メモリセルに用いる電極の
スパッタ成長方法に関し、良好な容量特性を保つ温度
で、連続的に、しかも簡便に成膜するスパッタ成長方法
を提供することを目的とする。 【解決手段】 下部電極、強誘電体膜及び上部電極から
構成される強誘電体容量における上部及び下部電極の少
なくとも一方の電極に用いられる金属及びこの金属酸化
物の両方からなる導電性積層膜のスパッタ成長方法であ
って、酸素含有のスパッタガス組成を変えずに、直流入
力電力のみ変化させることにより、導電性積層膜の組成
を連続的に制御するスパッタ成長方法。
スパッタ成長方法に関し、良好な容量特性を保つ温度
で、連続的に、しかも簡便に成膜するスパッタ成長方法
を提供することを目的とする。 【解決手段】 下部電極、強誘電体膜及び上部電極から
構成される強誘電体容量における上部及び下部電極の少
なくとも一方の電極に用いられる金属及びこの金属酸化
物の両方からなる導電性積層膜のスパッタ成長方法であ
って、酸素含有のスパッタガス組成を変えずに、直流入
力電力のみ変化させることにより、導電性積層膜の組成
を連続的に制御するスパッタ成長方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
強誘電体容量で用いる電極のスパッタ成長方法に関し、
特に電極の組成を連続的に制御するスパッタ成長方法及
びこの成長方法を用いた強誘電体容量の製造方法に関す
る。
強誘電体容量で用いる電極のスパッタ成長方法に関し、
特に電極の組成を連続的に制御するスパッタ成長方法及
びこの成長方法を用いた強誘電体容量の製造方法に関す
る。
【０００２】
【従来の技術】半導体メモリとして最もよく用いられて
いるダイナミックランダムアクセスメモリ（以下ＤＲＡ
Ｍ）は年々その集積度を高めており、現在ギガビットク
ラスの集積度を目指して開発が進められている。高集積
化のためには、素子の微細化が必要であるが、トランジ
スタと容量の組が１ビットを構成するので、トランジス
タの微細化とともに、容量素子の微細化は重要である。
いるダイナミックランダムアクセスメモリ（以下ＤＲＡ
Ｍ）は年々その集積度を高めており、現在ギガビットク
ラスの集積度を目指して開発が進められている。高集積
化のためには、素子の微細化が必要であるが、トランジ
スタと容量の組が１ビットを構成するので、トランジス
タの微細化とともに、容量素子の微細化は重要である。
【０００３】この容量に関しては、微細化に伴う容量減
を抑え蓄積容量を確保するために、容量膜の高誘電率化
の研究が盛んに行われている。また、強誘電体膜を用い
ることにより、外部電極を遮断しても情報の消失のない
不揮発性メモリ（以下ＦｅＲＡＭ）の作製が可能なこと
から非常に注目を集めている。
を抑え蓄積容量を確保するために、容量膜の高誘電率化
の研究が盛んに行われている。また、強誘電体膜を用い
ることにより、外部電極を遮断しても情報の消失のない
不揮発性メモリ（以下ＦｅＲＡＭ）の作製が可能なこと
から非常に注目を集めている。
【０００４】このようなＤＲＡＭやＦｅＲＡＭでは、
高、強誘電材料の選択も重要であるが、これら誘電体に
接する電極をどのような材料を用いて、どのように作る
かといったことも非常に重要な技術事項である。この理
由は、高、強誘電体材料は複合金属酸化物であるため、
容量膜自体の還元と同時に電極の酸化をも引き起こし、
その結果、リーク電流の増大、誘電率の低下、残留分極
の減少など、容量特性の劣化を引き起こすためである。
そこで、電極材料として、酸化しにくい白金などの貴金
属や、すでに酸化状態にある導電性の酸化物薄膜が用い
られる。しかしながら、強誘電体容量においては、分極
反転の繰り返しによる残留分極値が減少する「疲労」と
いう現象が見られ、ＦｅＲＡＭに応用する上で重要な課
題となっている。
高、強誘電材料の選択も重要であるが、これら誘電体に
接する電極をどのような材料を用いて、どのように作る
かといったことも非常に重要な技術事項である。この理
由は、高、強誘電体材料は複合金属酸化物であるため、
容量膜自体の還元と同時に電極の酸化をも引き起こし、
その結果、リーク電流の増大、誘電率の低下、残留分極
の減少など、容量特性の劣化を引き起こすためである。
そこで、電極材料として、酸化しにくい白金などの貴金
属や、すでに酸化状態にある導電性の酸化物薄膜が用い
られる。しかしながら、強誘電体容量においては、分極
反転の繰り返しによる残留分極値が減少する「疲労」と
いう現象が見られ、ＦｅＲＡＭに応用する上で重要な課
題となっている。
【０００５】これに関して、上下電極にＩｒＯ2電極を
用いることにより疲労特性が大きく改善するということ
が、特開平７−２４５２３７等で開示されている。これ
らの特性劣化防止の要因は、強誘電体材料の拡散ブロッ
クとして働くことにあるとの記載がある。
用いることにより疲労特性が大きく改善するということ
が、特開平７−２４５２３７等で開示されている。これ
らの特性劣化防止の要因は、強誘電体材料の拡散ブロッ
クとして働くことにあるとの記載がある。
【０００６】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６５，
Ｐ．１９（１９９４）では、ＰＺＴ容量の上下電極材料
に酸化イリジウム（ＩｒＯ2）を用いることによりＰＺ
Ｔ容量の疲労を抑え、良好な容量特性の確保に成功して
いる。このＩｒＯ2は、Ｉｒをターゲットとし、室温で
Ａｒ／Ｏ2混合ガスを用いた反応性スパッタ法により成
膜したあと、４００℃でアニールを行って形成してい
る。
Ｐ．１９（１９９４）では、ＰＺＴ容量の上下電極材料
に酸化イリジウム（ＩｒＯ2）を用いることによりＰＺ
Ｔ容量の疲労を抑え、良好な容量特性の確保に成功して
いる。このＩｒＯ2は、Ｉｒをターゲットとし、室温で
Ａｒ／Ｏ2混合ガスを用いた反応性スパッタ法により成
膜したあと、４００℃でアニールを行って形成してい
る。
【０００７】しかし、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．３６，Ｐ．１７２２（１９９７）で述べられている
ように、室温の反応性ＲＦスパッタで形成されたには、
アニールを行ってもＩｒ相が消滅せずに界面付近にも混
在し続ける。このように酸化状態の不完全な電極を用い
ると、電極／ＰＺＴ界面で界面変質が生じ、その結果、
容量特性が劣化する。
ｓ．３６，Ｐ．１７２２（１９９７）で述べられている
ように、室温の反応性ＲＦスパッタで形成されたには、
アニールを行ってもＩｒ相が消滅せずに界面付近にも混
在し続ける。このように酸化状態の不完全な電極を用い
ると、電極／ＰＺＴ界面で界面変質が生じ、その結果、
容量特性が劣化する。
【０００８】不十分に酸化された上部電極に適用した場
合に界面が変質する理由は、酸化イリジウムは、酸素の
拡散ブロックとしてはたらくため、ＰＺＴ界面への酸素
供給を遮断しながら、ＰＺＴ界面の酸素を奪い取ってし
まうためと考えられる。したがって、下部電極では、酸
化イリジウムの上にＰＺＴが形成されており、ＰＺＴ界
面で酸素が欠乏しても、ＰＺＴ表面から酸素を補給され
るため、上部電極で発生するような界面変質は起こりに
くい。
合に界面が変質する理由は、酸化イリジウムは、酸素の
拡散ブロックとしてはたらくため、ＰＺＴ界面への酸素
供給を遮断しながら、ＰＺＴ界面の酸素を奪い取ってし
まうためと考えられる。したがって、下部電極では、酸
化イリジウムの上にＰＺＴが形成されており、ＰＺＴ界
面で酸素が欠乏しても、ＰＺＴ表面から酸素を補給され
るため、上部電極で発生するような界面変質は起こりに
くい。
【０００９】一方、高温で成膜する例として、Ｊｏｕｎ
ａｌ ｏｆ ｔｈｅ ＫｏｒｅａｎＰｈｙｓｉｃａｌ
Ｓｏｃｉｅｔｙ，３２，Ｐ．Ｓ１３４９によると、５３
０℃の反応性ＲＦスパッタにより十分に酸化されたを成
膜する手法を提案されている。しかし、特に上部電極に
この手法を適用すると、すでに形成されているＰＺＴ表
面を低圧下で高温の状態に曝すことになり、表面変質を
引き起こして容量特性の劣化をまねく。したがって、成
膜温度が高すぎるのも問題である。
ａｌ ｏｆ ｔｈｅ ＫｏｒｅａｎＰｈｙｓｉｃａｌ
Ｓｏｃｉｅｔｙ，３２，Ｐ．Ｓ１３４９によると、５３
０℃の反応性ＲＦスパッタにより十分に酸化されたを成
膜する手法を提案されている。しかし、特に上部電極に
この手法を適用すると、すでに形成されているＰＺＴ表
面を低圧下で高温の状態に曝すことになり、表面変質を
引き起こして容量特性の劣化をまねく。したがって、成
膜温度が高すぎるのも問題である。
【００１０】したがって、電極形成のプロセスにおいて
は、電極の強誘電体膜に接する部分が、充分酸化するこ
とができるプロセスであることが必要であり、さらにこ
の充分な酸化を表面変質が発生しない比較的低温で行う
必要がある。
は、電極の強誘電体膜に接する部分が、充分酸化するこ
とができるプロセスであることが必要であり、さらにこ
の充分な酸化を表面変質が発生しない比較的低温で行う
必要がある。
【００１１】さらに電極上には、容量形成後に配線を形
成する必要があるが、電極が酸化物であると配線材料と
電極材料の界面で配線材料が酸化され、接続不良を引き
起こす。したがって、容量電極と配線材料が接触する部
分は酸化物以外の材料で形成されることが好ましい。し
かしながら、従来の方法では、金属酸化物と金属を連続
して形成する方法がなく、プロセスが非常に煩雑になる
といった欠点があった。このような構造自体は、例えば
特開平８−５１１６５号公報、特開平９−１４８５３５
号公報等に提案があったが、形成方法についての具体的
な記載がなかった。
成する必要があるが、電極が酸化物であると配線材料と
電極材料の界面で配線材料が酸化され、接続不良を引き
起こす。したがって、容量電極と配線材料が接触する部
分は酸化物以外の材料で形成されることが好ましい。し
かしながら、従来の方法では、金属酸化物と金属を連続
して形成する方法がなく、プロセスが非常に煩雑になる
といった欠点があった。このような構造自体は、例えば
特開平８−５１１６５号公報、特開平９−１４８５３５
号公報等に提案があったが、形成方法についての具体的
な記載がなかった。
【００１２】
【発明が解決しようとする課題】本発明はこのような問
題に鑑みなされたものであり、強誘電体メモリセルに用
いる電極のスパッタ成長方法に関し、良好な容量特性を
保つ温度で、連続的に、しかも簡便に成膜するスパッタ
成長方法を提供することを目的とする。
題に鑑みなされたものであり、強誘電体メモリセルに用
いる電極のスパッタ成長方法に関し、良好な容量特性を
保つ温度で、連続的に、しかも簡便に成膜するスパッタ
成長方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、下部電極、強
誘電体膜及び上部電極から構成される強誘電体容量にお
ける上部及び下部電極の少なくとも一方の電極に用いら
れる金属及びこの金属酸化物の両方からなる導電性積層
膜のスパッタ成長方法であって、酸素含有のスパッタガ
ス組成を変えずに、直流入力電力のみ変化させることに
より、導電性積層膜の組成を連続的に制御するスパッタ
成長方法に関する。このスパッタ成長時に、スパッタガ
ス中の酸素分圧を制御することにより、特に金属酸化物
結晶の配向性を制御することが可能である。また成膜温
度については、従来より用いられている温度で成膜する
ことは可能であるが、金属酸化物を充分酸化することが
できる１８０℃以上で成膜することが好ましい。また、
この成膜方法を上部電極に用いる場合は、成膜過程にお
いて、表面が劣化することもない４００℃以下で成膜す
ることが好ましく、さらには３００℃以下で成膜するこ
とが好ましい。また、成膜温度を制御することによる金
属酸化物結晶の配向性を制御することが可能である。
誘電体膜及び上部電極から構成される強誘電体容量にお
ける上部及び下部電極の少なくとも一方の電極に用いら
れる金属及びこの金属酸化物の両方からなる導電性積層
膜のスパッタ成長方法であって、酸素含有のスパッタガ
ス組成を変えずに、直流入力電力のみ変化させることに
より、導電性積層膜の組成を連続的に制御するスパッタ
成長方法に関する。このスパッタ成長時に、スパッタガ
ス中の酸素分圧を制御することにより、特に金属酸化物
結晶の配向性を制御することが可能である。また成膜温
度については、従来より用いられている温度で成膜する
ことは可能であるが、金属酸化物を充分酸化することが
できる１８０℃以上で成膜することが好ましい。また、
この成膜方法を上部電極に用いる場合は、成膜過程にお
いて、表面が劣化することもない４００℃以下で成膜す
ることが好ましく、さらには３００℃以下で成膜するこ
とが好ましい。また、成膜温度を制御することによる金
属酸化物結晶の配向性を制御することが可能である。
【００１４】さらに本発明は、上記スパッタ成長方法を
用いて、電極を形成した強誘電体容量に関する。
用いて、電極を形成した強誘電体容量に関する。
【００１５】さらに本発明は、上記スパッタ成長方法を
用いて基板上に下部電極を形成する工程と、この下部電
極上にパイロクロア構造膜を成膜する工程と、該パイロ
クロア構造膜上に上部電極の一部となる薄い金属酸化物
膜を形成する工程と、次いでこのパイロクロア構造膜を
前記金属酸化物膜が覆った状態で熱処理を行い、パイロ
クロア構造膜を強誘電体膜に相転移させる工程とを含む
強誘電体容量の製造方法に関する。
用いて基板上に下部電極を形成する工程と、この下部電
極上にパイロクロア構造膜を成膜する工程と、該パイロ
クロア構造膜上に上部電極の一部となる薄い金属酸化物
膜を形成する工程と、次いでこのパイロクロア構造膜を
前記金属酸化物膜が覆った状態で熱処理を行い、パイロ
クロア構造膜を強誘電体膜に相転移させる工程とを含む
強誘電体容量の製造方法に関する。
【００１６】本願発明者らは、強誘電体容量の電極とし
て用いる金属及びこの金属酸化物の両方からなる導電性
積層膜をスパッタ成長により形成する際に、特にターゲ
ット間のバイアス印加を直流方式にし、スパッタガス組
成、酸素分圧、成膜温度等の条件を変えずに、直流入力
電力のみを変化させることにより、比較的低温にて導電
性積層膜の組成すなわち酸化状態を制御できることを見
出し本発明に到った。
て用いる金属及びこの金属酸化物の両方からなる導電性
積層膜をスパッタ成長により形成する際に、特にターゲ
ット間のバイアス印加を直流方式にし、スパッタガス組
成、酸素分圧、成膜温度等の条件を変えずに、直流入力
電力のみを変化させることにより、比較的低温にて導電
性積層膜の組成すなわち酸化状態を制御できることを見
出し本発明に到った。
【００１７】さらに、このときの酸素分圧、成膜温度
が、導電性積層膜中の金属酸化物結晶の配向に影響があ
ることを見出した。すなわち、スパッタ成膜中の酸素分
圧として特定範囲の酸素分圧を選択し、制御することに
より、成膜する金属酸化物の結晶配向を制御することが
可能である。また同時に、スパッタ成膜中の成膜温度と
して特定範囲の温度を選択し、制御することにより、成
膜する金属酸化物の結晶配向を制御することが可能であ
る。
が、導電性積層膜中の金属酸化物結晶の配向に影響があ
ることを見出した。すなわち、スパッタ成膜中の酸素分
圧として特定範囲の酸素分圧を選択し、制御することに
より、成膜する金属酸化物の結晶配向を制御することが
可能である。また同時に、スパッタ成膜中の成膜温度と
して特定範囲の温度を選択し、制御することにより、成
膜する金属酸化物の結晶配向を制御することが可能であ
る。
【００１８】したがって、これらの組み合わせ、すなわ
ち、最適な酸素分圧、最適な温度設定のもとで、直流入
力電力を変化させることにより、導電性積層膜の組成の
制御及びこの導電性積層膜を形成する金属酸化物の結晶
配向を制御することが可能となる。
ち、最適な酸素分圧、最適な温度設定のもとで、直流入
力電力を変化させることにより、導電性積層膜の組成の
制御及びこの導電性積層膜を形成する金属酸化物の結晶
配向を制御することが可能となる。
【００１９】本発明のスパッタ成長方法により、電極を
形成した強誘電体容量は、強誘電体膜と電極界面におけ
る金属酸化物の酸化状態を制御し、容量特性が劣化しな
い程度の低温にて充分な酸化を行うことができ、疲労劣
化が起こりにくいのみならず、金属酸化物の配向の制御
により残留分極率の向上を図ることも可能である。
形成した強誘電体容量は、強誘電体膜と電極界面におけ
る金属酸化物の酸化状態を制御し、容量特性が劣化しな
い程度の低温にて充分な酸化を行うことができ、疲労劣
化が起こりにくいのみならず、金属酸化物の配向の制御
により残留分極率の向上を図ることも可能である。
【００２０】本発明のスパッタ成長方法を特に下部電極
の形成に用いて、組成及び結晶配向が揃った導電性積層
膜を形成し、この導電性積層膜上にパイロクロア構造膜
を形成することにより、パイロクロア構造膜の結晶配向
を揃えることができる。このような結晶構造の揃ったパ
イロクロア構造膜を相転移させて成る強誘電体膜は、結
晶構造が揃ったペロブスカイト構造を示し、良好な残留
分極を示す。
の形成に用いて、組成及び結晶配向が揃った導電性積層
膜を形成し、この導電性積層膜上にパイロクロア構造膜
を形成することにより、パイロクロア構造膜の結晶配向
を揃えることができる。このような結晶構造の揃ったパ
イロクロア構造膜を相転移させて成る強誘電体膜は、結
晶構造が揃ったペロブスカイト構造を示し、良好な残留
分極を示す。
【００２１】すなわち、単にパイロクロア構造膜を単に
熱処理すれば良好なペロブスカイト構造を得ることがで
きるということではなく、下地の金属酸化物の結晶構造
を制御する必要があるのである。通常に金属酸化物膜を
形成した場合は、無配向膜となるため、先に述べた酸素
分圧の制御、温度の制御を行うことは、より残留分極率
の高いペロブスカイト構造を得る上で非常に有効な手段
である。
熱処理すれば良好なペロブスカイト構造を得ることがで
きるということではなく、下地の金属酸化物の結晶構造
を制御する必要があるのである。通常に金属酸化物膜を
形成した場合は、無配向膜となるため、先に述べた酸素
分圧の制御、温度の制御を行うことは、より残留分極率
の高いペロブスカイト構造を得る上で非常に有効な手段
である。
【００２２】
【実施例】（実施例１）第１図は、本発明による上部電
極を含む強誘電体メモリセルの構造である。強誘電体容
量１は、下部電極１２、強誘電体膜１３、上部電極１５
から構成される。演算回路やメモリセルに用いるトラン
ジスタ２は、ソース及びドレイン２１、ゲート電極２２
等により構成され、この上に形成された層間膜３１と下
部電極１２の密着性が問題になる場合には、適宜密着層
１１を挿入する。また、上部電極と強誘電体膜界面に、
上部電極の一部として本発明である金属酸化物膜１４を
もうける。以下で、本発明による上部電極を含む強誘電
体メモリセルの製造方法を述べる。
極を含む強誘電体メモリセルの構造である。強誘電体容
量１は、下部電極１２、強誘電体膜１３、上部電極１５
から構成される。演算回路やメモリセルに用いるトラン
ジスタ２は、ソース及びドレイン２１、ゲート電極２２
等により構成され、この上に形成された層間膜３１と下
部電極１２の密着性が問題になる場合には、適宜密着層
１１を挿入する。また、上部電極と強誘電体膜界面に、
上部電極の一部として本発明である金属酸化物膜１４を
もうける。以下で、本発明による上部電極を含む強誘電
体メモリセルの製造方法を述べる。
【００２３】Ｓｉ基板に演算回路を構成するトランジス
タおよびメモリセル内のパストランジスタ２を形成した
後、層間絶縁膜３１として例えばＢＰＳＧを形成する。
表面の段差をなくし、平坦面上に容量を形成するために
ＣＭＰ法により層間膜表面を平坦化する。
タおよびメモリセル内のパストランジスタ２を形成した
後、層間絶縁膜３１として例えばＢＰＳＧを形成する。
表面の段差をなくし、平坦面上に容量を形成するために
ＣＭＰ法により層間膜表面を平坦化する。
【００２４】次に容量作製工程について説明する。平坦
化した層間膜上に下部電極１２を成膜する。このとき、
層間膜と下部電極の密着性が悪い場合には、適宜密着層
１１を設ける。ここでは、下部電極として白金（Ｐｔ）
を用いるが、密着層としてチタン（Ｔｉ）を用いれば、
層間絶縁膜として用いる酸化膜とＰｔとの密着性は飛躍
的に向上する。下部電極としてイリジウム（Ｉｒ）を用
いる場合もＴｉは密着層として有効にはたらくが、イリ
ジウムの酸化膜である酸化イリジウム（ＩｒＯ 2）も適
用可能である。イリジウムと酸化イリジウムは、同一タ
ーゲットで成膜可能であることから、プロセスの簡便性
を考慮すると、イリジウム電極の密着層とし酸化イリジ
ウムを用いることが好ましい。
化した層間膜上に下部電極１２を成膜する。このとき、
層間膜と下部電極の密着性が悪い場合には、適宜密着層
１１を設ける。ここでは、下部電極として白金（Ｐｔ）
を用いるが、密着層としてチタン（Ｔｉ）を用いれば、
層間絶縁膜として用いる酸化膜とＰｔとの密着性は飛躍
的に向上する。下部電極としてイリジウム（Ｉｒ）を用
いる場合もＴｉは密着層として有効にはたらくが、イリ
ジウムの酸化膜である酸化イリジウム（ＩｒＯ 2）も適
用可能である。イリジウムと酸化イリジウムは、同一タ
ーゲットで成膜可能であることから、プロセスの簡便性
を考慮すると、イリジウム電極の密着層とし酸化イリジ
ウムを用いることが好ましい。
【００２５】以上のように形成した下部電極上に強誘電
体膜１３を成膜する。ここでは、強誘電体膜としてＺｒ
／Ｔｉ＝０．３５／０．６５という組成のターゲットを
用いてスパッタ法により成膜したチタン酸ジルコン酸鉛
（ＰＺＴ）を用いた。基板温度を４５０〜５００℃とし
て高配向を有する準安定相であるパイロクロア相を成膜
し、６００℃で酸素アニールを行うことにより、強誘電
性ペロブスカイト構造に転移させる。
体膜１３を成膜する。ここでは、強誘電体膜としてＺｒ
／Ｔｉ＝０．３５／０．６５という組成のターゲットを
用いてスパッタ法により成膜したチタン酸ジルコン酸鉛
（ＰＺＴ）を用いた。基板温度を４５０〜５００℃とし
て高配向を有する準安定相であるパイロクロア相を成膜
し、６００℃で酸素アニールを行うことにより、強誘電
性ペロブスカイト構造に転移させる。
【００２６】ＰＺＴは、Ｚｒ／Ｔｉ組成比によってその
容量特性が大きく変化する。強誘電体メモリに用いるＰ
ＺＴ膜としては、室温で低抗電圧かつ高残留分極の材料
が望ましく、このような観点から最適なＺｒ／Ｔｉ組成
はＺｒ／Ｔｉ＝０．４５／０．５５〜０．３０／０．７
０である。強誘電体材料として、同じく室温で低抗電圧
かつ高残留分極を示すＳｒＢｉ2Ｔａ2Ｏ9やこの材料の
Ｔａの一部をＮｂに置き換えた材料も有効である。強誘
電体の成膜方法は、スパッタ法の他にもゾルゲル法、Ｍ
ＯＤ法、ＣＶＤ法、レーザーアブレーション法のいずれ
も適用可能である。
容量特性が大きく変化する。強誘電体メモリに用いるＰ
ＺＴ膜としては、室温で低抗電圧かつ高残留分極の材料
が望ましく、このような観点から最適なＺｒ／Ｔｉ組成
はＺｒ／Ｔｉ＝０．４５／０．５５〜０．３０／０．７
０である。強誘電体材料として、同じく室温で低抗電圧
かつ高残留分極を示すＳｒＢｉ2Ｔａ2Ｏ9やこの材料の
Ｔａの一部をＮｂに置き換えた材料も有効である。強誘
電体の成膜方法は、スパッタ法の他にもゾルゲル法、Ｍ
ＯＤ法、ＣＶＤ法、レーザーアブレーション法のいずれ
も適用可能である。
【００２７】強誘電体膜形成後、上部電極としてＩｒ１
５／ＩｒＯ2１４積層構造の膜を成膜する。初期に形成
するは容量特性の劣化を防止することが可能であり、そ
の上に形成するＩｒは上部電極上に形成される配線材料
との接続状態を良好に保つためと電極の抵抗を下げるた
めに設ける。
５／ＩｒＯ2１４積層構造の膜を成膜する。初期に形成
するは容量特性の劣化を防止することが可能であり、そ
の上に形成するＩｒは上部電極上に形成される配線材料
との接続状態を良好に保つためと電極の抵抗を下げるた
めに設ける。
【００２８】この導電性積層膜は、ＩｒターゲットとＡ
ｒ／Ｏ2混合ガスを用いた反応性スパッタにより成膜す
る。図２に、横軸にスパッタ時のＩｒフラックス、縦軸
に酸素分圧をとり、成膜条件と膜の組成の関係を示す。
Ｉｒフラックスは、直流入力電力により制御でき、直流
入力電力とＩｒフラックスの関係は比例関係にある。図
２の上軸には各Ｉｒフラックスに対応する直流入力電力
を示す。また、スパッタガス組成、すなわちＡｒ／Ｏ2
のガス比率を成膜時は７５／２５の一定値の制御した。
図２の右軸には全圧を示す。また、このときの成膜温度
は、２００℃である。図２に示したように、一定のＩｒ
フラックスに対しては低酸素分圧ではＩｒ金属が成膜さ
れ、酸素分圧の上昇に伴って徐々に相が混じってくる。
さらに高酸素分圧になると単相の膜が得られる。Ｉｒ供
給量が増大するとを得るために必要な酸素分圧は上昇す
る。見方を変えると、一定の酸素分圧下では、Ｉｒフラ
ックスを増大させていくと、Ｉｒ単相から、ＩｒＯ2と
Ｉｒの混合相、ＩｒＯ2単相と変化することがわかる。
したがって、この性質を利用することにより、スパッタ
ガス組成、成膜温度等を全く変えずに、直流入力電力を
変化させるだけでＩｒ、ＩｒＯ2の組成を自由に制御で
きることがわかる。具体的には、Ｉｒフラックス／酸素
分圧比が３．０×１０15［原子／（ｃｍ2・sec・ｍＴｏ
ｒｒ）］以下では、ＩｒＯ2単相の膜が得られ、４．０
×１０15［原子／（ｃｍ2・sec・ｍＴｏｒｒ）］以上で
はＩｒ単相の膜が得られるので、酸化雰囲気中でもＩｒ
フラックスを所定の量以上とすることによって、金属Ｉ
ｒを得ることができる。
ｒ／Ｏ2混合ガスを用いた反応性スパッタにより成膜す
る。図２に、横軸にスパッタ時のＩｒフラックス、縦軸
に酸素分圧をとり、成膜条件と膜の組成の関係を示す。
Ｉｒフラックスは、直流入力電力により制御でき、直流
入力電力とＩｒフラックスの関係は比例関係にある。図
２の上軸には各Ｉｒフラックスに対応する直流入力電力
を示す。また、スパッタガス組成、すなわちＡｒ／Ｏ2
のガス比率を成膜時は７５／２５の一定値の制御した。
図２の右軸には全圧を示す。また、このときの成膜温度
は、２００℃である。図２に示したように、一定のＩｒ
フラックスに対しては低酸素分圧ではＩｒ金属が成膜さ
れ、酸素分圧の上昇に伴って徐々に相が混じってくる。
さらに高酸素分圧になると単相の膜が得られる。Ｉｒ供
給量が増大するとを得るために必要な酸素分圧は上昇す
る。見方を変えると、一定の酸素分圧下では、Ｉｒフラ
ックスを増大させていくと、Ｉｒ単相から、ＩｒＯ2と
Ｉｒの混合相、ＩｒＯ2単相と変化することがわかる。
したがって、この性質を利用することにより、スパッタ
ガス組成、成膜温度等を全く変えずに、直流入力電力を
変化させるだけでＩｒ、ＩｒＯ2の組成を自由に制御で
きることがわかる。具体的には、Ｉｒフラックス／酸素
分圧比が３．０×１０15［原子／（ｃｍ2・sec・ｍＴｏ
ｒｒ）］以下では、ＩｒＯ2単相の膜が得られ、４．０
×１０15［原子／（ｃｍ2・sec・ｍＴｏｒｒ）］以上で
はＩｒ単相の膜が得られるので、酸化雰囲気中でもＩｒ
フラックスを所定の量以上とすることによって、金属Ｉ
ｒを得ることができる。
【００２９】膜の成膜条件が膜質等に及ぼす影響をさら
に詳しく述べる。図３は、スパッタ時の基板温度を変化
させたときのＩｒＯ2のＸ線回折スペクトルである。室
温での成膜では、得られる膜は非晶質であることがわか
る。図３からは、成膜温度２００℃で、（１１０）及び
（２１０）のピークが認められ結晶が得られることがわ
かるが、１８０℃以上では結晶化していることを確認し
ている。
に詳しく述べる。図３は、スパッタ時の基板温度を変化
させたときのＩｒＯ2のＸ線回折スペクトルである。室
温での成膜では、得られる膜は非晶質であることがわか
る。図３からは、成膜温度２００℃で、（１１０）及び
（２１０）のピークが認められ結晶が得られることがわ
かるが、１８０℃以上では結晶化していることを確認し
ている。
【００３０】ここで非晶質は、一般に電気化学的触媒効
果を有し、酸化還元反応を促進する性質を有する。この
ため、強誘電体容量の電極には適さない。したがって、
強誘電体容量の電極を成膜するためには、１８０℃以上
の基板温度でスパッタすることが好ましい。
果を有し、酸化還元反応を促進する性質を有する。この
ため、強誘電体容量の電極には適さない。したがって、
強誘電体容量の電極を成膜するためには、１８０℃以上
の基板温度でスパッタすることが好ましい。
【００３１】さらに温度を挙げていくと、（１１０）の
ピークの他に（２００）のピークの明確に現れ始める。
このような成膜温度によって結晶の配向性が変化する性
質を利用して、適当な範囲の成膜温度を選択し、制御す
ることにより、結晶の配向性を制御することができるの
である。ただし、特に上部電極の形成にこの成膜方法を
用いる場合、成膜温度が高すぎると、強誘電体膜の劣化
につながるため、１８０℃以上、４００℃以下、さらに
は３００℃以下の範囲で温度制御することが好ましい。
ピークの他に（２００）のピークの明確に現れ始める。
このような成膜温度によって結晶の配向性が変化する性
質を利用して、適当な範囲の成膜温度を選択し、制御す
ることにより、結晶の配向性を制御することができるの
である。ただし、特に上部電極の形成にこの成膜方法を
用いる場合、成膜温度が高すぎると、強誘電体膜の劣化
につながるため、１８０℃以上、４００℃以下、さらに
は３００℃以下の範囲で温度制御することが好ましい。
【００３２】図４に、上部電極（ＩｒＯ2）の成膜温度
と成膜時の酸素分圧を変化させたときのＰＺＴ容量の残
留分極（２Ｐｒ）を示す。比較的低温では、残留分極率
が高く、ＩｒＯ2の配向が揃っていることがわかる。同
時に、酸素分圧の残留分極率に対する影響もかなりある
ことがわかる。酸素分圧が比較的高いほうが、残留分極
率が高く、結晶構造が揃っていることがわかる。このと
きの結晶構造をＸ線回折スペクトル（不図示）で調べる
と、比較的酸素分圧が低い場合には、（１１０）の配向
が強く、酸素分圧が高くなると、（２００）の配向が強
くなることを見出した。すなわち、成膜温度同様に、酸
素分圧よって結晶の配向性が変化する性質を利用して、
適当な範囲の酸素分圧を選択し、制御することにより、
結晶の配向性を制御することができるのである。
と成膜時の酸素分圧を変化させたときのＰＺＴ容量の残
留分極（２Ｐｒ）を示す。比較的低温では、残留分極率
が高く、ＩｒＯ2の配向が揃っていることがわかる。同
時に、酸素分圧の残留分極率に対する影響もかなりある
ことがわかる。酸素分圧が比較的高いほうが、残留分極
率が高く、結晶構造が揃っていることがわかる。このと
きの結晶構造をＸ線回折スペクトル（不図示）で調べる
と、比較的酸素分圧が低い場合には、（１１０）の配向
が強く、酸素分圧が高くなると、（２００）の配向が強
くなることを見出した。すなわち、成膜温度同様に、酸
素分圧よって結晶の配向性が変化する性質を利用して、
適当な範囲の酸素分圧を選択し、制御することにより、
結晶の配向性を制御することができるのである。
【００３３】実生産では、以上の条件の最適化が必要に
なる。酸素分圧の上昇により、ＩｒＯ2の配向性が向上
するが、膜中へのガス混入による膜質劣化がの恐れがあ
るため、酸素を効率よく反応させる必要がある。そのた
めには、供給される酸素量に見合う量のＩｒを供給する
必要があり、直流入力電力の増加が必要となる。この場
合、成膜速度も速くなるため、薄膜成膜時においては膜
厚制御が困難となるといった関係にある。したがって、
この関係のなかで、それぞれの条件の最適化を行うと、
上部電極成膜条件は、２００℃、酸素分圧４〜６ｍＴｏ
ｒｒ、直流入力電力１〜２ｋＷ程度が妥当である。この
とき、得られる成膜速度は１５０〜３００ｎｍ／分であ
り、精密な膜厚制御が行える。
なる。酸素分圧の上昇により、ＩｒＯ2の配向性が向上
するが、膜中へのガス混入による膜質劣化がの恐れがあ
るため、酸素を効率よく反応させる必要がある。そのた
めには、供給される酸素量に見合う量のＩｒを供給する
必要があり、直流入力電力の増加が必要となる。この場
合、成膜速度も速くなるため、薄膜成膜時においては膜
厚制御が困難となるといった関係にある。したがって、
この関係のなかで、それぞれの条件の最適化を行うと、
上部電極成膜条件は、２００℃、酸素分圧４〜６ｍＴｏ
ｒｒ、直流入力電力１〜２ｋＷ程度が妥当である。この
とき、得られる成膜速度は１５０〜３００ｎｍ／分であ
り、精密な膜厚制御が行える。
【００３４】本実施例１では、Ｉｒ及びＩｒＯ2を用い
た場合の導電性積層膜を成膜する条件について説明した
が、金属／金属酸化物導電性積層膜は、Ｉｒ／ＩｒＯ2
の他にもＲｕ／ＲｕＯ2等もあり、Ｉｒ／ＩｒＯ2積層膜
に限定されない。
た場合の導電性積層膜を成膜する条件について説明した
が、金属／金属酸化物導電性積層膜は、Ｉｒ／ＩｒＯ2
の他にもＲｕ／ＲｕＯ2等もあり、Ｉｒ／ＩｒＯ2積層膜
に限定されない。
【００３５】上部電極まで形成した後、図１の形状とな
るよう容量の加工を行う。容量加工は、イオンミリング
もしくは反応性イオンエッチング（ＲＩＥ）によって、
上部電極をまず形成し、続いてＰＺＴと下部電極を同じ
形状に加工する。ここまで形成した後、加工損傷を回復
するために酸素アニールを行う。その後、容量上にカバ
ー絶縁膜３２を成膜する。このカバー絶縁膜は、容量特
性劣化を招く還元反応を引き起こすような還元種の生成
を伴わない手法によって成膜する。これは、例えばＯ3
−ＴＥＯＳを用いたＣＶＤによって実現できる。
るよう容量の加工を行う。容量加工は、イオンミリング
もしくは反応性イオンエッチング（ＲＩＥ）によって、
上部電極をまず形成し、続いてＰＺＴと下部電極を同じ
形状に加工する。ここまで形成した後、加工損傷を回復
するために酸素アニールを行う。その後、容量上にカバ
ー絶縁膜３２を成膜する。このカバー絶縁膜は、容量特
性劣化を招く還元反応を引き起こすような還元種の生成
を伴わない手法によって成膜する。これは、例えばＯ3
−ＴＥＯＳを用いたＣＶＤによって実現できる。
【００３６】容量の上下部電極に配線を接続するために
必要な孔（コンタクトホール）４２をＲＩＥによって形
成する。この際、容量部の還元を抑制するため、還元種
を発生しないＣＦ4などのプラズマでエッチングする。
続いて、トランジスタの拡散層やゲート電極に配線を接
続するためのコンタクトホール４１を同様にＲＩＥによ
って形成する。ここでは、容量がプラズマに曝されるわ
けではないので、ガスは限定されない。ここでは、酸化
膜のエッチングとして一般に使われているＣＨＦ3を用
いた。最後に、スパッタ法とＲＩＥによって配線５１を
形成する。
必要な孔（コンタクトホール）４２をＲＩＥによって形
成する。この際、容量部の還元を抑制するため、還元種
を発生しないＣＦ4などのプラズマでエッチングする。
続いて、トランジスタの拡散層やゲート電極に配線を接
続するためのコンタクトホール４１を同様にＲＩＥによ
って形成する。ここでは、容量がプラズマに曝されるわ
けではないので、ガスは限定されない。ここでは、酸化
膜のエッチングとして一般に使われているＣＨＦ3を用
いた。最後に、スパッタ法とＲＩＥによって配線５１を
形成する。
【００３７】図１をもとに、強誘電体容量の製造方法に
ついて示したが、ＩｒＯ2の成膜温度を低温で行うこと
ができるので、第５図のように拡散層中にあらかじめプ
ラグ５２を形成し、プラグ上に強誘電体容量を形成する
こともできる。すなわち、プラグとして酸化されやすい
ＷやＳｉを用いても、２００℃程度であれば酸化雰囲気
でも酸化されにくい。また、ＩｒＯ2は層間絶縁膜３１
との密着性も良好であるといった利点もある。
ついて示したが、ＩｒＯ2の成膜温度を低温で行うこと
ができるので、第５図のように拡散層中にあらかじめプ
ラグ５２を形成し、プラグ上に強誘電体容量を形成する
こともできる。すなわち、プラグとして酸化されやすい
ＷやＳｉを用いても、２００℃程度であれば酸化雰囲気
でも酸化されにくい。また、ＩｒＯ2は層間絶縁膜３１
との密着性も良好であるといった利点もある。
【００３８】（実施例２）実施例２では、スパッタ法で
下部電極／パイロクロア構造膜／カバー膜からなる積層
膜を形成した後、ＰＺＴ膜を得るための熱処理工程を行
う製造方法である。まず、図６に示すように、ＤＣスパ
ッタチャンバーでＩｒＯ2（５０ｎｍ）／Ｉｒ（１５０
ｎｍ）／ＩｒＯ2（５０ｎｍ）からなる下部電極膜（６
１／６０／６１）を成長し、搬送チャンバーを介してＲ
Ｆスパッタチャンバーで、パイロクロア構造膜６２のＰ
ＺＴ膜を成長する。このとき、実施例１に示したよう
に、成膜温度、酸素分圧を制御することにより、ＩｒＯ
2の結晶配向を制御することができる。このように、パ
イロクロア構造膜に接する部分の結晶構造を揃えること
は非常に重要である。この理由は、十分な残留分極率を
有する強誘電体膜を形成するためには、加熱処理前のパ
イロクロア構造膜の結晶配向を揃えてやる必要があり、
このパイロクロア構造膜の結晶配向を揃えるためには、
パイロクロア構造膜を形成する基板（ここでは下部電
極）の結晶配向を揃える必要があるのである。その後、
再び真空搬送チャンバーを介してＤＣスパッタチャンバ
ーに送り、５０ｎｍのカバー膜（ＩｒＯ2）６３を成長
する。このカバー膜は、その後の工程により、上部電極
の一部となる膜である。その後、ＲＴＡ（例えば、ラン
プ加熱法）で６００℃、３０秒程度の結晶化熱処理を行
って、図６に示すようなパイロクロア構造膜（ＰＺＴ
膜）６２が下部電極膜である６１とカバー膜６３とに挟
まれた構造を得る。このとき、高配向のパイロクロア膜
からの相転移することにより、膜内に空孔が均一に分布
したポーラスＰＺＴ膜となる。このポーラス強誘電体膜
は低誘電率であるため、低電圧のメモリ動作に有利な容
量となる。その後、必要に応じて６００℃、２０分程度
の酸素雰囲気で炉アニールを追加してもよい。ランプ加
熱法と炉アニール法とを併用することで、パイロクロア
構造膜内部により均一にペロブスカイト結晶核を生成
し、ＰＺＴ膜内部に形成される空孔を均一に分布させる
ことができる。
下部電極／パイロクロア構造膜／カバー膜からなる積層
膜を形成した後、ＰＺＴ膜を得るための熱処理工程を行
う製造方法である。まず、図６に示すように、ＤＣスパ
ッタチャンバーでＩｒＯ2（５０ｎｍ）／Ｉｒ（１５０
ｎｍ）／ＩｒＯ2（５０ｎｍ）からなる下部電極膜（６
１／６０／６１）を成長し、搬送チャンバーを介してＲ
Ｆスパッタチャンバーで、パイロクロア構造膜６２のＰ
ＺＴ膜を成長する。このとき、実施例１に示したよう
に、成膜温度、酸素分圧を制御することにより、ＩｒＯ
2の結晶配向を制御することができる。このように、パ
イロクロア構造膜に接する部分の結晶構造を揃えること
は非常に重要である。この理由は、十分な残留分極率を
有する強誘電体膜を形成するためには、加熱処理前のパ
イロクロア構造膜の結晶配向を揃えてやる必要があり、
このパイロクロア構造膜の結晶配向を揃えるためには、
パイロクロア構造膜を形成する基板（ここでは下部電
極）の結晶配向を揃える必要があるのである。その後、
再び真空搬送チャンバーを介してＤＣスパッタチャンバ
ーに送り、５０ｎｍのカバー膜（ＩｒＯ2）６３を成長
する。このカバー膜は、その後の工程により、上部電極
の一部となる膜である。その後、ＲＴＡ（例えば、ラン
プ加熱法）で６００℃、３０秒程度の結晶化熱処理を行
って、図６に示すようなパイロクロア構造膜（ＰＺＴ
膜）６２が下部電極膜である６１とカバー膜６３とに挟
まれた構造を得る。このとき、高配向のパイロクロア膜
からの相転移することにより、膜内に空孔が均一に分布
したポーラスＰＺＴ膜となる。このポーラス強誘電体膜
は低誘電率であるため、低電圧のメモリ動作に有利な容
量となる。その後、必要に応じて６００℃、２０分程度
の酸素雰囲気で炉アニールを追加してもよい。ランプ加
熱法と炉アニール法とを併用することで、パイロクロア
構造膜内部により均一にペロブスカイト結晶核を生成
し、ＰＺＴ膜内部に形成される空孔を均一に分布させる
ことができる。
【００３９】その後、図７に示すように、上部電極膜で
ある１５０ｎｍのＩｒ６４をＤＣスパッタ法で成長し、
ドライエッチングで加工することで、ポーラスＰＺＴ膜
容量を形成する。この方法の場合、下部電極膜／パイロ
クロア構造膜（ＰＺＴ膜）／カバー膜とを連続一貫プロ
セスとして成膜しているため、電極膜とＰＺＴ界面の清
浄性が保つことが可能である。また、カバー膜は５０ｎ
ｍと十分薄いため、短時間の結晶化熱処理で下地ＰＺＴ
膜に十分な酸素を供給することができ、酸素欠損のない
ポーラスＰＺＴ膜を得られるといった特徴がある。
ある１５０ｎｍのＩｒ６４をＤＣスパッタ法で成長し、
ドライエッチングで加工することで、ポーラスＰＺＴ膜
容量を形成する。この方法の場合、下部電極膜／パイロ
クロア構造膜（ＰＺＴ膜）／カバー膜とを連続一貫プロ
セスとして成膜しているため、電極膜とＰＺＴ界面の清
浄性が保つことが可能である。また、カバー膜は５０ｎ
ｍと十分薄いため、短時間の結晶化熱処理で下地ＰＺＴ
膜に十分な酸素を供給することができ、酸素欠損のない
ポーラスＰＺＴ膜を得られるといった特徴がある。
【００４０】ここでは、代表例としてスパッタＰＺＴ膜
のパイロクロア相からペロブスカイト相への転移につい
て述べたが、強誘電体膜を最終的に得る結晶相は異なる
結晶相から、熱処理によって体積収縮をともなう強誘電
相へ結晶化もしくは転移させることが可能であれば、い
かなる材料においても実現可能である。空孔密度分の均
一性を向上させるためには、初期相として形成する結晶
性の膜を清浄下地電極膜表面上に得る高配向性の膜とす
ることが重要である。また、初期相の形成はスパッタ法
に限らず、ゾルゲル法、ＣＶＤ法、レーザーアブレーシ
ョン法等でもよい。
のパイロクロア相からペロブスカイト相への転移につい
て述べたが、強誘電体膜を最終的に得る結晶相は異なる
結晶相から、熱処理によって体積収縮をともなう強誘電
相へ結晶化もしくは転移させることが可能であれば、い
かなる材料においても実現可能である。空孔密度分の均
一性を向上させるためには、初期相として形成する結晶
性の膜を清浄下地電極膜表面上に得る高配向性の膜とす
ることが重要である。また、初期相の形成はスパッタ法
に限らず、ゾルゲル法、ＣＶＤ法、レーザーアブレーシ
ョン法等でもよい。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
スパッタガス組成を全く変えずに直流入力電力のみを制
御することにより、成膜する酸化物の酸化状態を自由に
制御することが可能となり、さらに、成膜時の酸素分圧
（成膜中は一定値）、成膜温度（成膜中は一定値）の選
択によって金属酸化膜の結晶構造も制御することが可能
となり、強誘電体膜に接する金属酸化物の成長方法とし
ては極めて有効な方法であるといえる。
スパッタガス組成を全く変えずに直流入力電力のみを制
御することにより、成膜する酸化物の酸化状態を自由に
制御することが可能となり、さらに、成膜時の酸素分圧
（成膜中は一定値）、成膜温度（成膜中は一定値）の選
択によって金属酸化膜の結晶構造も制御することが可能
となり、強誘電体膜に接する金属酸化物の成長方法とし
ては極めて有効な方法であるといえる。
【図１】本発明のスパッタ成長方法を用いて作製する強
誘電体メモリセルの構成図である。
誘電体メモリセルの構成図である。
【図２】イリジウム／酸化イリジウム導電性積層膜の成
膜条件と組成の関係を示す図である。
膜条件と組成の関係を示す図である。
【図３】本発明のスパッタ成長方法を用いて、酸化イリ
ジウム膜を形成する際の成膜温度と得られる膜のＸ線回
折スペクトルの測定結果を示す。
ジウム膜を形成する際の成膜温度と得られる膜のＸ線回
折スペクトルの測定結果を示す。
【図４】上部電極の成膜条件を変えたときのＰＺＴ容量
の残留分極の変化を示す図である。
の残留分極の変化を示す図である。
【図５】本発明のスパッタ成長方法を用いて作製する強
誘電体メモリセルの構成図である。
誘電体メモリセルの構成図である。
【図６】本発明の実施例２に示す強誘電体容量の製造法
の工程を説明するための図である。
の工程を説明するための図である。
【図７】本発明の実施例２に示す強誘電体容量の製造法
の工程を説明するための図である。
の工程を説明するための図である。
１ 強誘電体容量 ２ メモリセルの用いるトランジスタ １１ 密着膜 １２ 下部電極 １３ 強誘電体膜 １４ 上部電極の一部である金属酸化物膜（酸化イリジ
ウム膜等） １５ 上部電極の一部である金属膜（イリジウム等） ２１ ソース及びドレイン ２２ ゲート電極 ３１ 層間絶縁膜 ４１ コンタクトホール ４２ コンタクトホール ５１ 金属配線 ５２ プラグ ６０ Ｉｒ ６１ ＩｒＯ2 ６２ パイロクロア構造膜 ６３ カバー膜（ＩｒＯ2） ６４ Ｉｒ
ウム膜等） １５ 上部電極の一部である金属膜（イリジウム等） ２１ ソース及びドレイン ２２ ゲート電極 ３１ 層間絶縁膜 ４１ コンタクトホール ４２ コンタクトホール ５１ 金属配線 ５２ プラグ ６０ Ｉｒ ６１ ＩｒＯ2 ６２ パイロクロア構造膜 ６３ カバー膜（ＩｒＯ2） ６４ Ｉｒ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB14 BB36 DD37 DD42 GG16 5F083 AD14 FR01 GA29 JA02 JA39 PR22 5F103 AA08 BB56 BB57 DD28 DD30 GG01 LL20 NN01 NN03 NN04 PP13
Claims (12)
- 【請求項１】 下部電極、強誘電体膜及び上部電極から
構成される強誘電体容量における上部及び下部電極の少
なくとも一方の電極に用いられる金属及びこの金属酸化
物の両方からなる導電性積層膜のスパッタ成長方法であ
って、酸素含有のスパッタガス組成を変えずに、直流入
力電力のみ変化させることにより、導電性積層膜の組成
を連続的に制御するスパッタ成長方法。 - 【請求項２】 スパッタ成長時の前記スパッタガス中の
酸素分圧を制御し、前記金属酸化物の配向性を制御する
ことを特徴とする請求項１記載のスパッタ成長方法。 - 【請求項３】 スパッタ成長時の導電性積層膜の成膜温
度が、１８０℃以上であることを特徴とする請求項１ま
たは２記載のスパッタ成長方法。 - 【請求項４】 スパッタ成長時の導電性積層膜の成膜温
度を制御し、前記金属酸化物の配向性を制御することを
特徴とする請求項２記載のスパッタ成長方法。 - 【請求項５】 前記導電性積層膜が、イリジウム（Ｉ
ｒ）と酸化イリジウム（ＩｒＯ2）からなる導電性積層
膜であることを特徴とする請求項１〜４のいずれかに記
載のスパッタ成長方法。 - 【請求項６】 前記酸化イリジウムの成膜時のイリジウ
ムフラックスと酸素の分圧比（イリジウムフラックス／
酸素分圧）が、３．０×１０15［原子／（ｃｍ2・sec・
ｍＴｏｒｒ）］以下になるように直流入力電力を制御す
ることを特徴とする請求項５記載のスパッタ成長方法。 - 【請求項７】 前記イリジウム成膜時のイリジウムフラ
ックスと酸素の分圧比（イリジウムフラックス／酸素分
圧）が、４．０×１０15［原子／（ｃｍ2・sec・ｍＴｏ
ｒｒ）］以上になるように直流入力電力を制御すること
を特徴とする請求項５記載のスパッタ成長方法。 - 【請求項８】 前記強誘電体膜が、ＰＺＴ（チタン酸ジ
ルコン酸鉛）であることを特徴とする請求項１〜７のい
ずれかに記載のスパッタ成長方法。 - 【請求項９】 請求項１〜８記載のスパッタ成長方法を
用いて、電極を形成した強誘電体容量。 - 【請求項１０】 請求項１〜８記載のスパッタ成長方法
を用いて、基板上に下部電極を形成する工程と、この下
部電極上にパイロクロア構造膜を成膜する工程と、該パ
イロクロア構造膜上に上部電極の一部となる薄い金属酸
化物膜を形成する工程と、次いでこのパイロクロア構造
膜を前記金属酸化物膜が覆った状態で熱処理を行い、パ
イロクロア構造膜を強誘電体膜に相転移させる工程とを
含む強誘電体容量の製造方法。 - 【請求項１１】 前記熱処理を、基板温度５５０℃〜６
５０℃の範囲でＲＴＡ（Rapid Thermal Annealing）
を行うことを特徴とする請求項１０記載の強誘電体容量
の製造方法。 - 【請求項１２】 前記ＲＴＡによる熱処理で強誘電体層
の結晶核を形成させた後、基板温度５５０〜６５０℃の
範囲で炉アニール行うことを特徴とする請求項１１記載
の強誘電体容量の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26173798A JP3159255B2 (ja) | 1998-09-16 | 1998-09-16 | 強誘電体容量で用いる電極のスパッタ成長方法 |
| GB9921987A GB2341726B (en) | 1998-09-16 | 1999-09-16 | Ferroelectric capacitor and method of manufacture |
| US09/397,199 US6146906A (en) | 1998-09-16 | 1999-09-16 | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26173798A JP3159255B2 (ja) | 1998-09-16 | 1998-09-16 | 強誘電体容量で用いる電極のスパッタ成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091270A true JP2000091270A (ja) | 2000-03-31 |
| JP3159255B2 JP3159255B2 (ja) | 2001-04-23 |
Family
ID=17366020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26173798A Expired - Fee Related JP3159255B2 (ja) | 1998-09-16 | 1998-09-16 | 強誘電体容量で用いる電極のスパッタ成長方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6146906A (ja) |
| JP (1) | JP3159255B2 (ja) |
| GB (1) | GB2341726B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109610A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| JP2005135824A (ja) * | 2003-10-31 | 2005-05-26 | Furuya Kinzoku:Kk | 透明電極及びその製造方法 |
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008075134A (ja) * | 2006-09-21 | 2008-04-03 | Oki Electric Ind Co Ltd | イリジウム酸化膜、電極、誘電体キャパシタ、及び半導体装置、並びにこれらの製造方法 |
| JP2008135620A (ja) * | 2006-11-29 | 2008-06-12 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| JP2008226995A (ja) * | 2007-03-09 | 2008-09-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| US7897413B2 (en) | 2006-11-14 | 2011-03-01 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| US7927890B2 (en) | 2007-06-18 | 2011-04-19 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
| US7939347B2 (en) | 2008-08-28 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| US7960228B2 (en) | 2006-11-14 | 2011-06-14 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8102022B2 (en) | 2007-06-14 | 2012-01-24 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method and semiconductor device |
| US8233137B2 (en) | 2004-12-20 | 2012-07-31 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
| JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
| JP2020198366A (ja) * | 2019-06-03 | 2020-12-10 | コニカミノルタ株式会社 | 薄膜状圧電素子およびその製造方法、アクチュエータ、インクジェットヘッド、ならびに画像形成装置 |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309644B1 (ko) * | 1999-08-23 | 2001-11-01 | 김영환 | 커패시터의 제조방법 |
| TW452642B (en) * | 1999-09-07 | 2001-09-01 | Furukawa Electric Co Ltd | Wick, plate type heat pipe and container |
| WO2001050510A2 (en) * | 2000-01-06 | 2001-07-12 | Applied Materials, Inc. | Low thermal budget metal oxide deposition for capacitor structures |
| US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| JP2001284551A (ja) * | 2000-04-04 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2001093336A1 (en) | 2000-05-31 | 2001-12-06 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| JP3907921B2 (ja) * | 2000-06-19 | 2007-04-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
| AU2001261811A1 (en) * | 2000-06-30 | 2002-01-14 | Motorola, Inc. | Hybrid semiconductor structure and device |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| WO2002007328A2 (en) * | 2000-07-17 | 2002-01-24 | Motorola, Inc. | Apparatus for handling optical communication signals and method of manufacture therefor |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| WO2002009187A2 (en) | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6586260B2 (en) * | 2001-03-28 | 2003-07-01 | Sharp Laboratories Of America, Inc. | Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| JP3661850B2 (ja) | 2001-04-25 | 2005-06-22 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6781179B2 (en) * | 2001-05-30 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US20030124324A1 (en) * | 2001-11-27 | 2003-07-03 | Kappler Safety Group | Breathable blood and viral barrier fabric |
| US6528328B1 (en) * | 2001-12-21 | 2003-03-04 | Texas Instruments Incorporated | Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing |
| US6686236B2 (en) * | 2001-12-21 | 2004-02-03 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
| US6635497B2 (en) * | 2001-12-21 | 2003-10-21 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| KR100467318B1 (ko) | 2002-06-04 | 2005-01-24 | 한국전자통신연구원 | 저항식 전자기계적 접촉을 이용하는 미세전자기계적 소자 |
| US20040145002A1 (en) * | 2002-11-13 | 2004-07-29 | Chin-Lin Liu | Method of fabricating a ferroelectric capacitor and a ferroelectric capacitor produced by the method |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| JP2004179586A (ja) * | 2002-11-29 | 2004-06-24 | Renesas Technology Corp | フラッシュメモリ装置の製造方法 |
| DE10303316A1 (de) * | 2003-01-28 | 2004-08-12 | Forschungszentrum Jülich GmbH | Schneller remanenter Speicher |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US7270884B2 (en) * | 2003-04-07 | 2007-09-18 | Infineon Technologies Ag | Adhesion layer for Pt on SiO2 |
| US20050230725A1 (en) * | 2004-04-20 | 2005-10-20 | Texas Instruments Incorporated | Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor |
| US20060073613A1 (en) * | 2004-09-29 | 2006-04-06 | Sanjeev Aggarwal | Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100755373B1 (ko) * | 2006-09-15 | 2007-09-04 | 삼성전자주식회사 | 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들 |
| JP4549401B2 (ja) * | 2008-03-11 | 2010-09-22 | 富士通株式会社 | 抵抗記憶素子の製造方法 |
| JP5407775B2 (ja) * | 2009-03-31 | 2014-02-05 | Ｔｄｋ株式会社 | 薄膜コンデンサの製造方法及び薄膜コンデンサ |
| EP2617076B1 (en) * | 2010-09-15 | 2014-12-10 | Ricoh Company, Limited | Electromechanical transducing device and manufacturing method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414588A (en) * | 1993-09-20 | 1995-05-09 | The Regents Of The University Of California | High performance capacitors using nano-structure multilayer materials fabrication |
| JP3461398B2 (ja) * | 1994-01-13 | 2003-10-27 | ローム株式会社 | 誘電体キャパシタおよびその製造方法 |
| JP3247023B2 (ja) * | 1994-01-13 | 2002-01-15 | ローム株式会社 | 誘電体キャパシタ、不揮発性メモリおよびその製造方法 |
| JPH0967193A (ja) * | 1995-08-31 | 1997-03-11 | Sumitomo Metal Mining Co Ltd | 強誘電体薄膜の製造方法 |
| JPH09116111A (ja) * | 1995-10-23 | 1997-05-02 | Olympus Optical Co Ltd | 半導体装置 |
| JPH09148535A (ja) * | 1995-11-22 | 1997-06-06 | Sanyo Electric Co Ltd | 半導体記憶装置 |
| US5790366A (en) * | 1996-12-06 | 1998-08-04 | Sharp Kabushiki Kaisha | High temperature electrode-barriers for ferroelectric and other capacitor structures |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| US6054331A (en) * | 1997-01-15 | 2000-04-25 | Tong Yang Cement Corporation | Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate |
| US6498097B1 (en) * | 1997-05-06 | 2002-12-24 | Tong Yang Cement Corporation | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen |
-
1998
- 1998-09-16 JP JP26173798A patent/JP3159255B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-16 US US09/397,199 patent/US6146906A/en not_active Expired - Lifetime
- 1999-09-16 GB GB9921987A patent/GB2341726B/en not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109610A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| JP2005135824A (ja) * | 2003-10-31 | 2005-05-26 | Furuya Kinzoku:Kk | 透明電極及びその製造方法 |
| US7772628B2 (en) | 2004-08-31 | 2010-08-10 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7927891B2 (en) | 2004-08-31 | 2011-04-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US8233137B2 (en) | 2004-12-20 | 2012-07-31 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US10248035B2 (en) | 2004-12-20 | 2019-04-02 | Asml Netherlands B.V. | Lithographic apparatus |
| US9835960B2 (en) | 2004-12-20 | 2017-12-05 | Asml Netherlands B.V. | Lithographic apparatus |
| US9417535B2 (en) | 2004-12-20 | 2016-08-16 | Asml Netherlands B.V. | Lithographic apparatus |
| US9329494B2 (en) | 2004-12-20 | 2016-05-03 | Asml Netherlands B.V. | Lithographic apparatus |
| US9116443B2 (en) | 2004-12-20 | 2015-08-25 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US8462312B2 (en) | 2004-12-20 | 2013-06-11 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| JP2008075134A (ja) * | 2006-09-21 | 2008-04-03 | Oki Electric Ind Co Ltd | イリジウム酸化膜、電極、誘電体キャパシタ、及び半導体装置、並びにこれらの製造方法 |
| US7960228B2 (en) | 2006-11-14 | 2011-06-14 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| US8344434B2 (en) | 2006-11-14 | 2013-01-01 | Fujitsu Semiconductor Limited | Semiconductor device having ferroelectric capacitor |
| US7897413B2 (en) | 2006-11-14 | 2011-03-01 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| JP2008135620A (ja) * | 2006-11-29 | 2008-06-12 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| US8664011B2 (en) | 2007-02-28 | 2014-03-04 | Fujitsu Limited | Semiconductor device and method of manufacturing the semiconductor device |
| JP5104850B2 (ja) * | 2007-02-28 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8405188B2 (en) | 2007-02-28 | 2013-03-26 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the semiconductor device |
| US7605007B2 (en) * | 2007-03-09 | 2009-10-20 | Fujitsu Microelectronics Limited | Semiconductor device and method of manufacturing the same |
| JP2008226995A (ja) * | 2007-03-09 | 2008-09-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8390045B2 (en) | 2007-03-20 | 2013-03-05 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8609440B2 (en) | 2007-03-20 | 2013-12-17 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8629487B2 (en) | 2007-03-20 | 2014-01-14 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing same |
| US8513100B2 (en) | 2007-06-14 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method and semiconductor device |
| US8102022B2 (en) | 2007-06-14 | 2012-01-24 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method and semiconductor device |
| US7927890B2 (en) | 2007-06-18 | 2011-04-19 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| US7939347B2 (en) | 2008-08-28 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| JP2011233935A (ja) * | 2011-08-17 | 2011-11-17 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
| JP7219521B2 (ja) | 2017-01-19 | 2023-02-08 | テキサス インスツルメンツ インコーポレイテッド | プラチナパターニングのための犠牲層 |
| JP2020198366A (ja) * | 2019-06-03 | 2020-12-10 | コニカミノルタ株式会社 | 薄膜状圧電素子およびその製造方法、アクチュエータ、インクジェットヘッド、ならびに画像形成装置 |
| JP7268487B2 (ja) | 2019-06-03 | 2023-05-08 | コニカミノルタ株式会社 | 薄膜状圧電素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2341726B (en) | 2000-11-08 |
| GB9921987D0 (en) | 1999-11-17 |
| GB2341726A (en) | 2000-03-22 |
| US6146906A (en) | 2000-11-14 |
| JP3159255B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3159255B2 (ja) | 強誘電体容量で用いる電極のスパッタ成長方法 | |
| US6498097B1 (en) | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen | |
| JP3249496B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JPH0969615A (ja) | 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法 | |
| JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP2000156470A (ja) | 強誘電体記憶素子、記憶装置およびそれらの製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JP3022328B2 (ja) | 薄膜形成方法 | |
| JP2005108876A (ja) | 半導体装置及びその製造方法 | |
| JP3085285B2 (ja) | 強誘電体膜の形成方法 | |
| JP3981142B2 (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP3888400B2 (ja) | 誘電体薄膜の製造方法 | |
| JP4917273B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP5040231B2 (ja) | 半導体装置の製造方法 | |
| KR100513796B1 (ko) | 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법 | |
| KR100869339B1 (ko) | 비스무스계 강유전체막의 형성 방법 | |
| KR100388467B1 (ko) | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JP3720270B2 (ja) | 酸化物結晶質膜の製造方法 | |
| KR100471400B1 (ko) | 비스무스계 강유전체막의 형성 방법 | |
| KR100326585B1 (ko) | 강유전체캐패시터의제조방법 | |
| JP2004111789A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH10189894A (ja) | 層状強誘電体薄膜及びその形成方法、並びに半導体メモリセル用キャパシタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |