JP2000068973A - Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路 - Google Patents
Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路Info
- Publication number
- JP2000068973A JP2000068973A JP10232759A JP23275998A JP2000068973A JP 2000068973 A JP2000068973 A JP 2000068973A JP 10232759 A JP10232759 A JP 10232759A JP 23275998 A JP23275998 A JP 23275998A JP 2000068973 A JP2000068973 A JP 2000068973A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- parallel
- circuit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明ではＡＧＣ用プリアンブル信号を用い
た場合にも誤り率の劣化を防止すると共に高速でシンボ
ルタイミングの検出が可能なＯＦＤＭ用プリアンブル生
成方法及びＯＦＤＭ用変調回路を提供することを目的と
する。 【解決手段】 直交周波数多重通信に用いられるＯＦＤ
Ｍ信号であって少なくとも１つの自動利得制御用のプリ
アンブル信号とそれに続く２つの同期用信号とを含むバ
ースト信号を生成するＯＦＤＭ用プリアンブル生成方法
において、予め定めた同一の固定パターンに基づいて前
記プリアンブル信号及び前記同期用信号を生成し、前記
プリアンブル信号及び前記同期用信号のいずれか一方に
対して、各々の後半半分の領域に所定の位相変化を与
え、前記プリアンブル信号の後半半分の領域の位相と前
記複数の同期用信号の各々の後半半分の領域の位相との
間にほぼ１８０度の位相差を形成することを特徴とす
る。
た場合にも誤り率の劣化を防止すると共に高速でシンボ
ルタイミングの検出が可能なＯＦＤＭ用プリアンブル生
成方法及びＯＦＤＭ用変調回路を提供することを目的と
する。 【解決手段】 直交周波数多重通信に用いられるＯＦＤ
Ｍ信号であって少なくとも１つの自動利得制御用のプリ
アンブル信号とそれに続く２つの同期用信号とを含むバ
ースト信号を生成するＯＦＤＭ用プリアンブル生成方法
において、予め定めた同一の固定パターンに基づいて前
記プリアンブル信号及び前記同期用信号を生成し、前記
プリアンブル信号及び前記同期用信号のいずれか一方に
対して、各々の後半半分の領域に所定の位相変化を与
え、前記プリアンブル信号の後半半分の領域の位相と前
記複数の同期用信号の各々の後半半分の領域の位相との
間にほぼ１８０度の位相差を形成することを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、直交周波数多重
（ＯＦＤＭ：Orthogonal Frequency Division Multiple
xing）信号を用いてディジタル無線通信を行う通信シス
テムの送信側に適用されるＯＦＤＭ用プリアンブル生成
方法及びＯＦＤＭ用変調回路に関する。
（ＯＦＤＭ：Orthogonal Frequency Division Multiple
xing）信号を用いてディジタル無線通信を行う通信シス
テムの送信側に適用されるＯＦＤＭ用プリアンブル生成
方法及びＯＦＤＭ用変調回路に関する。
【０００２】
【従来の技術】ＯＦＤＭ信号を用いる通信においては、
直交関係にある複数の搬送波（サブキャリア）を用いて
情報を伝送する。実際には、各サブキャリアごとに入力
情報信号により、例えばＱＰＳＫ（Quadrature Phase S
hift Keying）等の変調を行う。さらに、その変調出力
に対して逆離散フーリエ変換（ＩＤＦＴ：Inverse Disc
reate Fourier Transform）を実施してＯＦＤＭ信号を
生成する。
直交関係にある複数の搬送波（サブキャリア）を用いて
情報を伝送する。実際には、各サブキャリアごとに入力
情報信号により、例えばＱＰＳＫ（Quadrature Phase S
hift Keying）等の変調を行う。さらに、その変調出力
に対して逆離散フーリエ変換（ＩＤＦＴ：Inverse Disc
reate Fourier Transform）を実施してＯＦＤＭ信号を
生成する。
【０００３】また、ＯＦＤＭ信号を用いる通信において
は、遅延波の影響を除去するため、通常、ＯＦＤＭシン
ボル毎に設けられるガードインターバルと呼ばれる区間
でデータを繰り返して送信する。ＯＦＤＭ信号を復調す
る受信側においては、ＤＦＴ（離散フーリエ変換）ウィ
ンドウタイミングの検出等の同期が必要である。この同
期の検出には、一般的に、ガードインターバルの繰り返
し信号区間における相関値のピーク検出を利用する手法
が用いられる。
は、遅延波の影響を除去するため、通常、ＯＦＤＭシン
ボル毎に設けられるガードインターバルと呼ばれる区間
でデータを繰り返して送信する。ＯＦＤＭ信号を復調す
る受信側においては、ＤＦＴ（離散フーリエ変換）ウィ
ンドウタイミングの検出等の同期が必要である。この同
期の検出には、一般的に、ガードインターバルの繰り返
し信号区間における相関値のピーク検出を利用する手法
が用いられる。
【０００４】一方、パケット伝送はデータを短いパケッ
ト信号に分割して送信する方法である。パケット伝送で
は、多くの端末がランダムにデータを生成する場合に
は、回線交換型と比較して高効率の情報伝送が可能であ
る。しかし、パケット信号ごとに同期を確立する必要が
ある。通常、同期の確立にはパケット信号先頭に配置さ
れるプリアンブル信号が用いられる。パケット伝送にお
いては、伝送効率の点からなるべく短いプリアンブル信
号を用いるのが望ましい。
ト信号に分割して送信する方法である。パケット伝送で
は、多くの端末がランダムにデータを生成する場合に
は、回線交換型と比較して高効率の情報伝送が可能であ
る。しかし、パケット信号ごとに同期を確立する必要が
ある。通常、同期の確立にはパケット信号先頭に配置さ
れるプリアンブル信号が用いられる。パケット伝送にお
いては、伝送効率の点からなるべく短いプリアンブル信
号を用いるのが望ましい。
【０００５】また、この同期確立に要する遅延があまり
に大きいとスループットが低下してしまうため、物理層
では出来るだけ速い信号処理を行うことが求められ、同
期確立には高速のシンボルタイミング検出が求められ
る。文献（鬼沢，他，“高速無線ＬＡＮ用ＯＦＤＭ変調
方式の同期系に関する検討”，電子情報通信学会，信学
技報，ＲＣＳ９７−２１０）に示された従来のＯＦＤＭ
変調回路の構成を図１１に示す。
に大きいとスループットが低下してしまうため、物理層
では出来るだけ速い信号処理を行うことが求められ、同
期確立には高速のシンボルタイミング検出が求められ
る。文献（鬼沢，他，“高速無線ＬＡＮ用ＯＦＤＭ変調
方式の同期系に関する検討”，電子情報通信学会，信学
技報，ＲＣＳ９７−２１０）に示された従来のＯＦＤＭ
変調回路の構成を図１１に示す。
【０００６】図１１に示される回路はサブキャリア数ｎ
が４８のＯＦＤＭ信号を生成するためのＯＦＤＭ変調回
路を示している。また、この例では各サブキャリアの変
調方式としてＤＱＰＳＫ（Differential Quadrature Ph
ase Shift Keying）を適用している。
が４８のＯＦＤＭ信号を生成するためのＯＦＤＭ変調回
路を示している。また、この例では各サブキャリアの変
調方式としてＤＱＰＳＫ（Differential Quadrature Ph
ase Shift Keying）を適用している。
【０００７】以下、図１１のＯＦＤＭ変調回路について
説明する。入力信号ａ１は、直列並列変換回路１に入力
されて各サブキャリア毎に分けられる。直列並列変換回
路１が出力する４８組の信号は、各サブキャリア毎にＤ
ＱＰＳＫ変調回路２に入力される。ＤＱＰＳＫ変調回路
２で変調された４８組の信号は、ＩＤＦＴ回路３に入力
されて逆離散フーリエ変換される。すなわち、周波数領
域から時間領域の信号に変換される。ＩＤＦＴ回路３か
ら出力される６４組の信号は、並列直列変換回路４に入
力される。
説明する。入力信号ａ１は、直列並列変換回路１に入力
されて各サブキャリア毎に分けられる。直列並列変換回
路１が出力する４８組の信号は、各サブキャリア毎にＤ
ＱＰＳＫ変調回路２に入力される。ＤＱＰＳＫ変調回路
２で変調された４８組の信号は、ＩＤＦＴ回路３に入力
されて逆離散フーリエ変換される。すなわち、周波数領
域から時間領域の信号に変換される。ＩＤＦＴ回路３か
ら出力される６４組の信号は、並列直列変換回路４に入
力される。
【０００８】これら６４組の信号は、順番に直列の信号
として並列直列変換回路４から出力される。並列直列変
換回路４から出力される信号の並び順は、読み出し順序
記憶回路５に予め記憶された順番により決定される。ま
た、同期用信号を送信する際には、ＩＤＦＴ回路３が出
力する６４サブキャリアの信号出力を２回読み出して並
列直列変換回路４から同期用信号として出力する。並列
直列変換回路４から出力されるＯＦＤＭ信号は、Ｄ／Ａ
変換回路６によってアナログに変換され、変調ベースバ
ンド信号として出力される。
として並列直列変換回路４から出力される。並列直列変
換回路４から出力される信号の並び順は、読み出し順序
記憶回路５に予め記憶された順番により決定される。ま
た、同期用信号を送信する際には、ＩＤＦＴ回路３が出
力する６４サブキャリアの信号出力を２回読み出して並
列直列変換回路４から同期用信号として出力する。並列
直列変換回路４から出力されるＯＦＤＭ信号は、Ｄ／Ａ
変換回路６によってアナログに変換され、変調ベースバ
ンド信号として出力される。
【０００９】ＯＦＤＭ信号に含まれる前記同期用信号
は、スタートシンボル信号を兼ねることができる。ま
た、通常のデータ信号を送信するときには、並列直列変
換回路４の読み出し順序の操作によりガードインターバ
ル（ＧＩ）が付加される。従来のＯＦＤＭ用変調回路に
より送信される信号の同期用の信号フォーマットの構成
例を図１２に示す。図１２の信号フォーマットにおいて
は、同期用信号の前にＡＧＣ用プリアンブル信号が配置
されている。但し、ＡＧＣ用プリアンブル信号と同期用
信号との関係については特に考慮されていない。
は、スタートシンボル信号を兼ねることができる。ま
た、通常のデータ信号を送信するときには、並列直列変
換回路４の読み出し順序の操作によりガードインターバ
ル（ＧＩ）が付加される。従来のＯＦＤＭ用変調回路に
より送信される信号の同期用の信号フォーマットの構成
例を図１２に示す。図１２の信号フォーマットにおいて
は、同期用信号の前にＡＧＣ用プリアンブル信号が配置
されている。但し、ＡＧＣ用プリアンブル信号と同期用
信号との関係については特に考慮されていない。
【００１０】前記文献に示されたＯＦＤＭ復調回路の構
成を図１０に示す。このＯＦＤＭ復調回路においては、
信号の復調に遅延検波を用いている。以下、図１０のＯ
ＦＤＭ復調回路について説明する。
成を図１０に示す。このＯＦＤＭ復調回路においては、
信号の復調に遅延検波を用いている。以下、図１０のＯ
ＦＤＭ復調回路について説明する。
【００１１】このＯＦＤＭ復調回路に入力される受信信
号（ＯＦＤＭ信号）ａ３０１はＴｗ遅延回路３０１に入
力される。Ｔｗ遅延回路３０１では、入力される信号を
所定の時間Ｔｗだけ遅延する。時間Ｔｗは、ＯＦＤＭ信
号の変調及び復調に用いる逆フーリエ変換（ＩＤＦＴ）
及びフーリエ変換（ＤＦＴ）のウィンドウの時間幅であ
る。
号（ＯＦＤＭ信号）ａ３０１はＴｗ遅延回路３０１に入
力される。Ｔｗ遅延回路３０１では、入力される信号を
所定の時間Ｔｗだけ遅延する。時間Ｔｗは、ＯＦＤＭ信
号の変調及び復調に用いる逆フーリエ変換（ＩＤＦＴ）
及びフーリエ変換（ＤＦＴ）のウィンドウの時間幅であ
る。
【００１２】Ｔｗ遅延回路３０１の出力する信号は、共
役複素信号生成回路３０２に入力される。乗算回路３０
３は、共役複素信号生成回路３０２が出力する共役複素
信号ａ３０３と受信信号ａ３０１とを複素乗算した結果
を出力する。移動平均フィルタ３０４は、乗算回路３０
３の出力する信号について、Ｔｗ時間の移動平均を演算
する。その結果が、自乗演算回路３０５に入力される。
自乗演算回路３０５の出力する信号ａ３０６は、受信信
号ａ３０１と遅延信号ａ３０２との相関値Ｃに相当す
る。この相関値Ｃは、次の第(１)式で表される。
役複素信号生成回路３０２に入力される。乗算回路３０
３は、共役複素信号生成回路３０２が出力する共役複素
信号ａ３０３と受信信号ａ３０１とを複素乗算した結果
を出力する。移動平均フィルタ３０４は、乗算回路３０
３の出力する信号について、Ｔｗ時間の移動平均を演算
する。その結果が、自乗演算回路３０５に入力される。
自乗演算回路３０５の出力する信号ａ３０６は、受信信
号ａ３０１と遅延信号ａ３０２との相関値Ｃに相当す
る。この相関値Ｃは、次の第(１)式で表される。
【数１】 但し、ｒdは受信信号（ｄはサンプリングポイントを示
す整数）、ＮはＤＦＴポイント数である。＊は共役複素
を示す。また、自乗演算回路３０６は受信信号ａ３０１
の電力を示す信号を出力する。移動平均フィルタ３０７
は、自乗演算回路３０６が出力する信号についてＴｗ時
間の移動平均を演算する。その演算結果は、自乗回路３
０８を介してピーク検出回路３０９に入力される。
す整数）、ＮはＤＦＴポイント数である。＊は共役複素
を示す。また、自乗演算回路３０６は受信信号ａ３０１
の電力を示す信号を出力する。移動平均フィルタ３０７
は、自乗演算回路３０６が出力する信号についてＴｗ時
間の移動平均を演算する。その演算結果は、自乗回路３
０８を介してピーク検出回路３０９に入力される。
【００１３】ピーク検出回路３０９は、自乗演算回路３
０５が出力する信号と自乗回路３０８が出力する信号と
に基づいて、信号のピーク検出を実施する。検出された
信号のピーク位置のタイミングで、ピーク検出回路３０
９からシンボルタイミング信号ａ３１０が出力される。
また、移動平均フィルタ３０４が出力する信号に基づい
て、キャリア周波数誤差検出が実施される。逆正接回路
３１１は、入力される信号の逆正接（アークタンジェン
ト）を計算し、それを周波数誤差信号として出力する。
０５が出力する信号と自乗回路３０８が出力する信号と
に基づいて、信号のピーク検出を実施する。検出された
信号のピーク位置のタイミングで、ピーク検出回路３０
９からシンボルタイミング信号ａ３１０が出力される。
また、移動平均フィルタ３０４が出力する信号に基づい
て、キャリア周波数誤差検出が実施される。逆正接回路
３１１は、入力される信号の逆正接（アークタンジェン
ト）を計算し、それを周波数誤差信号として出力する。
【００１４】分周回路３１２は、逆正接回路３１１の出
力する信号を（１／Ｎ）に分周する。但し、ＮはＤＦＴ
ポイント数である。共役複素信号生成回路３１３は、分
周回路３１２が出力する信号の共役複素信号を生成す
る。この共役複素信号は、サンプルホールド回路３１４
に入力される。サンプルホールド回路３１４は同期が確
立した時点で入力された共役複素信号をサンプルホール
ドする。
力する信号を（１／Ｎ）に分周する。但し、ＮはＤＦＴ
ポイント数である。共役複素信号生成回路３１３は、分
周回路３１２が出力する信号の共役複素信号を生成す
る。この共役複素信号は、サンプルホールド回路３１４
に入力される。サンプルホールド回路３１４は同期が確
立した時点で入力された共役複素信号をサンプルホール
ドする。
【００１５】一方、上記回路でシンボルタイミングの検
出及び周波数誤差の検出を行う間に、受信信号ａ３０１
はＴｗ遅延回路３１５で時間Ｔｗだけ遅延され、更に信
号のピーク検出に要する時間だけ遅延回路３１６で遅延
される。遅延回路３１６が出力する信号を処理すること
により、ピーク検出に要したサンプル分のスタートシン
ボル先頭部のキャリア周波数誤差補正が可能になる。
出及び周波数誤差の検出を行う間に、受信信号ａ３０１
はＴｗ遅延回路３１５で時間Ｔｗだけ遅延され、更に信
号のピーク検出に要する時間だけ遅延回路３１６で遅延
される。遅延回路３１６が出力する信号を処理すること
により、ピーク検出に要したサンプル分のスタートシン
ボル先頭部のキャリア周波数誤差補正が可能になる。
【００１６】乗算回路３１７は、サンプルホールド回路
３１４の出力信号と遅延回路３１６の出力信号とを乗算
する。ＤＦＴウインドウタイミング制御回路３１０は、
シンボルタイミング信号ａ３１０に基づいてウィンドウ
タイミング制御を行い、制御信号ａ３１８を直列並列変
換回路３１８に入力する。直列並列変換回路３１８は、
乗算回路３１７から入力される直列信号を並列信号に変
換する。また、ここで信号の読み込みタイミングを制御
してガードインターバル（ＧＩ）の繰り返し成分を取り
去る。
３１４の出力信号と遅延回路３１６の出力信号とを乗算
する。ＤＦＴウインドウタイミング制御回路３１０は、
シンボルタイミング信号ａ３１０に基づいてウィンドウ
タイミング制御を行い、制御信号ａ３１８を直列並列変
換回路３１８に入力する。直列並列変換回路３１８は、
乗算回路３１７から入力される直列信号を並列信号に変
換する。また、ここで信号の読み込みタイミングを制御
してガードインターバル（ＧＩ）の繰り返し成分を取り
去る。
【００１７】直列並列変換回路３１８から出力される並
列信号は、ＤＦＴ回路３１９に入力されて、ＯＦＤＭ言
号から、各サブキャリアごとのＤＱＰＳＫ変調信号に変
換される。ＤＦＴ回路３１９から出力される各サブキャ
リアごとのＤＱＰＳＫ変調信号は、遅延検波回路３２０
で復調され、並列直列変換回路３２１に入力される。並
列直列変換回路３２１は、入力される並列信号を直列の
信号に変換する。
列信号は、ＤＦＴ回路３１９に入力されて、ＯＦＤＭ言
号から、各サブキャリアごとのＤＱＰＳＫ変調信号に変
換される。ＤＦＴ回路３１９から出力される各サブキャ
リアごとのＤＱＰＳＫ変調信号は、遅延検波回路３２０
で復調され、並列直列変換回路３２１に入力される。並
列直列変換回路３２１は、入力される並列信号を直列の
信号に変換する。
【００１８】以上説明したように、ＯＦＤＭ復調回路で
は繰り返して送信される同期用信号の相関値ピークを用
いてシンボルタイミングの検出を行っている。
は繰り返して送信される同期用信号の相関値ピークを用
いてシンボルタイミングの検出を行っている。
【００１９】
【発明が解決しようとする課題】無線通信システムにお
いては、受信レベルの異なるユーザからのパケットを受
信するためにＡＧＣ（自動利得制御）アンプの使用が必
須である。このＡＧＣアンプの引き込みのために、各パ
ケットの先頭部には図１２に示すようにＡＧＣ用のプリ
アンブル信号が付加される。
いては、受信レベルの異なるユーザからのパケットを受
信するためにＡＧＣ（自動利得制御）アンプの使用が必
須である。このＡＧＣアンプの引き込みのために、各パ
ケットの先頭部には図１２に示すようにＡＧＣ用のプリ
アンブル信号が付加される。
【００２０】従来技術では、受信信号のシンボルタイミ
ングはＡＧＣ用プリアンブル信号に続いて２回繰り返し
て送信される同期用信号の相関値Ｃ（前記第(１)式）の
ピーク値に基づいて検出される。しかし、図１２に示す
ようなフォーマットの受信信号の場合には、ＡＧＣプリ
アンブル信号と同期用信号との相関値Ｃが０にはならな
い。そのため、ＯＦＤＭ復調回路において検出される２
つの同期用信号間の相関値波形が歪み、シンボルタイミ
ング検出位置に揺らぎが発生するため、ビット誤り率
（ＢＥＲ）特性が劣化するという問題があった。
ングはＡＧＣ用プリアンブル信号に続いて２回繰り返し
て送信される同期用信号の相関値Ｃ（前記第(１)式）の
ピーク値に基づいて検出される。しかし、図１２に示す
ようなフォーマットの受信信号の場合には、ＡＧＣプリ
アンブル信号と同期用信号との相関値Ｃが０にはならな
い。そのため、ＯＦＤＭ復調回路において検出される２
つの同期用信号間の相関値波形が歪み、シンボルタイミ
ング検出位置に揺らぎが発生するため、ビット誤り率
（ＢＥＲ）特性が劣化するという問題があった。
【００２１】また、同期用信号のみによるピ一ク値によ
る検出では相関値波形の立ち上がりが十分に急峻ではな
いためＢＥＲが劣化するという問題もあった。さらに、
このように相関値波形が歪むためピーク値を探索するた
めの保留時間が必要であり、シンボルタイミング検出に
時間がかかるという問題もある。本発明ではこれらの問
題を解決し、ＡＧＣ用プリアンブル信号を用いた場合に
も誤り率の劣化を防止すると共に、高速でシンボルタイ
ミングの検出が可能なＯＦＤＭ用プリアンブル生成方法
及びＯＦＤＭ用変調回路を提供することを目的とする。
る検出では相関値波形の立ち上がりが十分に急峻ではな
いためＢＥＲが劣化するという問題もあった。さらに、
このように相関値波形が歪むためピーク値を探索するた
めの保留時間が必要であり、シンボルタイミング検出に
時間がかかるという問題もある。本発明ではこれらの問
題を解決し、ＡＧＣ用プリアンブル信号を用いた場合に
も誤り率の劣化を防止すると共に、高速でシンボルタイ
ミングの検出が可能なＯＦＤＭ用プリアンブル生成方法
及びＯＦＤＭ用変調回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】請求項１は、直交周波数
多重通信に用いられるＯＦＤＭ信号であって、少なくと
も１つの自動利得制御用のプリアンブル信号とそれに続
く２つの同期用信号とを含むバースト信号を生成するＯ
ＦＤＭ用プリアンブル生成方法において、予め定めた同
一の固定パターンに基づいて前記プリアンブル信号及び
前記同期用信号を生成し、前記プリアンブル信号及び前
記同期用信号のいずれか一方に対して、各々の後半半分
の領域に所定の位相変化を与え、前記プリアンブル信号
の後半半分の領域の位相と前記複数の同期用信号の各々
の後半半分の領域の位相との間にほぼ１８０度の位相差
を形成することを特徴とする。
多重通信に用いられるＯＦＤＭ信号であって、少なくと
も１つの自動利得制御用のプリアンブル信号とそれに続
く２つの同期用信号とを含むバースト信号を生成するＯ
ＦＤＭ用プリアンブル生成方法において、予め定めた同
一の固定パターンに基づいて前記プリアンブル信号及び
前記同期用信号を生成し、前記プリアンブル信号及び前
記同期用信号のいずれか一方に対して、各々の後半半分
の領域に所定の位相変化を与え、前記プリアンブル信号
の後半半分の領域の位相と前記複数の同期用信号の各々
の後半半分の領域の位相との間にほぼ１８０度の位相差
を形成することを特徴とする。
【００２３】従来の構成では、ＡＧＣ用プリアンブル信
号を用いる場合にＡＧＣ用プリアンブル信号と同期用信
号との間に生じる相関によって、相関検出のピーク波形
が歪み誤り率が劣化すること及びシンボルタイミング検
出に時間がかかることが問題であった。そこで、請求項
１の発明ではプリアンブル信号の生成の改良によりこの
問題を解決している。すなわち、プリアンブル信号及び
同期用信号の一方に対して、各々の後半半分の領域に所
定の位相変化を与え、前記プリアンブル信号の後半半分
の領域の位相と前記複数の同期用信号の各々の後半半分
の領域の位相との間にほぼ１８０度の位相差を形成す
る。
号を用いる場合にＡＧＣ用プリアンブル信号と同期用信
号との間に生じる相関によって、相関検出のピーク波形
が歪み誤り率が劣化すること及びシンボルタイミング検
出に時間がかかることが問題であった。そこで、請求項
１の発明ではプリアンブル信号の生成の改良によりこの
問題を解決している。すなわち、プリアンブル信号及び
同期用信号の一方に対して、各々の後半半分の領域に所
定の位相変化を与え、前記プリアンブル信号の後半半分
の領域の位相と前記複数の同期用信号の各々の後半半分
の領域の位相との間にほぼ１８０度の位相差を形成す
る。
【００２４】例えば、送信側で同期用信号Sync.B(i)を
生成する際に、次の第(２)式に基づいて、ＡＧＣ用プリ
アンブル信号Sync.A(i)の後半半分の位相を１８０度
（π[rad]）回転し同期用信号Sync.B(i)を生成するか、
又は次の第(３)式に基づいて同期用信号Sync.B(i)の後
半半分の位相を１８０度回転し、ＡＧＣ用プリアンブル
信号Sync.A(i)を生成すれば、ＡＧＣ用プリアンブル信
号Sync.A(i)と同期用信号Sync.B(i)との間に１８０度の
位相差を形成することができる。
生成する際に、次の第(２)式に基づいて、ＡＧＣ用プリ
アンブル信号Sync.A(i)の後半半分の位相を１８０度
（π[rad]）回転し同期用信号Sync.B(i)を生成するか、
又は次の第(３)式に基づいて同期用信号Sync.B(i)の後
半半分の位相を１８０度回転し、ＡＧＣ用プリアンブル
信号Sync.A(i)を生成すれば、ＡＧＣ用プリアンブル信
号Sync.A(i)と同期用信号Sync.B(i)との間に１８０度の
位相差を形成することができる。
【数２】 但し、ｉはＯＦＤＭ変調回路に用いる逆離散フーリエ変
換（ＩＤＦＴ）の出力ポイント番号であり、ここでは６
４ポイントＩＤＦＴを想定している。実際には、予め定
めた同一の固定パターンに基づいて前記プリアンブル信
号及び前記同期用信号を共に生成することができるの
で、ＡＧＣ用プリアンブル信号Sync.A(i)及び同期用信
号Sync.B(i)を生成する際には、お互いに他方の信号を
参照する必要はなく、単に少なくとも一方の信号の位相
を変更すればよい。
換（ＩＤＦＴ）の出力ポイント番号であり、ここでは６
４ポイントＩＤＦＴを想定している。実際には、予め定
めた同一の固定パターンに基づいて前記プリアンブル信
号及び前記同期用信号を共に生成することができるの
で、ＡＧＣ用プリアンブル信号Sync.A(i)及び同期用信
号Sync.B(i)を生成する際には、お互いに他方の信号を
参照する必要はなく、単に少なくとも一方の信号の位相
を変更すればよい。
【００２５】前記第(２)式及び第(３)式に基づいてＡＧ
Ｃ用プリアンブル信号Sync.A(i)及び同期用信号Sync.B
(i)を生成した場合に、受信側のＯＦＤＭ復調回路で処
理されるＯＦＤＭ信号の相関値をそれぞれ図１及び図２
に示す。すなわち、図１及び図２に示す信号は、例えば
図１２に示す受信信号ａ３０１及び時間Ｔｗだけ遅延し
た信号ａ３０２に相当する。また、図１及び図２に示す
相関値は、図１２における信号ａ３０６に相当する。但
し、Ｔｗは１ＤＦＴシンボル時間である。
Ｃ用プリアンブル信号Sync.A(i)及び同期用信号Sync.B
(i)を生成した場合に、受信側のＯＦＤＭ復調回路で処
理されるＯＦＤＭ信号の相関値をそれぞれ図１及び図２
に示す。すなわち、図１及び図２に示す信号は、例えば
図１２に示す受信信号ａ３０１及び時間Ｔｗだけ遅延し
た信号ａ３０２に相当する。また、図１及び図２に示す
相関値は、図１２における信号ａ３０６に相当する。但
し、Ｔｗは１ＤＦＴシンボル時間である。
【００２６】任意のＡＧＣ用プリアンブル信号と任意の
同期用信号を用いる従来技術の場合には、ＡＧＣ用プリ
アンブル信号と同期用信号との相関値Ｃの影響により、
この相関値ピークの立ち上がりが緩やかになり、シンボ
ルタイミング検出誤差が生じ、ＢＥＲが劣化しシンボル
タイミング検出時間を要する。請求項１では、ＡＧＣ用
プリアンブル信号と同期用信号との後半半分の領域に互
いに１８０度の位相差が現れるので、時間差Ｔｗで現れ
るＡＧＣ用プリアンブル信号と同期用信号との相関値は
非常に小さくなる。
同期用信号を用いる従来技術の場合には、ＡＧＣ用プリ
アンブル信号と同期用信号との相関値Ｃの影響により、
この相関値ピークの立ち上がりが緩やかになり、シンボ
ルタイミング検出誤差が生じ、ＢＥＲが劣化しシンボル
タイミング検出時間を要する。請求項１では、ＡＧＣ用
プリアンブル信号と同期用信号との後半半分の領域に互
いに１８０度の位相差が現れるので、時間差Ｔｗで現れ
るＡＧＣ用プリアンブル信号と同期用信号との相関値は
非常に小さくなる。
【００２７】すなわち、図１及び図２に示す各積分区間
の相関値ａ，ｂについては、この操作により相関値Ｃを
理想的には（ａ＝ｂ＝０）に抑圧でき、相関値Ｃにおい
ては（Ｃ＝１）にすることができる。従って、図１及び
図２に示すように、シンボル検出に用いる相関値のピー
ク波形の立ち上がりが鋭くなり、高速なシンボル検出が
可能になる。また、ａ，ｂの相関値を抑えるため相関値
波形に及ぼす影響も緩和され、ＢＥＲ劣化が少なくな
る。
の相関値ａ，ｂについては、この操作により相関値Ｃを
理想的には（ａ＝ｂ＝０）に抑圧でき、相関値Ｃにおい
ては（Ｃ＝１）にすることができる。従って、図１及び
図２に示すように、シンボル検出に用いる相関値のピー
ク波形の立ち上がりが鋭くなり、高速なシンボル検出が
可能になる。また、ａ，ｂの相関値を抑えるため相関値
波形に及ぼす影響も緩和され、ＢＥＲ劣化が少なくな
る。
【００２８】請求項２は、入力データに対して直列並列
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対して変調を行う変調手段と、前記変
調手段の出力信号に対して逆離散フーリエ変換を行うＩ
ＤＦＴ手段と、前記ＩＤＦＴ手段の出力信号に対して並
列直列変換を行い時間領域信号を出力する並列直列変換
手段と、前記並列直列変換手段が出力する時間領域信号
に対して信号の繰り返しが生じるガードインターバル区
間を付加するガードインターバル付加手段と、予め定め
られた時間波形のプリアンブル信号を生成するプリアン
ブル信号生成手段と、前記プリアンブル信号生成手段が
出力するプリアンブル信号に続くように前記並列直列変
換手段の出力信号を出力する出力切替手段とを備えるＯ
ＦＤＭ用変調回路において、予め定められた周波数領域
の固定パターンに基いて逆離散フーリエ変換によりＯＦ
ＤＭ信号を生成すると共に、１つのＯＦＤＭ信号の長さ
に相当する離散フーリエ変換の１周期の時間の３倍の長
さの時間に渡って前記ＯＦＤＭ信号を繰り返し出力する
繰り返し出力手段と、前記繰り返し出力手段から順次に
出力される３つのＯＦＤＭ信号の各々の後半半分の領域
について、先頭のＯＦＤＭ信号と２番目及び３番目のＯ
ＦＤＭ信号との間にほぼ１８０度の位相差を与える位相
演算手段とを前記プリアンブル信号生成手段に設けたこ
とを特徴とする。
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対して変調を行う変調手段と、前記変
調手段の出力信号に対して逆離散フーリエ変換を行うＩ
ＤＦＴ手段と、前記ＩＤＦＴ手段の出力信号に対して並
列直列変換を行い時間領域信号を出力する並列直列変換
手段と、前記並列直列変換手段が出力する時間領域信号
に対して信号の繰り返しが生じるガードインターバル区
間を付加するガードインターバル付加手段と、予め定め
られた時間波形のプリアンブル信号を生成するプリアン
ブル信号生成手段と、前記プリアンブル信号生成手段が
出力するプリアンブル信号に続くように前記並列直列変
換手段の出力信号を出力する出力切替手段とを備えるＯ
ＦＤＭ用変調回路において、予め定められた周波数領域
の固定パターンに基いて逆離散フーリエ変換によりＯＦ
ＤＭ信号を生成すると共に、１つのＯＦＤＭ信号の長さ
に相当する離散フーリエ変換の１周期の時間の３倍の長
さの時間に渡って前記ＯＦＤＭ信号を繰り返し出力する
繰り返し出力手段と、前記繰り返し出力手段から順次に
出力される３つのＯＦＤＭ信号の各々の後半半分の領域
について、先頭のＯＦＤＭ信号と２番目及び３番目のＯ
ＦＤＭ信号との間にほぼ１８０度の位相差を与える位相
演算手段とを前記プリアンブル信号生成手段に設けたこ
とを特徴とする。
【００２９】請求項２においては、前記プリアンブル信
号生成手段に設けられた繰り返し出力手段が、予め定め
られた周波数領域の固定パターンに基いて逆離散フーリ
エ変換によりＯＦＤＭ信号を生成すると共に、１つのＯ
ＦＤＭ信号の長さに相当する離散フーリエ変換の１周期
の時間の少なくとも３倍の長さの時間に渡って前記ＯＦ
ＤＭ信号を繰り返し出力する。
号生成手段に設けられた繰り返し出力手段が、予め定め
られた周波数領域の固定パターンに基いて逆離散フーリ
エ変換によりＯＦＤＭ信号を生成すると共に、１つのＯ
ＦＤＭ信号の長さに相当する離散フーリエ変換の１周期
の時間の少なくとも３倍の長さの時間に渡って前記ＯＦ
ＤＭ信号を繰り返し出力する。
【００３０】また、位相演算手段は、前記繰り返し出力
手段から順次に出力される３つのＯＦＤＭ信号の各々の
後半半分の領域について、先頭のＯＦＤＭ信号と２番目
及び３番目のＯＦＤＭ信号との間にほぼ１８０度の位相
差を与える。従って、請求項２のＯＦＤＭ用変調回路か
ら出力されるＯＦＤＭ信号を受信した場合には、請求項
１の場合と同様に、ＡＧＣ用プリアンブル信号と同期用
信号との相関値が小さくなる。
手段から順次に出力される３つのＯＦＤＭ信号の各々の
後半半分の領域について、先頭のＯＦＤＭ信号と２番目
及び３番目のＯＦＤＭ信号との間にほぼ１８０度の位相
差を与える。従って、請求項２のＯＦＤＭ用変調回路か
ら出力されるＯＦＤＭ信号を受信した場合には、請求項
１の場合と同様に、ＡＧＣ用プリアンブル信号と同期用
信号との相関値が小さくなる。
【００３１】請求項３は、入力データに対して直列並列
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た周波数領域の固定パターンに基いて逆離散フーリエ変
換によりＯＦＤＭ信号を生成すると共に、１つのＯＦＤ
Ｍ信号の長さに相当する離散フーリエ変換の１周期の時
間の２倍の長さの時間に渡って前記ＯＦＤＭ信号を繰り
返し出力する繰り返し出力手段と、前記繰り返し出力手
段から２番目に出力される１つのＯＦＤＭ信号の後半半
分の領域についてほぼ１８０度の位相変化を与える位相
演算手段と、前記位相演算手段により位相変化を受けた
領域を含む１つのＯＦＤＭ信号についてのみ直列並列変
換を行う第１直列並列変換手段と、前記第１直列並列変
換手段の出力信号を離散フーリエ変換する第１離散フー
リエ変換手段と、前記第１離散フーリエ変換手段が出力
する信号の使用されないサブキャリアの成分についてヌ
ル点を挿入するヌル点挿入手段と、前記ヌル点挿入手段
が出力する信号を、前記変調手段に応じて定まる位相空
間の複数の領域をそれぞれ代表する複数の信号点のいず
れかの点に近似して配置する信号点マッピング手段と、
前記信号点マッピング手段の出力信号を前記スタートシ
ンボルとして記憶する記憶手段と、前記信号点マッピン
グ手段の出力信号を逆離散フーリエ変換する第１逆離散
フーリエ変換手段と、前記第１逆離散フーリエ変換手段
の出力信号を並列直列変換する第１並列直列変換手段
と、前記第１並列直列変換手段から出力される信号を、
１つのＯＦＤＭ信号の長さに相当する離散フーリエ変換
の１周期の時間の２倍の長さの時間に渡って出力する出
力信号制御手段と、前記繰り返し出力手段の出力に１番
目に出力される１つのＯＦＤＭ信号に引き続いて、前記
出力信号制御手段の出力信号をプリアンブル信号として
出力するプリアンブル生成回路とを設けたことを特徴と
する。
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た周波数領域の固定パターンに基いて逆離散フーリエ変
換によりＯＦＤＭ信号を生成すると共に、１つのＯＦＤ
Ｍ信号の長さに相当する離散フーリエ変換の１周期の時
間の２倍の長さの時間に渡って前記ＯＦＤＭ信号を繰り
返し出力する繰り返し出力手段と、前記繰り返し出力手
段から２番目に出力される１つのＯＦＤＭ信号の後半半
分の領域についてほぼ１８０度の位相変化を与える位相
演算手段と、前記位相演算手段により位相変化を受けた
領域を含む１つのＯＦＤＭ信号についてのみ直列並列変
換を行う第１直列並列変換手段と、前記第１直列並列変
換手段の出力信号を離散フーリエ変換する第１離散フー
リエ変換手段と、前記第１離散フーリエ変換手段が出力
する信号の使用されないサブキャリアの成分についてヌ
ル点を挿入するヌル点挿入手段と、前記ヌル点挿入手段
が出力する信号を、前記変調手段に応じて定まる位相空
間の複数の領域をそれぞれ代表する複数の信号点のいず
れかの点に近似して配置する信号点マッピング手段と、
前記信号点マッピング手段の出力信号を前記スタートシ
ンボルとして記憶する記憶手段と、前記信号点マッピン
グ手段の出力信号を逆離散フーリエ変換する第１逆離散
フーリエ変換手段と、前記第１逆離散フーリエ変換手段
の出力信号を並列直列変換する第１並列直列変換手段
と、前記第１並列直列変換手段から出力される信号を、
１つのＯＦＤＭ信号の長さに相当する離散フーリエ変換
の１周期の時間の２倍の長さの時間に渡って出力する出
力信号制御手段と、前記繰り返し出力手段の出力に１番
目に出力される１つのＯＦＤＭ信号に引き続いて、前記
出力信号制御手段の出力信号をプリアンブル信号として
出力するプリアンブル生成回路とを設けたことを特徴と
する。
【００３２】請求項３の場合には、同期用信号を差動符
号化で用いるスタートシンボル（ＳＳ）とする。このよ
うな場合には、ＯＦＤＭ信号に含まれる各サブキャリア
に変調信号が必要になる。従って、位相演算手段によっ
て位相が変更された信号は、そのままではスタートシン
ボルとして利用できない。そこで、請求項３の第１直列
並列変換手段は、前記位相演算手段により位相変化を受
けた領域を含む１つのＯＦＤＭ信号についてのみ直列並
列変換を行う。また、第１離散フーリエ変換手段は前記
第１直列並列変換手段が出力する時間領域の信号を離散
フーリエ変換して周波数領域の信号を生成する。
号化で用いるスタートシンボル（ＳＳ）とする。このよ
うな場合には、ＯＦＤＭ信号に含まれる各サブキャリア
に変調信号が必要になる。従って、位相演算手段によっ
て位相が変更された信号は、そのままではスタートシン
ボルとして利用できない。そこで、請求項３の第１直列
並列変換手段は、前記位相演算手段により位相変化を受
けた領域を含む１つのＯＦＤＭ信号についてのみ直列並
列変換を行う。また、第１離散フーリエ変換手段は前記
第１直列並列変換手段が出力する時間領域の信号を離散
フーリエ変換して周波数領域の信号を生成する。
【００３３】更に、ヌル点挿入手段は、前記第１離散フ
ーリエ変換手段が出力する信号の使用されない不要なサ
ブキャリアの成分についてヌル点を挿入する。信号点マ
ッピング手段は、前記ヌル点挿入手段が出力する信号
を、前記変調手段に応じて定まる位相空間の複数の領域
をそれぞれ代表する複数の信号点のいずれかの点に近似
して配置する。
ーリエ変換手段が出力する信号の使用されない不要なサ
ブキャリアの成分についてヌル点を挿入する。信号点マ
ッピング手段は、前記ヌル点挿入手段が出力する信号
を、前記変調手段に応じて定まる位相空間の複数の領域
をそれぞれ代表する複数の信号点のいずれかの点に近似
して配置する。
【００３４】例えば、差動符号化としてＤＱＰＳＫ変調
を実施する場合には、信号点マッピング手段は、図６に
示すように４つに分割された位相平面のそれぞれを代表
する４つの基準信号点（出力信号点）Ｒ１，Ｒ２，Ｒ
３，Ｒ４のうち、入力信号の点に最も近い、いずれか１
つの基準信号点に近似して再配置した結果を出力する。
記憶手段は、前記信号点マッピング手段の出力信号を周
波数領域でのスタートシンボルとして記憶する。第１逆
離散フーリエ変換手段は、前記信号点マッピング手段が
出力する周波数領域の信号を逆離散フーリエ変換して時
間領域の信号を生成する。
を実施する場合には、信号点マッピング手段は、図６に
示すように４つに分割された位相平面のそれぞれを代表
する４つの基準信号点（出力信号点）Ｒ１，Ｒ２，Ｒ
３，Ｒ４のうち、入力信号の点に最も近い、いずれか１
つの基準信号点に近似して再配置した結果を出力する。
記憶手段は、前記信号点マッピング手段の出力信号を周
波数領域でのスタートシンボルとして記憶する。第１逆
離散フーリエ変換手段は、前記信号点マッピング手段が
出力する周波数領域の信号を逆離散フーリエ変換して時
間領域の信号を生成する。
【００３５】第１並列直列変換手段は、前記第１逆離散
フーリエ変換手段の出力信号を並列直列変換する。出力
信号制御手段は、前記第１並列直列変換手段から出力さ
れる信号を、１つのＯＦＤＭ信号の長さに相当する離散
フーリエ変換の１周期の時間の２倍の長さの時間に渡っ
て出力する。プリアンブル生成回路は、前記繰り返し出
力手段の出力に１番目に出力される１つのＯＦＤＭ信号
に引き続いて、前記出力信号制御手段の出力信号をプリ
アンブル信号として出力する。
フーリエ変換手段の出力信号を並列直列変換する。出力
信号制御手段は、前記第１並列直列変換手段から出力さ
れる信号を、１つのＯＦＤＭ信号の長さに相当する離散
フーリエ変換の１周期の時間の２倍の長さの時間に渡っ
て出力する。プリアンブル生成回路は、前記繰り返し出
力手段の出力に１番目に出力される１つのＯＦＤＭ信号
に引き続いて、前記出力信号制御手段の出力信号をプリ
アンブル信号として出力する。
【００３６】つまり、請求項３では、図３に示すような
手順により時間領域同期用信号から周波数領域スタート
シンボル信号が生成される。記憶手段に記憶されたスタ
ートシンボル信号の時間領域への変換は、前記ＩＤＦＴ
手段の逆離散フーリエ変換により行われる。この時間領
域スタートシンボルの時間波形は、生成過程でのマッピ
ング等の操作により劣化を生じる。しかし、２つの信号
間に位相差を持たせる場合の効果と同様に、ＡＧＣ用プ
リアンブル信号とスタートシンボルとの相関値Ｃを抑え
ることができる。
手順により時間領域同期用信号から周波数領域スタート
シンボル信号が生成される。記憶手段に記憶されたスタ
ートシンボル信号の時間領域への変換は、前記ＩＤＦＴ
手段の逆離散フーリエ変換により行われる。この時間領
域スタートシンボルの時間波形は、生成過程でのマッピ
ング等の操作により劣化を生じる。しかし、２つの信号
間に位相差を持たせる場合の効果と同様に、ＡＧＣ用プ
リアンブル信号とスタートシンボルとの相関値Ｃを抑え
ることができる。
【００３７】請求項４は、入力データに対して直列並列
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た前記スタートシンボルを逆離散フーリエ変換して得ら
れる、離散フーリエ変換の１周期の時間に相当する１つ
のＯＦＤＭ信号を記憶する波形記憶手段と、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える位相演算手段と、前記位相演算手段の出力信号
に対して直列並列変換を行う第１直列並列変換手段と、
前記第１直列並列変換手段の出力信号を離散フーリエ変
換変換する第１離散フーリエ変換変換手段と、前記第１
離散フーリエ変換変換手段が出力する信号の使用されな
いサブキャリアの成分についてヌル点を挿入するヌル点
挿入手段と、前記ヌル点挿入手段が出力する信号を、前
記変調手段に応じて定まる位相空間の複数の領域をそれ
ぞれ代表する複数の信号点のいずれかの点に近似して配
置する信号点マッピング手段と、前記信号点マッピング
手段の出力信号を逆離散フーリエ変換する第１逆離散フ
ーリエ変換手段と、前記第１逆離散フーリエ変換手段の
出力信号を並列直列変換する第１並列直列変換手段と、
前記波形記憶手段から出力される信号を、離散フーリエ
変換の２周期の時間に渡って２回繰り返して出力する出
力信号制御手段と、前記第１並列直列変換手段の出力信
号に、引き続いて前記出力信号制御手段の出力信号をプ
リアンブル信号として出力するプリアンブル生成回路と
を設けたことを特徴とする。
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た前記スタートシンボルを逆離散フーリエ変換して得ら
れる、離散フーリエ変換の１周期の時間に相当する１つ
のＯＦＤＭ信号を記憶する波形記憶手段と、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える位相演算手段と、前記位相演算手段の出力信号
に対して直列並列変換を行う第１直列並列変換手段と、
前記第１直列並列変換手段の出力信号を離散フーリエ変
換変換する第１離散フーリエ変換変換手段と、前記第１
離散フーリエ変換変換手段が出力する信号の使用されな
いサブキャリアの成分についてヌル点を挿入するヌル点
挿入手段と、前記ヌル点挿入手段が出力する信号を、前
記変調手段に応じて定まる位相空間の複数の領域をそれ
ぞれ代表する複数の信号点のいずれかの点に近似して配
置する信号点マッピング手段と、前記信号点マッピング
手段の出力信号を逆離散フーリエ変換する第１逆離散フ
ーリエ変換手段と、前記第１逆離散フーリエ変換手段の
出力信号を並列直列変換する第１並列直列変換手段と、
前記波形記憶手段から出力される信号を、離散フーリエ
変換の２周期の時間に渡って２回繰り返して出力する出
力信号制御手段と、前記第１並列直列変換手段の出力信
号に、引き続いて前記出力信号制御手段の出力信号をプ
リアンブル信号として出力するプリアンブル生成回路と
を設けたことを特徴とする。
【００３８】請求項４では、波形記憶手段が、予め定め
られたスタートシンボルを逆離散フーリエ変換して得ら
れる離散フーリエ変換の１周期の時間に相当する１つの
ＯＦＤＭ信号を記憶する。位相演算手段は、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える。
られたスタートシンボルを逆離散フーリエ変換して得ら
れる離散フーリエ変換の１周期の時間に相当する１つの
ＯＦＤＭ信号を記憶する。位相演算手段は、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える。
【００３９】第１直列並列変換手段は、前記位相演算手
段の出力信号に対して直列並列変換を行う。第１離散フ
ーリエ変換変換手段は、前記第１直列並列変換手段が出
力する時間領域の信号を離散フーリエ変換変換して周波
数領域の信号を生成する。ヌル点挿入手段は、前記第１
離散フーリエ変換変換手段が出力する信号の使用されな
いサブキャリアの成分についてヌル点を挿入する。信号
点マッピング手段は、前記ヌル点挿入手段が出力する信
号を、前記変調手段に応じて定まる位相空間の複数の領
域をそれぞれ代表する複数の信号点のいずれかの点に近
似して配置する。
段の出力信号に対して直列並列変換を行う。第１離散フ
ーリエ変換変換手段は、前記第１直列並列変換手段が出
力する時間領域の信号を離散フーリエ変換変換して周波
数領域の信号を生成する。ヌル点挿入手段は、前記第１
離散フーリエ変換変換手段が出力する信号の使用されな
いサブキャリアの成分についてヌル点を挿入する。信号
点マッピング手段は、前記ヌル点挿入手段が出力する信
号を、前記変調手段に応じて定まる位相空間の複数の領
域をそれぞれ代表する複数の信号点のいずれかの点に近
似して配置する。
【００４０】第１逆離散フーリエ変換手段は、前記信号
点マッピング手段の出力信号を逆離散フーリエ変換して
時間領域の信号を生成する。第１並列直列変換手段は、
前記第１逆離散フーリエ変換手段の出力信号を並列直列
変換する。
点マッピング手段の出力信号を逆離散フーリエ変換して
時間領域の信号を生成する。第１並列直列変換手段は、
前記第１逆離散フーリエ変換手段の出力信号を並列直列
変換する。
【００４１】出力信号制御手段は、前記波形記憶手段か
ら出力される信号を、離散フーリエ変換の２周期の時間
に渡って２回繰り返して出力する。プリアンブル生成回
路は、前記第１並列直列変換手段の出力信号に引き続い
て前記出力信号制御手段の出力信号をプリアンブル信号
として出力する。つまり、請求項４では、図４に示すよ
うに時間領域ＡＧＣプリアンブル信号から周波数領域Ａ
ＧＣプリアンブル信号が生成される。
ら出力される信号を、離散フーリエ変換の２周期の時間
に渡って２回繰り返して出力する。プリアンブル生成回
路は、前記第１並列直列変換手段の出力信号に引き続い
て前記出力信号制御手段の出力信号をプリアンブル信号
として出力する。つまり、請求項４では、図４に示すよ
うに時間領域ＡＧＣプリアンブル信号から周波数領域Ａ
ＧＣプリアンブル信号が生成される。
【００４２】波形記憶手段としては、時間領域ＡＧＣ用
プリアンブル言号を予め記憶させたＲＯＭ等を用いても
実現可能である。以上、述べた通り請求項１〜請求項４
のいずれにおいても、ＡＧＣプリアンブル信号及び／又
は同期用信号の位相回転演算を行うことにより相関値波
形を鋭くできるので、ＢＥＲ特性が改善され、シンボル
タイミング検出を高速にできる。また、相関値波形が鋭
くなるため、前記参考文献に示された複雑なアルゴリズ
ムをピーク検出に必要とせず、しきい値のみによる判定
でシンボルタイミング検出が可能になる。
プリアンブル言号を予め記憶させたＲＯＭ等を用いても
実現可能である。以上、述べた通り請求項１〜請求項４
のいずれにおいても、ＡＧＣプリアンブル信号及び／又
は同期用信号の位相回転演算を行うことにより相関値波
形を鋭くできるので、ＢＥＲ特性が改善され、シンボル
タイミング検出を高速にできる。また、相関値波形が鋭
くなるため、前記参考文献に示された複雑なアルゴリズ
ムをピーク検出に必要とせず、しきい値のみによる判定
でシンボルタイミング検出が可能になる。
【００４３】
【発明の実施の形態】（第１の実施の形態）本発明を実
施するＯＦＤＭ用変調回路の構成を図５に示す。この形
態は、請求項１及び請求項２に対応する。この形態で
は、請求項２の直列並列変換手段，変調手段，ＩＤＦＴ
手段，並列直列変換手段，ガードインターバル付加手
段，プリアンブル信号生成手段，出力切替手段，繰り返
し出力手段及び位相演算手段は、それぞれＳ／Ｐ変換回
路１０１，ＱＰＳＫ変調回路１０２，ＩＤＦＴ回路１０
３，Ｐ／Ｓ変換回路１０４，ＧＩ付加回路１０５，プリ
アンブル信号生成手段１００，切替回路１１１，繰り返
し出力回路１０８，位相演算回路１１０に対応する。
施するＯＦＤＭ用変調回路の構成を図５に示す。この形
態は、請求項１及び請求項２に対応する。この形態で
は、請求項２の直列並列変換手段，変調手段，ＩＤＦＴ
手段，並列直列変換手段，ガードインターバル付加手
段，プリアンブル信号生成手段，出力切替手段，繰り返
し出力手段及び位相演算手段は、それぞれＳ／Ｐ変換回
路１０１，ＱＰＳＫ変調回路１０２，ＩＤＦＴ回路１０
３，Ｐ／Ｓ変換回路１０４，ＧＩ付加回路１０５，プリ
アンブル信号生成手段１００，切替回路１１１，繰り返
し出力回路１０８，位相演算回路１１０に対応する。
【００４４】この形態では、生成するＯＦＤＭ信号に含
まれるサブキャリア数が４８の例を示す。図５のＯＦＤ
Ｍ用変調回路に入力される直列の入力信号ａ１０１は、
Ｓ／Ｐ変換回路１０１にてシリアル／パラレル変換さ
れ、サブキャリア数と対応する４８組の並列信号ａ１０
２として出力される。４８組の並列信号ａ１０２は、そ
れぞれＱＰＳＫ変調回路１０２でＱＰＳＫ変調される。
ＱＰＳＫ変調回路１０２から出力される４８組の変調さ
れた並列信号ａ１０３は、各々、同相成分（Ｉｃｈ）と
直交成分（Ｑｃｈ）とで構成される複素数の信号であ
り、それぞれＩＤＦＴ回路１０３に入力される。
まれるサブキャリア数が４８の例を示す。図５のＯＦＤ
Ｍ用変調回路に入力される直列の入力信号ａ１０１は、
Ｓ／Ｐ変換回路１０１にてシリアル／パラレル変換さ
れ、サブキャリア数と対応する４８組の並列信号ａ１０
２として出力される。４８組の並列信号ａ１０２は、そ
れぞれＱＰＳＫ変調回路１０２でＱＰＳＫ変調される。
ＱＰＳＫ変調回路１０２から出力される４８組の変調さ
れた並列信号ａ１０３は、各々、同相成分（Ｉｃｈ）と
直交成分（Ｑｃｈ）とで構成される複素数の信号であ
り、それぞれＩＤＦＴ回路１０３に入力される。
【００４５】ＩＤＦＴ回路１０３に入力される信号ａ１
０３はサブキャリア毎の周波数領域の信号である。ＩＤ
ＦＴ回路１０３は、この信号ａ１０３を離散フーリエ変
換して、時間領域の信号ａ１０４を生成する。この例で
は、ＩＤＦＴ回路１０３が６４ポイントの離散フーリエ
変換を実施するので、ＩＤＦＴ回路１０３が出力する信
号ａ１０４は６４組である。
０３はサブキャリア毎の周波数領域の信号である。ＩＤ
ＦＴ回路１０３は、この信号ａ１０３を離散フーリエ変
換して、時間領域の信号ａ１０４を生成する。この例で
は、ＩＤＦＴ回路１０３が６４ポイントの離散フーリエ
変換を実施するので、ＩＤＦＴ回路１０３が出力する信
号ａ１０４は６４組である。
【００４６】Ｐ／Ｓ変換回路１０４は、ＩＤＦＴ回路１
０３が出力する６４組の信号ａ１０４のパラレル／シリ
アル変換を実施して、予め定めた順序で信号を時系列に
並べる。ＧＩ付加回路１０５は、ＯＦＤＭ信号にガード
インターバル（繰り返し信号区間）を付加するための制
御をＰ／Ｓ変換回路１０４に対して実施する。従って、
Ｐ／Ｓ変換回路１０４から出力される信号ａ１０６には
所定のガードインターバルが含まれる。ガードインター
バル量はＧＩ付加回路１０５で設定される。
０３が出力する６４組の信号ａ１０４のパラレル／シリ
アル変換を実施して、予め定めた順序で信号を時系列に
並べる。ＧＩ付加回路１０５は、ＯＦＤＭ信号にガード
インターバル（繰り返し信号区間）を付加するための制
御をＰ／Ｓ変換回路１０４に対して実施する。従って、
Ｐ／Ｓ変換回路１０４から出力される信号ａ１０６には
所定のガードインターバルが含まれる。ガードインター
バル量はＧＩ付加回路１０５で設定される。
【００４７】一方、プリアンブル信号生成手段１００に
おいては、予め定めた周波数領域の固定パターン信号ａ
１０７がＳ／Ｐ変換回路１０６に印加される。この固定
パターン信号ａ１０７は、１つのＯＦＤＭシンボル（プ
リアンブル）の生成に必要な長さ（４８）の直列信号で
ある。Ｓ／Ｐ変換回路１０６は、入力される固定パター
ン信号ａ１０７を直列／並列変換し、サブキャリア数に
対応する４８組の並列信号ａ１０８として出力する。Ｉ
ＤＦＴ回路１０７は、逆離散フーリエ変換を実施して入
力される周波数領域の４８組の並列信号ａ１０８を時間
領域の信号ａ１０９に変換する。
おいては、予め定めた周波数領域の固定パターン信号ａ
１０７がＳ／Ｐ変換回路１０６に印加される。この固定
パターン信号ａ１０７は、１つのＯＦＤＭシンボル（プ
リアンブル）の生成に必要な長さ（４８）の直列信号で
ある。Ｓ／Ｐ変換回路１０６は、入力される固定パター
ン信号ａ１０７を直列／並列変換し、サブキャリア数に
対応する４８組の並列信号ａ１０８として出力する。Ｉ
ＤＦＴ回路１０７は、逆離散フーリエ変換を実施して入
力される周波数領域の４８組の並列信号ａ１０８を時間
領域の信号ａ１０９に変換する。
【００４８】この例では、ＩＤＦＴ回路１０７のポイン
ト数が６４なので、それが出力する信号ａ１０９は６４
組の並列信号である。繰り返し出力回路１０８は、並列
／直列変換を実施して、ＩＤＦＴ回路１０７から出力さ
れる６４組の並列信号を直列信号に変換すると共に、そ
の信号をＯＦＤＭシンボル周期の３倍の時間に渡って繰
り返し出力する。
ト数が６４なので、それが出力する信号ａ１０９は６４
組の並列信号である。繰り返し出力回路１０８は、並列
／直列変換を実施して、ＩＤＦＴ回路１０７から出力さ
れる６４組の並列信号を直列信号に変換すると共に、そ
の信号をＯＦＤＭシンボル周期の３倍の時間に渡って繰
り返し出力する。
【００４９】つまり、繰り返し出力回路１０８から出力
される信号ａ１１０は、３つのＯＦＤＭシンボルに対応
しており、具体的には図１に示す先頭のＡＧＣ用プリア
ンブル信号，２番目の同期用信号及び３番目の同期用信
号に相当する。カウンタ回路１０９は、前述の第(２)式
の演算を実施するタイミングを検出するために、周期が
一定のクロック信号ａ１１１を計数する。カウンタ回路
１０９の計数値が設定値に達すると、カウンタ回路１０
９が信号ａ１１２を出力し、この信号ａ１１２によって
位相演算回路１１０の演算処理が開始される。
される信号ａ１１０は、３つのＯＦＤＭシンボルに対応
しており、具体的には図１に示す先頭のＡＧＣ用プリア
ンブル信号，２番目の同期用信号及び３番目の同期用信
号に相当する。カウンタ回路１０９は、前述の第(２)式
の演算を実施するタイミングを検出するために、周期が
一定のクロック信号ａ１１１を計数する。カウンタ回路
１０９の計数値が設定値に達すると、カウンタ回路１０
９が信号ａ１１２を出力し、この信号ａ１１２によって
位相演算回路１１０の演算処理が開始される。
【００５０】位相演算回路１１０は、信号ａ１１０に対
して第(２)式の演算を実施する。つまり、ＡＧＣ用プリ
アンブル信号Sync.A(i)に基づいて同期用信号Sync.B(i)
を生成し、同期用信号Sync.B(i)の後半半分（i=32〜6
3）については、ＡＧＣ用プリアンブル信号Sync.A(i)に
対して１８０度の位相差が形成される。実際には、同一
の固定パターン信号ａ１０７に基づいて１つのＡＧＣ用
プリアンブル信号Sync.A(i)と２つの同期用信号Sync.B
(i)とを生成しているので、位相演算回路１１０は、連
続的に現れる３シンボルの信号のうち、２番目及び３番
目のシンボルの後半半分の領域についてのみ、１８０度
の位相回転を行う。その結果が信号ａ１１３として出力
される。
して第(２)式の演算を実施する。つまり、ＡＧＣ用プリ
アンブル信号Sync.A(i)に基づいて同期用信号Sync.B(i)
を生成し、同期用信号Sync.B(i)の後半半分（i=32〜6
3）については、ＡＧＣ用プリアンブル信号Sync.A(i)に
対して１８０度の位相差が形成される。実際には、同一
の固定パターン信号ａ１０７に基づいて１つのＡＧＣ用
プリアンブル信号Sync.A(i)と２つの同期用信号Sync.B
(i)とを生成しているので、位相演算回路１１０は、連
続的に現れる３シンボルの信号のうち、２番目及び３番
目のシンボルの後半半分の領域についてのみ、１８０度
の位相回転を行う。その結果が信号ａ１１３として出力
される。
【００５１】切替回路１１１は、カウンタ回路１０９が
出力する信号ａ１１２に基づいて、信号の切替制御を実
施し、３シンボルの時間領域プリアンブル信号（ａ１１
３）の出力に引き続いて、ガードインターバルの付加さ
れた時間領域信号ａ１０６を出力するように切り替わ
る。
出力する信号ａ１１２に基づいて、信号の切替制御を実
施し、３シンボルの時間領域プリアンブル信号（ａ１１
３）の出力に引き続いて、ガードインターバルの付加さ
れた時間領域信号ａ１０６を出力するように切り替わ
る。
【００５２】但し、位相演算回路１１０における信号ａ
１１２の制御のタイミングと切替回路１１１における信
号ａ１１２のタイミングとは互いに異なる。切替回路１
１１が順次に出力する信号ａ１１４がＯＦＤＭ送信信号
であり、この信号には図１に示すようなＡＧＣ用プリア
ンブル信号及び２つの同期用信号に続いて変調されたデ
ータの信号が現れる。
１１２の制御のタイミングと切替回路１１１における信
号ａ１１２のタイミングとは互いに異なる。切替回路１
１１が順次に出力する信号ａ１１４がＯＦＤＭ送信信号
であり、この信号には図１に示すようなＡＧＣ用プリア
ンブル信号及び２つの同期用信号に続いて変調されたデ
ータの信号が現れる。
【００５３】なお、プリアンブルの波形を予めＲＯＭ
（読み出し専用メモリ）に記憶しておき、そのデータを
読み出して波形を生成することもできる。また、図５に
示す２つのＳ／Ｐ変換回路１０１及び１０６のいずれか
一方を入力信号ａ１０１の処理と固定パターン信号ａ１
０７の処理に共通に利用すれば、他方の回路は省略でき
る。同様に、２つのＩＤＦＴ回路１０３及び１０７のい
ずれか一方を入力信号ａ１０１の処理と固定パターン信
号ａ１０７の処理に共通に利用して他方の回路を省略す
ることも可能である。
（読み出し専用メモリ）に記憶しておき、そのデータを
読み出して波形を生成することもできる。また、図５に
示す２つのＳ／Ｐ変換回路１０１及び１０６のいずれか
一方を入力信号ａ１０１の処理と固定パターン信号ａ１
０７の処理に共通に利用すれば、他方の回路は省略でき
る。同様に、２つのＩＤＦＴ回路１０３及び１０７のい
ずれか一方を入力信号ａ１０１の処理と固定パターン信
号ａ１０７の処理に共通に利用して他方の回路を省略す
ることも可能である。
【００５４】（第２の実施の形態）この形態は第１の実
施の形態の変形例であり、位相演算回路１１０の動作を
次のように変更する以外は図５に示したＯＦＤＭ用変調
回路と同一である。すなわち、第１の実施の形態では前
述の第(２)式に基づいて信号の位相の回転を実施してい
るが、この形態では前述の第(３)式に基づいて信号の位
相の回転を実施する。
施の形態の変形例であり、位相演算回路１１０の動作を
次のように変更する以外は図５に示したＯＦＤＭ用変調
回路と同一である。すなわち、第１の実施の形態では前
述の第(２)式に基づいて信号の位相の回転を実施してい
るが、この形態では前述の第(３)式に基づいて信号の位
相の回転を実施する。
【００５５】この形態では、図５の位相演算回路１１０
は、信号ａ１１０に対して第(３)式の演算を実施するの
で、同期用信号Sync.B(i)に基づいてＡＧＣ用プリアン
ブル信号Sync.A(i)を生成し、ＡＧＣ用プリアンブル信
号Sync.A(i)の後半半分（i=32〜63）については、同期
用信号Sync.B(i)に対して１８０度の位相差が形成され
る。実際には、同一の固定パターン信号ａ１０７に基づ
いて１つのＡＧＣ用プリアンブル信号Sync.A(i)と２つ
の同期用信号Sync.B(i)とを生成しているので、位相演
算回路１１０は、連続的に現れる３シンボルの信号のう
ち、最初のシンボルの後半半分の領域についてのみ、１
８０度の位相回転を行う。その結果が信号ａ１１３とし
て出力される。
は、信号ａ１１０に対して第(３)式の演算を実施するの
で、同期用信号Sync.B(i)に基づいてＡＧＣ用プリアン
ブル信号Sync.A(i)を生成し、ＡＧＣ用プリアンブル信
号Sync.A(i)の後半半分（i=32〜63）については、同期
用信号Sync.B(i)に対して１８０度の位相差が形成され
る。実際には、同一の固定パターン信号ａ１０７に基づ
いて１つのＡＧＣ用プリアンブル信号Sync.A(i)と２つ
の同期用信号Sync.B(i)とを生成しているので、位相演
算回路１１０は、連続的に現れる３シンボルの信号のう
ち、最初のシンボルの後半半分の領域についてのみ、１
８０度の位相回転を行う。その結果が信号ａ１１３とし
て出力される。
【００５６】（第３の実施の形態）この形態のＯＦＤＭ
用変調回路の構成を図７に示す。この形態は請求項３に
対応する。この形態では、請求項３の直列並列変換手
段，変調手段，ＩＤＦＴ手段，並列直列変換手段，ガー
ドインターバル付加手段，プリアンブル信号生成手段，
出力切替手段，繰り返し出力手段，位相演算手段，第１
直列並列変換手段，第１離散フーリエ変換手段，ヌル点
挿入手段，信号点マッピング手段，記憶手段，第１逆離
散フーリエ変換手段，第１並列直列変換手段，出力信号
制御手段及びプリアンブル生成回路は、それぞれＳ／Ｐ
変換回路４０１，ＤＱＰＳＫ変調回路４０２，ＩＤＦＴ
回路４０３，Ｐ／Ｓ変換回路４０４，ＧＩ付加回路４０
５，プリアンブル信号生成手段４００，切替回路４２
２，繰り返し出力回路４０９，位相演算回路４１１，Ｓ
／Ｐ変換回路４１２，ＤＦＴ回路４１３，ヌル信号挿入
回路４１４，信号点マッピング回路４１５，スタートシ
ンボル記憶回路４１７，ＩＤＦＴ回路４１８，Ｐ／Ｓ変
換回路４１９，出力制御回路４２０，プリアンブル生成
回路４２１に対応する。
用変調回路の構成を図７に示す。この形態は請求項３に
対応する。この形態では、請求項３の直列並列変換手
段，変調手段，ＩＤＦＴ手段，並列直列変換手段，ガー
ドインターバル付加手段，プリアンブル信号生成手段，
出力切替手段，繰り返し出力手段，位相演算手段，第１
直列並列変換手段，第１離散フーリエ変換手段，ヌル点
挿入手段，信号点マッピング手段，記憶手段，第１逆離
散フーリエ変換手段，第１並列直列変換手段，出力信号
制御手段及びプリアンブル生成回路は、それぞれＳ／Ｐ
変換回路４０１，ＤＱＰＳＫ変調回路４０２，ＩＤＦＴ
回路４０３，Ｐ／Ｓ変換回路４０４，ＧＩ付加回路４０
５，プリアンブル信号生成手段４００，切替回路４２
２，繰り返し出力回路４０９，位相演算回路４１１，Ｓ
／Ｐ変換回路４１２，ＤＦＴ回路４１３，ヌル信号挿入
回路４１４，信号点マッピング回路４１５，スタートシ
ンボル記憶回路４１７，ＩＤＦＴ回路４１８，Ｐ／Ｓ変
換回路４１９，出力制御回路４２０，プリアンブル生成
回路４２１に対応する。
【００５７】この形態では、サブキャリアの変調に差動
符号化変調方式を採用している。また、サブキャリア数
は４８である。図７のＯＦＤＭ用変調回路に入力される
直列の入力信号ａ４０１は、Ｓ／Ｐ変換回路４０１にて
シリアル／パラレル変換され、サブキャリア数と対応す
る４８組の並列信号ａ４０２として出力される。４８組
の並列信号ａ４０２は、それぞれＤＱＰＳＫ変調回路４
０２に入力され、スタートシンボル記憶回路４１７に記
憶されているスタートシンボルａ４２３に基づきＤＱＰ
ＳＫ変調される。
符号化変調方式を採用している。また、サブキャリア数
は４８である。図７のＯＦＤＭ用変調回路に入力される
直列の入力信号ａ４０１は、Ｓ／Ｐ変換回路４０１にて
シリアル／パラレル変換され、サブキャリア数と対応す
る４８組の並列信号ａ４０２として出力される。４８組
の並列信号ａ４０２は、それぞれＤＱＰＳＫ変調回路４
０２に入力され、スタートシンボル記憶回路４１７に記
憶されているスタートシンボルａ４２３に基づきＤＱＰ
ＳＫ変調される。
【００５８】ＤＱＰＳＫ変調回路４０２から出力される
４８組の変調された並列信号ａ４０３は、各々、同相成
分（Ｉｃｈ）と直交成分（Ｑｃｈ）とで構成される複素
数の信号であり、それぞれＩＤＦＴ回路４０３に入力さ
れる。ＩＤＦＴ回路４０３は、逆離散フーリエ変換を実
施して、入力される周波数領域の信号ａ４０３を時間領
域の信号ａ４０４に変換する。ＩＤＦＴ回路４０３にお
ける逆離散フーリエ変換のポイント数は６４なので、Ｉ
ＤＦＴ回路４０３からは６４組の信号ａ４０４が並列信
号として出力される。
４８組の変調された並列信号ａ４０３は、各々、同相成
分（Ｉｃｈ）と直交成分（Ｑｃｈ）とで構成される複素
数の信号であり、それぞれＩＤＦＴ回路４０３に入力さ
れる。ＩＤＦＴ回路４０３は、逆離散フーリエ変換を実
施して、入力される周波数領域の信号ａ４０３を時間領
域の信号ａ４０４に変換する。ＩＤＦＴ回路４０３にお
ける逆離散フーリエ変換のポイント数は６４なので、Ｉ
ＤＦＴ回路４０３からは６４組の信号ａ４０４が並列信
号として出力される。
【００５９】Ｐ／Ｓ変換回路４０４は、並列／直列変換
を実施して６４組の並列信号ａ４０４から直列の信号ａ
４０６を生成する。また、ＧＩ付加回路４０５の出力す
る制御信号ａ４０５に従って、Ｐ／Ｓ変換回路４０４は
信号ａ４０６にガードインターバルを付加する。一方、
プリアンブル信号生成手段４００においては、予め定め
た周波数領域の固定パターン信号ａ４０７がＳ／Ｐ変換
回路４０７に入力される。固定パターン信号ａ４０７
は、４８サブキャリアの信号に対応する長さの直列信号
である。
を実施して６４組の並列信号ａ４０４から直列の信号ａ
４０６を生成する。また、ＧＩ付加回路４０５の出力す
る制御信号ａ４０５に従って、Ｐ／Ｓ変換回路４０４は
信号ａ４０６にガードインターバルを付加する。一方、
プリアンブル信号生成手段４００においては、予め定め
た周波数領域の固定パターン信号ａ４０７がＳ／Ｐ変換
回路４０７に入力される。固定パターン信号ａ４０７
は、４８サブキャリアの信号に対応する長さの直列信号
である。
【００６０】Ｓ／Ｐ変換回路４０７は、直列／並列変換
を行い、サブキャリア数に対応する４８組の並列信号ａ
４０８を出力する。ＩＤＦＴ回路４０８は、逆離散フー
リエ変換を行って周波数領域の信号ａ４０８から時間領
域の信号ａ４０９を生成する。ＩＤＦＴ回路４０８の逆
離散フーリエ変換のポイント数は６４であり、ＩＤＦＴ
回路４０８から出力される信号ａ４０９は６４組の並列
信号である。
を行い、サブキャリア数に対応する４８組の並列信号ａ
４０８を出力する。ＩＤＦＴ回路４０８は、逆離散フー
リエ変換を行って周波数領域の信号ａ４０８から時間領
域の信号ａ４０９を生成する。ＩＤＦＴ回路４０８の逆
離散フーリエ変換のポイント数は６４であり、ＩＤＦＴ
回路４０８から出力される信号ａ４０９は６４組の並列
信号である。
【００６１】繰り返し出力回路４０９は、並列に入力さ
れる信号ａ４０９を直列の信号に変換して出力すると共
に、２ＯＦＤＭシンボルに渡って同じ信号ａ４１０を繰
り返し出力する。カウンタ回路４１０は、制御のタイミ
ングを決定するために、周期が一定のクロック信号ａ４
２２を計数する。カウンタ回路４１０の計数値が所定値
に達すると、信号ａ４１１が位相演算回路４１１に印加
される。信号ａ４１１をトリガとして、位相演算回路４
１１は前述の第(２)式の演算を開始する。その演算の結
果が信号ａ４１２として出力される。
れる信号ａ４０９を直列の信号に変換して出力すると共
に、２ＯＦＤＭシンボルに渡って同じ信号ａ４１０を繰
り返し出力する。カウンタ回路４１０は、制御のタイミ
ングを決定するために、周期が一定のクロック信号ａ４
２２を計数する。カウンタ回路４１０の計数値が所定値
に達すると、信号ａ４１１が位相演算回路４１１に印加
される。信号ａ４１１をトリガとして、位相演算回路４
１１は前述の第(２)式の演算を開始する。その演算の結
果が信号ａ４１２として出力される。
【００６２】この信号ａ４１２は、時間領域でのＡＧＣ
用プリアンブル信号と同期用信号に対応する。最初のＯ
ＦＤＭ信号のタイミングで出力される信号ａ４１２は、
そのままＡＧＣ用プリアンブル信号としてプリアンブル
生成回路４２１から出力される。一方、信号ａ４１２と
して２番目のＯＦＤＭ信号のタイミングで位相演算回路
４１１から出力される信号には、Ｓ／Ｐ変換回路４１２
に入力される。Ｓ／Ｐ変換回路４１２は、直列／並列変
換を実施して、並列信号ａ４１３を出力する。
用プリアンブル信号と同期用信号に対応する。最初のＯ
ＦＤＭ信号のタイミングで出力される信号ａ４１２は、
そのままＡＧＣ用プリアンブル信号としてプリアンブル
生成回路４２１から出力される。一方、信号ａ４１２と
して２番目のＯＦＤＭ信号のタイミングで位相演算回路
４１１から出力される信号には、Ｓ／Ｐ変換回路４１２
に入力される。Ｓ／Ｐ変換回路４１２は、直列／並列変
換を実施して、並列信号ａ４１３を出力する。
【００６３】ＤＦＴ回路４１３は、時間領域の並列信号
ａ４１３を離散フーリエ変換して、周波数領域の信号ａ
４１４を出力する。この例では、ＤＦＴ回路４１３の離
散フーリエ変換のポイント数が６４なので、それに入力
される信号ａ４１３及び出力の信号ａ４１４は６４組の
並列信号である。ヌル信号挿入回路４１４は、使用しな
いサブキャリアの信号をヌル点信号に置き換える。この
例では、ＤＦＴ回路４１３のポイント数が６４であり、
ＯＦＤＭ信号のサブキャリア数が４８なので、利用され
ない残りの１６サブキャリアにはヌル信号挿入回路４１
４でヌル信号が入力される。
ａ４１３を離散フーリエ変換して、周波数領域の信号ａ
４１４を出力する。この例では、ＤＦＴ回路４１３の離
散フーリエ変換のポイント数が６４なので、それに入力
される信号ａ４１３及び出力の信号ａ４１４は６４組の
並列信号である。ヌル信号挿入回路４１４は、使用しな
いサブキャリアの信号をヌル点信号に置き換える。この
例では、ＤＦＴ回路４１３のポイント数が６４であり、
ＯＦＤＭ信号のサブキャリア数が４８なので、利用され
ない残りの１６サブキャリアにはヌル信号挿入回路４１
４でヌル信号が入力される。
【００６４】つまり、利用されないサブキャリアの信号
成分については、信号値を強制的にヌルに変更する。実
際のヌルは、同相成分及び直交成分が共に０の信号(0,j
0)である。信号点マッピング回路４１５は、入力される
信号ａ４１５の値を、サブキャリアの変調形式に対応し
た信号点にマッピングする。
成分については、信号値を強制的にヌルに変更する。実
際のヌルは、同相成分及び直交成分が共に０の信号(0,j
0)である。信号点マッピング回路４１５は、入力される
信号ａ４１５の値を、サブキャリアの変調形式に対応し
た信号点にマッピングする。
【００６５】例えばＱＰＳＫ変調を用いる場合には、信
号の点を図６に示す位相空間の４つの点Ｒ１〜Ｒ４のい
ずれかの位置に配置する必要がある。従って、信号点マ
ッピング回路４１５は入力信号の値を、例えば図６に示
す出力信号点Ｒ１〜Ｒ４のうち、入力される信号の点に
最も近い点の値に置き換える。
号の点を図６に示す位相空間の４つの点Ｒ１〜Ｒ４のい
ずれかの位置に配置する必要がある。従って、信号点マ
ッピング回路４１５は入力信号の値を、例えば図６に示
す出力信号点Ｒ１〜Ｒ４のうち、入力される信号の点に
最も近い点の値に置き換える。
【００６６】Ｐ／Ｓ変換回路４１６は、信号点マッピン
グ回路４１５が出力する信号ａ４１６を並列／直列変換
し、変換後の信号ａ４２４をスタートシンボル記憶回路
４１７に印加する。この信号ａ４２４は、スタートシン
ボルの信号としてスタートシンボル記憶回路４１７に記
憶される。また、信号点マッピング回路４１５が出力す
る信号ａ４１６は、ＩＤＦＴ回路４１８に入力される。
ＩＤＦＴ回路４１８は、逆離散フーリエ変換を実施し
て、入力される周波数領域の信号ａ４１６から時間領域
の信号ａ４１７を生成する。この信号ａ４１７は、Ｐ／
Ｓ変換回路４１９で並列／直列変換され、直列の信号ａ
４１８として出力制御回路４２０に入力される。
グ回路４１５が出力する信号ａ４１６を並列／直列変換
し、変換後の信号ａ４２４をスタートシンボル記憶回路
４１７に印加する。この信号ａ４２４は、スタートシン
ボルの信号としてスタートシンボル記憶回路４１７に記
憶される。また、信号点マッピング回路４１５が出力す
る信号ａ４１６は、ＩＤＦＴ回路４１８に入力される。
ＩＤＦＴ回路４１８は、逆離散フーリエ変換を実施し
て、入力される周波数領域の信号ａ４１６から時間領域
の信号ａ４１７を生成する。この信号ａ４１７は、Ｐ／
Ｓ変換回路４１９で並列／直列変換され、直列の信号ａ
４１８として出力制御回路４２０に入力される。
【００６７】出力制御回路４２０は、入力される同一の
信号ａ４１８をＯＦＤＭ信号の２シンボルの期間に渡っ
て２回繰り返し出力するように制御する。プリアンブル
生成回路４２１は、位相演算回路４１１から１回目に出
力される信号ａ４１２を、そのまま信号ａ４２０として
出力し、それに続いて出力制御回路４２０から出力され
る信号ａ４１９を信号ａ４２０として出力する。
信号ａ４１８をＯＦＤＭ信号の２シンボルの期間に渡っ
て２回繰り返し出力するように制御する。プリアンブル
生成回路４２１は、位相演算回路４１１から１回目に出
力される信号ａ４１２を、そのまま信号ａ４２０として
出力し、それに続いて出力制御回路４２０から出力され
る信号ａ４１９を信号ａ４２０として出力する。
【００６８】信号ａ４２０は、切替回路４２２を介して
プリアンブル信号として出力される。切替回路４２２
は、プリアンブル信号生成手段４００から出力されるプ
リアンブル信号（ａ４２０）を先に出力し、それに引き
続いてＰ／Ｓ変換回路４０４からの信号ａ４０６を順次
送出する。この形態のプリアンブル信号生成手段４００
における信号生成の手順を簡略化して説明すると、図３
のようになる。
プリアンブル信号として出力される。切替回路４２２
は、プリアンブル信号生成手段４００から出力されるプ
リアンブル信号（ａ４２０）を先に出力し、それに引き
続いてＰ／Ｓ変換回路４０４からの信号ａ４０６を順次
送出する。この形態のプリアンブル信号生成手段４００
における信号生成の手順を簡略化して説明すると、図３
のようになる。
【００６９】なお、プリアンブルの波形を予めＲＯＭ
（読み出し専用メモリ）に記憶しておき、そのデータを
読み出して波形を生成することもできる。また、図７に
示すＯＦＤＭ用変調回路において、入力信号ａ４０１を
処理するＳ／Ｐ変換回路４０１，ＩＤＦＴ回路４０３
と、プリアンブル信号生成手段４００のＳ／Ｐ変換回路
４０７，ＩＤＦＴ回路４０８等の回路とを共通化すれば
回路構成を簡略化できる。
（読み出し専用メモリ）に記憶しておき、そのデータを
読み出して波形を生成することもできる。また、図７に
示すＯＦＤＭ用変調回路において、入力信号ａ４０１を
処理するＳ／Ｐ変換回路４０１，ＩＤＦＴ回路４０３
と、プリアンブル信号生成手段４００のＳ／Ｐ変換回路
４０７，ＩＤＦＴ回路４０８等の回路とを共通化すれば
回路構成を簡略化できる。
【００７０】（第４の実施の形態）この形態のＯＦＤＭ
用変調回路の構成を図８に示す。この形態は請求項４に
対応する。この形態では、請求項４の直列並列変換手
段，変調手段，ＩＤＦＴ手段，並列直列変換手段，ガー
ドインターバル付加手段，プリアンブル信号生成手段，
出力切替手段，波形記憶手段，位相演算手段，第１直列
並列変換手段，第１離散フーリエ変換変換手段，ヌル点
挿入手段，信号点マッピング手段，第１逆離散フーリエ
変換手段，第１並列直列変換手段，出力信号制御手段及
びプリアンブル生成回路は、それぞれＳ／Ｐ変換回路５
０１，ＤＱＰＳＫ変調回路５０２，ＩＤＦＴ回路５０
３，Ｐ／Ｓ変換回路５０４，ＧＩ付加回路５０５，プリ
アンブル信号生成手段５００，切替回路５２３，波形記
憶回路５２０，位相演算回路５１１，Ｓ／Ｐ変換回路５
１２，ＤＦＴ回路５１３，ヌル信号挿入回路５１４，信
号点マッピング回路５１５，ＩＤＦＴ回路５１８，Ｐ／
Ｓ変換回路５１９，出力制御回路５２１及びプリアンブ
ル生成回路５２２に対応する。
用変調回路の構成を図８に示す。この形態は請求項４に
対応する。この形態では、請求項４の直列並列変換手
段，変調手段，ＩＤＦＴ手段，並列直列変換手段，ガー
ドインターバル付加手段，プリアンブル信号生成手段，
出力切替手段，波形記憶手段，位相演算手段，第１直列
並列変換手段，第１離散フーリエ変換変換手段，ヌル点
挿入手段，信号点マッピング手段，第１逆離散フーリエ
変換手段，第１並列直列変換手段，出力信号制御手段及
びプリアンブル生成回路は、それぞれＳ／Ｐ変換回路５
０１，ＤＱＰＳＫ変調回路５０２，ＩＤＦＴ回路５０
３，Ｐ／Ｓ変換回路５０４，ＧＩ付加回路５０５，プリ
アンブル信号生成手段５００，切替回路５２３，波形記
憶回路５２０，位相演算回路５１１，Ｓ／Ｐ変換回路５
１２，ＤＦＴ回路５１３，ヌル信号挿入回路５１４，信
号点マッピング回路５１５，ＩＤＦＴ回路５１８，Ｐ／
Ｓ変換回路５１９，出力制御回路５２１及びプリアンブ
ル生成回路５２２に対応する。
【００７１】この形態では、サブキャリアの変調に差動
符号化変調方式を採用している。また、サブキャリア数
は４８である。図８のＯＦＤＭ用変調回路に入力される
直列の入力信号ａ５０１は、Ｓ／Ｐ変換回路５０１にて
シリアル／パラレル変換され、サブキャリア数と対応す
る４８組の並列信号ａ５０２として出力される。ＤＱＰ
ＳＫ変調回路５０２では、Ｓ／Ｐ変換回路が出力する信
号ａ５０２に対して、スタートシンボル記憶回路５１７
に予め記憶されているスタートシンボルａ５２３に基づ
きＤＱＰＳＫ変調が行われる。
符号化変調方式を採用している。また、サブキャリア数
は４８である。図８のＯＦＤＭ用変調回路に入力される
直列の入力信号ａ５０１は、Ｓ／Ｐ変換回路５０１にて
シリアル／パラレル変換され、サブキャリア数と対応す
る４８組の並列信号ａ５０２として出力される。ＤＱＰ
ＳＫ変調回路５０２では、Ｓ／Ｐ変換回路が出力する信
号ａ５０２に対して、スタートシンボル記憶回路５１７
に予め記憶されているスタートシンボルａ５２３に基づ
きＤＱＰＳＫ変調が行われる。
【００７２】ＤＱＰＳＫ変調回路５０２から出力される
４８組の変調された並列信号ａ５０３は、各々、同相成
分（Ｉｃｈ）と直交成分（Ｑｃｈ）とで構成される複素
数の信号であり、それぞれＩＤＦＴ回路５０３に入力さ
れる。ＩＤＦＴ回路５０３は、逆離散フーリエ変換を実
施して、入力される周波数領域の信号ａ５０３を時間領
域の信号ａ５０４に変換する。ＩＤＦＴ回路５０３にお
ける逆離散フーリエ変換のポイント数は６４なので、Ｉ
ＤＦＴ回路５０３からは６４組の信号ａ５０４が並列信
号として出力される。
４８組の変調された並列信号ａ５０３は、各々、同相成
分（Ｉｃｈ）と直交成分（Ｑｃｈ）とで構成される複素
数の信号であり、それぞれＩＤＦＴ回路５０３に入力さ
れる。ＩＤＦＴ回路５０３は、逆離散フーリエ変換を実
施して、入力される周波数領域の信号ａ５０３を時間領
域の信号ａ５０４に変換する。ＩＤＦＴ回路５０３にお
ける逆離散フーリエ変換のポイント数は６４なので、Ｉ
ＤＦＴ回路５０３からは６４組の信号ａ５０４が並列信
号として出力される。
【００７３】Ｐ／Ｓ変換回路５０４は、並列／直列変換
を実施して６４組の並列信号ａ５０４から直列の信号ａ
５０６を生成する。また、ＧＩ付加回路５０５の出力す
る制御信号ａ５０５に従って、Ｐ／Ｓ変換回路５０４は
信号ａ５０６にガードインターバルを付加する。一方、
プリアンブル信号生成手段５００においては、スタート
シンボル記憶回路５１７に記憶されたスタートシンボル
の信号ａ５２３がＳ／Ｐ変換回路５０７に入力される。
Ｓ／Ｐ変換回路５０７は直列／並列変換を実施して並列
の信号ａ５０８を出力する。
を実施して６４組の並列信号ａ５０４から直列の信号ａ
５０６を生成する。また、ＧＩ付加回路５０５の出力す
る制御信号ａ５０５に従って、Ｐ／Ｓ変換回路５０４は
信号ａ５０６にガードインターバルを付加する。一方、
プリアンブル信号生成手段５００においては、スタート
シンボル記憶回路５１７に記憶されたスタートシンボル
の信号ａ５２３がＳ／Ｐ変換回路５０７に入力される。
Ｓ／Ｐ変換回路５０７は直列／並列変換を実施して並列
の信号ａ５０８を出力する。
【００７４】ＩＤＦＴ回路５０８は、入力される周波数
領域の信号ａ５０８を逆離散フーリエ変換して、時間領
域の信号ａ５０９を生成する。Ｐ／Ｓ変換回路５０９
は、並列／直列変換を実施して、入力される並列の信号
ａ５０９から直列の信号ａ５１０を生成する。信号ａ５
１０はプリアンブルの時間波形である。この信号ａ５１
０は、位相演算回路５１１及び波形記憶回路５２０に印
加される。波形記憶回路５２０が出力する信号ａ５１９
は、出力制御回路５２１を通り、信号ａ５２０としてプ
リアンブル生成回路５２２に印加される。出力制御回路
５２１は、２つの同期用信号を生成するために、同一の
信号ａ５２０をＯＦＤＭ信号の２シンボルに渡って２回
繰り返し出力する。
領域の信号ａ５０８を逆離散フーリエ変換して、時間領
域の信号ａ５０９を生成する。Ｐ／Ｓ変換回路５０９
は、並列／直列変換を実施して、入力される並列の信号
ａ５０９から直列の信号ａ５１０を生成する。信号ａ５
１０はプリアンブルの時間波形である。この信号ａ５１
０は、位相演算回路５１１及び波形記憶回路５２０に印
加される。波形記憶回路５２０が出力する信号ａ５１９
は、出力制御回路５２１を通り、信号ａ５２０としてプ
リアンブル生成回路５２２に印加される。出力制御回路
５２１は、２つの同期用信号を生成するために、同一の
信号ａ５２０をＯＦＤＭ信号の２シンボルに渡って２回
繰り返し出力する。
【００７５】カウンタ回路５１０は、制御のタイミング
を決定するために周期が一定のクロック信号ａ５２４を
計数する。カウンタ回路５１０の計数値が所定値に達す
ると、信号ａ５１１が出力される。この信号ａ５１１を
トリガとして、位相演算回路５１１の位相回転演算が開
始される。位相演算回路５１１は、信号ａ５１０を入力
して前述の第(３)式の演算に対応する処理を行う。その
結果が信号ａ５１２として出力される。信号ａ５１２
は、図２に示される時間領域のＡＧＣ用プリアンブル信
号に相当する。
を決定するために周期が一定のクロック信号ａ５２４を
計数する。カウンタ回路５１０の計数値が所定値に達す
ると、信号ａ５１１が出力される。この信号ａ５１１を
トリガとして、位相演算回路５１１の位相回転演算が開
始される。位相演算回路５１１は、信号ａ５１０を入力
して前述の第(３)式の演算に対応する処理を行う。その
結果が信号ａ５１２として出力される。信号ａ５１２
は、図２に示される時間領域のＡＧＣ用プリアンブル信
号に相当する。
【００７６】Ｓ／Ｐ変換回路５１２は、直列／並列変換
を実施し、入力される直列の信号ａ５１２から並列の信
号ａ５１３を生成する。ＤＦＴ回路５１３は、時間領域
の並列信号ａ５１３を離散フーリエ変換して、周波数領
域の信号ａ５１４を出力する。この例では、ＤＦＴ回路
５１３の離散フーリエ変換のポイント数が６４なので、
それに入力される信号ａ５１３及び出力の信号ａ５１４
は６４組の並列信号である。
を実施し、入力される直列の信号ａ５１２から並列の信
号ａ５１３を生成する。ＤＦＴ回路５１３は、時間領域
の並列信号ａ５１３を離散フーリエ変換して、周波数領
域の信号ａ５１４を出力する。この例では、ＤＦＴ回路
５１３の離散フーリエ変換のポイント数が６４なので、
それに入力される信号ａ５１３及び出力の信号ａ５１４
は６４組の並列信号である。
【００７７】ヌル信号挿入回路５１４は、使用しないサ
ブキャリアの信号をヌル点信号に置き換える。この例で
は、ＤＦＴ回路５１３のポイント数が６４であり、ＯＦ
ＤＭ信号のサブキャリア数が４８なので、利用されない
残りの１６サブキャリアにはヌル信号挿入回路５１４で
ヌル信号が入力される。つまり、利用されないサブキャ
リアの信号成分については、信号値を強制的にヌルに変
更する。実際のヌルは、同相成分及び直交成分が共に０
の信号(0,j0)である。
ブキャリアの信号をヌル点信号に置き換える。この例で
は、ＤＦＴ回路５１３のポイント数が６４であり、ＯＦ
ＤＭ信号のサブキャリア数が４８なので、利用されない
残りの１６サブキャリアにはヌル信号挿入回路５１４で
ヌル信号が入力される。つまり、利用されないサブキャ
リアの信号成分については、信号値を強制的にヌルに変
更する。実際のヌルは、同相成分及び直交成分が共に０
の信号(0,j0)である。
【００７８】信号点マッピング回路５１５は、入力され
る信号ａ５１５の値を、サブキャリアの変調形式に対応
した信号点にマッピングする。例えばＱＰＳＫ変調を用
いる場合には、信号の点を図６に示す位相空間の４つの
点Ｒ１〜Ｒ４のいずれかの位置に配置する必要がある。
従って、信号点マッピング回路５１５は入力信号の値
を、例えば図６に示す出力信号点Ｒ１〜Ｒ４のうち、入
力される信号の点に最も近い点の値に置き換える。
る信号ａ５１５の値を、サブキャリアの変調形式に対応
した信号点にマッピングする。例えばＱＰＳＫ変調を用
いる場合には、信号の点を図６に示す位相空間の４つの
点Ｒ１〜Ｒ４のいずれかの位置に配置する必要がある。
従って、信号点マッピング回路５１５は入力信号の値
を、例えば図６に示す出力信号点Ｒ１〜Ｒ４のうち、入
力される信号の点に最も近い点の値に置き換える。
【００７９】信号点マッピング回路５１５が出力する信
号ａ５１６は、ＩＤＦＴ回路５１８に入力される。ＩＤ
ＦＴ回路５１８は、逆離散フーリエ変換を実施して、入
力される周波数領域の信号ａ５１６から時間領域の信号
ａ５１７を生成する。この信号ａ５１７は、Ｐ／Ｓ変換
回路５１９で並列／直列変換され、直列の信号ａ５１８
としてプリアンブル生成回路５２２に入力される。
号ａ５１６は、ＩＤＦＴ回路５１８に入力される。ＩＤ
ＦＴ回路５１８は、逆離散フーリエ変換を実施して、入
力される周波数領域の信号ａ５１６から時間領域の信号
ａ５１７を生成する。この信号ａ５１７は、Ｐ／Ｓ変換
回路５１９で並列／直列変換され、直列の信号ａ５１８
としてプリアンブル生成回路５２２に入力される。
【００８０】プリアンブル生成回路５２２では、出力制
御回路５２１からの信号ａ５２０を信号ａ５２１として
出力した後、引き続いてＰ／Ｓ変換回路５１９からの信
号ａ５１８を信号ａ５２１として出力する。切替回路５
２３は、カウンタ回路５１０から出力される信号ａ５１
１のタイミングに従って、まずプリアンブル生成回路５
２２からの信号ａ５２１を信号ａ５２２として出力し、
引き続いてＰ／Ｓ変換回路５０４からの信号ａ５０６を
信号ａ５２２として出力する。
御回路５２１からの信号ａ５２０を信号ａ５２１として
出力した後、引き続いてＰ／Ｓ変換回路５１９からの信
号ａ５１８を信号ａ５２１として出力する。切替回路５
２３は、カウンタ回路５１０から出力される信号ａ５１
１のタイミングに従って、まずプリアンブル生成回路５
２２からの信号ａ５２１を信号ａ５２２として出力し、
引き続いてＰ／Ｓ変換回路５０４からの信号ａ５０６を
信号ａ５２２として出力する。
【００８１】この形態のプリアンブル信号生成手段５０
０における信号生成手順の概略が、図４に示されてい
る。なお、図８に示すＯＦＤＭ用変調回路において、入
力信号ａ５０１を処理するＳ／Ｐ変換回路５０１，ＩＤ
ＦＴ回路５０３と、プリアンブル信号生成手段５００の
Ｓ／Ｐ変換回路５０７，ＩＤＦＴ回路５０８等の回路と
を共通化すれば全体の回路構成を簡略化できる。
０における信号生成手順の概略が、図４に示されてい
る。なお、図８に示すＯＦＤＭ用変調回路において、入
力信号ａ５０１を処理するＳ／Ｐ変換回路５０１，ＩＤ
ＦＴ回路５０３と、プリアンブル信号生成手段５００の
Ｓ／Ｐ変換回路５０７，ＩＤＦＴ回路５０８等の回路と
を共通化すれば全体の回路構成を簡略化できる。
【００８２】前記第３の実施の形態のＯＦＤＭ用変調回
路について計算機シミュレーションを実施した。その結
果が図９に示されている。このシミュレーションにおい
ては、サブキャリアの変調方式はＤＱＰＳＫとした。ま
た、このシミュレーションではキャリア周波数誤差５０
ｋＨｚ、Ｅｂ／Ｎ０（１ビット当たりの信号エネルギー
対単位周波数あたりのエネルギー密度）＝４０ｄＢ、２
４波のレイリーフェージング環境下（遅延スプレッド
（ｒ．ｍ．ｓ．）１００ｎｓ）を想定した。
路について計算機シミュレーションを実施した。その結
果が図９に示されている。このシミュレーションにおい
ては、サブキャリアの変調方式はＤＱＰＳＫとした。ま
た、このシミュレーションではキャリア周波数誤差５０
ｋＨｚ、Ｅｂ／Ｎ０（１ビット当たりの信号エネルギー
対単位周波数あたりのエネルギー密度）＝４０ｄＢ、２
４波のレイリーフェージング環境下（遅延スプレッド
（ｒ．ｍ．ｓ．）１００ｎｓ）を想定した。
【００８３】また、復調回路として前記文献と同じ復調
回路を用いる場合を想定した。シンボルタイミングの検
出についても前記文献のアルゴリズムを用いた。このア
ルゴリズムでは、同期用信号の相関値のピーク検出を行
う。ピーク検出に必要なサンプルポイント数とビット誤
り率（ＢＥＲ）との関係が図９に示されている。更に、
従来例，本発明共にＡＧＣプリアンブル信号として、ピ
ーク振幅を低く抑えられるコンプリメンタリコード（符
号長４８）を逆離散フーリエ変換した信号を用いた。従
来例の同期用信号にはＡＧＣ用プリアンブル信号と異な
るコンプリメンタリコード（符号長４８）に基づいた信
号を用いた。
回路を用いる場合を想定した。シンボルタイミングの検
出についても前記文献のアルゴリズムを用いた。このア
ルゴリズムでは、同期用信号の相関値のピーク検出を行
う。ピーク検出に必要なサンプルポイント数とビット誤
り率（ＢＥＲ）との関係が図９に示されている。更に、
従来例，本発明共にＡＧＣプリアンブル信号として、ピ
ーク振幅を低く抑えられるコンプリメンタリコード（符
号長４８）を逆離散フーリエ変換した信号を用いた。従
来例の同期用信号にはＡＧＣ用プリアンブル信号と異な
るコンプリメンタリコード（符号長４８）に基づいた信
号を用いた。
【００８４】図９を参照すると、本発明の構成では、相
関値について考慮しない従来の構成と比較してＢＥＲで
約３５％の改善が得られている。また、本発明では相関
値のピークが鋭く立ち上がるため、しきい値を越えた時
点（ピーク検出に必要なポイント数＝０）でシンボル検
出を行っても劣化が少なく、従来例より１６サンプルポ
イント時間高速にシンボルタイミング検出が可能にな
る。
関値について考慮しない従来の構成と比較してＢＥＲで
約３５％の改善が得られている。また、本発明では相関
値のピークが鋭く立ち上がるため、しきい値を越えた時
点（ピーク検出に必要なポイント数＝０）でシンボル検
出を行っても劣化が少なく、従来例より１６サンプルポ
イント時間高速にシンボルタイミング検出が可能にな
る。
【００８５】従って、本発明によりＡＧＣ用プリアンブ
ル信号を考慮した場合にもＢＥＲの劣化を抑えることが
可能になり、かつ高速にシンボルタイミング検出を実現
できる。
ル信号を考慮した場合にもＢＥＲの劣化を抑えることが
可能になり、かつ高速にシンボルタイミング検出を実現
できる。
【００８６】
【発明の効果】以上述べた通り、本発明のＯＦＤＭ用プ
リアンブル生成方法及びＯＦＤＭ用変調回路によれば、
ＡＧＣ用プリアンブル信号を考慮した場合にもＢＥＲの
劣化がなく、かつ高速にシンボルタイミング検出が可能
になる。
リアンブル生成方法及びＯＦＤＭ用変調回路によれば、
ＡＧＣ用プリアンブル信号を考慮した場合にもＢＥＲの
劣化がなく、かつ高速にシンボルタイミング検出が可能
になる。
【図１】第１の実施の形態で生成したＯＦＤＭ信号の相
関値を示すタイムチャートである。
関値を示すタイムチャートである。
【図２】第２の実施の形態で生成したＯＦＤＭ信号の相
関値を示すタイムチャートである。
関値を示すタイムチャートである。
【図３】第３の実施の形態の信号生成手順を示すフロー
チャートである。
チャートである。
【図４】第４の実施の形態の信号生成手順を示すフロー
チャートである。
チャートである。
【図５】第１の実施の形態のＯＦＤＭ用変調回路のブロ
ック図である。
ック図である。
【図６】信号点マッピングの入力信号点と出力信号点を
示す位相空間図である。
示す位相空間図である。
【図７】第３の実施の形態のＯＦＤＭ用変調回路のブロ
ック図である。
ック図である。
【図８】第４の実施の形態のＯＦＤＭ用変調回路のブロ
ック図である。
ック図である。
【図９】シミュレーションの結果を示すグラフである。
【図１０】ＯＦＤＭ復調回路の構成例を示すブロック図
である。
である。
【図１１】従来例のＯＦＤＭ変調回路を示すブロック図
である。
である。
【図１２】従来例のＯＦＤＭ信号フォーマットを示すタ
イムチャートである。
イムチャートである。
１ 直列並列変換回路 ２ ＤＱＰＳＫ変調回路 ３ ＩＤＦＴ回路 ４ 並列直列変換回路 ５ 読み出し順序記憶回路 ６ Ｄ／Ａ変換回路 １００ プリアンブル信号生成手段 １０１ Ｓ／Ｐ変換回路 １０２ ＱＰＳＫ変調回路 １０３ ＩＤＦＴ回路 １０４ Ｐ／Ｓ変換回路 １０５ ＧＩ付加回路 １０６ Ｓ／Ｐ変換回路 １０７ ＩＤＦＴ回路 １０８ 繰り返し出力回路 １０９ カウンタ回路 １１０ 位相演算回路 １１１ 切替回路 ３０１ Ｔｗ遅延回路 ３０２ 共役複素信号生成回路 ３０３ 乗算回路 ３０４，３０７ 移動平均フィルタ ３０５，３０６ 自乗演算回路 ３０８ 自乗回路 ３０９ ピーク検出回路 ３１０ ＤＦＴウインドウタイミング制御回路 ３１１ 逆正接回路 ３１２ 分周回路 ３１３ 共役複素信号生成回路 ３１４ サンプルホールド回路 ３１５ Ｔｗ遅延回路 ３１６ 遅延回路 ３１７ 乗算回路 ３１８ 直列並列変換回路 ３１９ ＤＦＴ回路 ３２０ 遅延検波回路 ３２１ 並列直列変換回路 ４００，５００ プリアンブル信号生成手段 ４０１，４０７，４１２，５０１，５０７，５１２ Ｓ
／Ｐ変換回路 ４０２，５０２ ＤＱＰＳＫ変調回路 ４０３，４０８，４１８，５０３，５０８，５１８ Ｉ
ＤＦＴ回路 ４０４，４１６，４１９，５０４，５０９，５１９ Ｐ
／Ｓ変換回路 ４０５，５０５ ＧＩ付加回路 ４０９ 繰り返し出力回路 ４１０，５１０ カウンタ回路 ４１１，５１１ 位相演算回路 ４１３，５１３ ＤＦＴ回路 ４１４，５１４ ヌル信号挿入回路 ４１５，５１５ 信号点マッピング回路 ４１７，５１７ スタートシンボル記憶回路 ４２０，５２１ 出力制御回路 ４２１，５２２ プリアンブル生成回路 ４２２，５２３ 切替回路 ５２０ 波形記憶回路
／Ｐ変換回路 ４０２，５０２ ＤＱＰＳＫ変調回路 ４０３，４０８，４１８，５０３，５０８，５１８ Ｉ
ＤＦＴ回路 ４０４，４１６，４１９，５０４，５０９，５１９ Ｐ
／Ｓ変換回路 ４０５，５０５ ＧＩ付加回路 ４０９ 繰り返し出力回路 ４１０，５１０ カウンタ回路 ４１１，５１１ 位相演算回路 ４１３，５１３ ＤＦＴ回路 ４１４，５１４ ヌル信号挿入回路 ４１５，５１５ 信号点マッピング回路 ４１７，５１７ スタートシンボル記憶回路 ４２０，５２１ 出力制御回路 ４２１，５２２ プリアンブル生成回路 ４２２，５２３ 切替回路 ５２０ 波形記憶回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年７月１２日（１９９９．７．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】請求項３は、入力データに対して直列並列
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た周波数領域の固定パターンに基いて逆離散フーリエ変
換によりＯＦＤＭ信号を生成すると共に、１つのＯＦＤ
Ｍ信号の長さに相当する離散フーリエ変換の１周期の時
間の２倍の長さの時間に渡って前記ＯＦＤＭ信号を繰り
返し出力する繰り返し出力手段と、前記繰り返し出力手
段から２番目に出力される１つのＯＦＤＭ信号の後半半
分の領域についてほぼ１８０度の位相変化を与える位相
演算手段と、前記位相演算手段により位相変化を受けた
領域を含む１つのＯＦＤＭ信号についてのみ直列並列変
換を行う第１直列並列変換手段と、前記第１直列並列変
換手段の出力信号を離散フーリエ変換する第１離散フー
リエ変換手段と、前記第１離散フーリエ変換手段が出力
する信号を入力してその一部分の信号を使用するサブキ
ャリアの成分として出力するヌル点挿入手段と、前記ヌ
ル点挿入手段が出力する信号を、前記変調手段に応じて
定まる位相空間の複数の領域をそれぞれ代表する複数の
信号点のいずれかの点に近似して配置する信号点マッピ
ング手段と、前記信号点マッピング手段の出力信号を前
記スタートシンボルとして記憶する記憶手段と、前記信
号点マッピング手段の出力信号を逆離散フーリエ変換す
る第１逆離散フーリエ変換手段と、前記第１逆離散フー
リエ変換手段の出力信号を並列直列変換する第１並列直
列変換手段と、前記第１並列直列変換手段から出力され
る信号を、１つのＯＦＤＭ信号の長さに相当する離散フ
ーリエ変換の１周期の時間の２倍の長さの時間に渡って
出力する出力信号制御手段と、前記繰り返し出力手段の
出力に１番目に出力される１つのＯＦＤＭ信号に引き続
いて、前記出力信号制御手段の出力信号をプリアンブル
信号として出力するプリアンブル生成回路とを設けたこ
とを特徴とする。
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た周波数領域の固定パターンに基いて逆離散フーリエ変
換によりＯＦＤＭ信号を生成すると共に、１つのＯＦＤ
Ｍ信号の長さに相当する離散フーリエ変換の１周期の時
間の２倍の長さの時間に渡って前記ＯＦＤＭ信号を繰り
返し出力する繰り返し出力手段と、前記繰り返し出力手
段から２番目に出力される１つのＯＦＤＭ信号の後半半
分の領域についてほぼ１８０度の位相変化を与える位相
演算手段と、前記位相演算手段により位相変化を受けた
領域を含む１つのＯＦＤＭ信号についてのみ直列並列変
換を行う第１直列並列変換手段と、前記第１直列並列変
換手段の出力信号を離散フーリエ変換する第１離散フー
リエ変換手段と、前記第１離散フーリエ変換手段が出力
する信号を入力してその一部分の信号を使用するサブキ
ャリアの成分として出力するヌル点挿入手段と、前記ヌ
ル点挿入手段が出力する信号を、前記変調手段に応じて
定まる位相空間の複数の領域をそれぞれ代表する複数の
信号点のいずれかの点に近似して配置する信号点マッピ
ング手段と、前記信号点マッピング手段の出力信号を前
記スタートシンボルとして記憶する記憶手段と、前記信
号点マッピング手段の出力信号を逆離散フーリエ変換す
る第１逆離散フーリエ変換手段と、前記第１逆離散フー
リエ変換手段の出力信号を並列直列変換する第１並列直
列変換手段と、前記第１並列直列変換手段から出力され
る信号を、１つのＯＦＤＭ信号の長さに相当する離散フ
ーリエ変換の１周期の時間の２倍の長さの時間に渡って
出力する出力信号制御手段と、前記繰り返し出力手段の
出力に１番目に出力される１つのＯＦＤＭ信号に引き続
いて、前記出力信号制御手段の出力信号をプリアンブル
信号として出力するプリアンブル生成回路とを設けたこ
とを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】更に、ヌル点挿入手段は、前記第１離散フ
ーリエ変換手段が出力する信号を入力してその一部分の
信号を使用するサブキャリアの成分として出力する。信
号点マッピング手段は、前記ヌル点挿入手段が出力する
信号を、前記変調手段に応じて定まる位相空間の複数の
領域をそれぞれ代表する複数の信号点のいずれかの点に
近似して配置する。
ーリエ変換手段が出力する信号を入力してその一部分の
信号を使用するサブキャリアの成分として出力する。信
号点マッピング手段は、前記ヌル点挿入手段が出力する
信号を、前記変調手段に応じて定まる位相空間の複数の
領域をそれぞれ代表する複数の信号点のいずれかの点に
近似して配置する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】請求項４は、入力データに対して直列並列
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た前記スタートシンボルを逆離散フーリエ変換して得ら
れる、離散フーリエ変換の１周期の時間に相当する１つ
のＯＦＤＭ信号を記憶する波形記憶手段と、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える位相演算手段と、前記位相演算手段の出力信号
に対して直列並列変換を行う第１直列並列変換手段と、
前記第１直列並列変換手段の出力信号を離散フーリエ変
換変換する第１離散フーリエ変換変換手段と、前記第１
離散フーリエ変換変換手段が出力する信号を入力してそ
の一部分の信号を使用するサブキャリアの成分として出
力するヌル点挿入手段と、前記ヌル点挿入手段が出力す
る信号を、前記変調手段に応じて定まる位相空間の複数
の領域をそれぞれ代表する複数の信号点のいずれかの点
に近似して配置する信号点マッピング手段と、前記信号
点マッピング手段の出力信号を逆離散フーリエ変換する
第１逆離散フーリエ変換手段と、前記第１逆離散フーリ
エ変換手段の出力信号を並列直列変換する第１並列直列
変換手段と、前記波形記憶手段から出力される信号を、
離散フーリエ変換の２周期の時間に渡って２回繰り返し
て出力する出力信号制御手段と、前記第１並列直列変換
手段の出力信号に、引き続いて前記出力信号制御手段の
出力信号をプリアンブル信号として出力するプリアンブ
ル生成回路とを設けたことを特徴とする。
変換処理を行う直列並列変換手段と、前記直列並列変換
手段の出力信号に対してスタートシンボルに基づき差動
符号化を行う変調手段と、前記変調手段の出力信号に対
して逆離散フーリエ変換を行うＩＤＦＴ手段と、前記Ｉ
ＤＦＴ手段の出力信号に対して並列直列変換を行い時間
領域信号を出力する並列直列変換手段と、前記並列直列
変換手段が出力する時間領域信号に対して信号の繰り返
しが生じるガードインターバル区間を付加するガードイ
ンターバル付加手段と、予め定められた時間波形のプリ
アンブル信号を生成するプリアンブル信号生成手段と、
前記プリアンブル信号生成手段が出力するプリアンブル
信号に続くように前記並列直列変換手段の出力信号を出
力する出力切替手段とを備えるＯＦＤＭ用変調回路にお
いて、前記プリアンブル信号生成手段に、予め定められ
た前記スタートシンボルを逆離散フーリエ変換して得ら
れる、離散フーリエ変換の１周期の時間に相当する１つ
のＯＦＤＭ信号を記憶する波形記憶手段と、前記スター
トシンボルに対応する離散フーリエ変換の１周期の長さ
の１つのＯＦＤＭ信号に対してほぼ１８０度の位相変化
を与える位相演算手段と、前記位相演算手段の出力信号
に対して直列並列変換を行う第１直列並列変換手段と、
前記第１直列並列変換手段の出力信号を離散フーリエ変
換変換する第１離散フーリエ変換変換手段と、前記第１
離散フーリエ変換変換手段が出力する信号を入力してそ
の一部分の信号を使用するサブキャリアの成分として出
力するヌル点挿入手段と、前記ヌル点挿入手段が出力す
る信号を、前記変調手段に応じて定まる位相空間の複数
の領域をそれぞれ代表する複数の信号点のいずれかの点
に近似して配置する信号点マッピング手段と、前記信号
点マッピング手段の出力信号を逆離散フーリエ変換する
第１逆離散フーリエ変換手段と、前記第１逆離散フーリ
エ変換手段の出力信号を並列直列変換する第１並列直列
変換手段と、前記波形記憶手段から出力される信号を、
離散フーリエ変換の２周期の時間に渡って２回繰り返し
て出力する出力信号制御手段と、前記第１並列直列変換
手段の出力信号に、引き続いて前記出力信号制御手段の
出力信号をプリアンブル信号として出力するプリアンブ
ル生成回路とを設けたことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】第１直列並列変換手段は、前記位相演算手
段の出力信号に対して直列並列変換を行う。第１離散フ
ーリエ変換変換手段は、前記第１直列並列変換手段が出
力する時間領域の信号を離散フーリエ変換変換して周波
数領域の信号を生成する。ヌル点挿入手段は、前記第１
離散フーリエ変換変換手段が出力する信号を入力してそ
の一部分の信号を使用するサブキャリアの成分として出
力する。信号点マッピング手段は、前記ヌル点挿入手段
が出力する信号を、前記変調手段に応じて定まる位相空
間の複数の領域をそれぞれ代表する複数の信号点のいず
れかの点に近似して配置する。
段の出力信号に対して直列並列変換を行う。第１離散フ
ーリエ変換変換手段は、前記第１直列並列変換手段が出
力する時間領域の信号を離散フーリエ変換変換して周波
数領域の信号を生成する。ヌル点挿入手段は、前記第１
離散フーリエ変換変換手段が出力する信号を入力してそ
の一部分の信号を使用するサブキャリアの成分として出
力する。信号点マッピング手段は、前記ヌル点挿入手段
が出力する信号を、前記変調手段に応じて定まる位相空
間の複数の領域をそれぞれ代表する複数の信号点のいず
れかの点に近似して配置する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正内容】
【００６３】ＤＦＴ回路４１３は、時間領域の並列信号
ａ４１３を離散フーリエ変換して、周波数領域の信号ａ
４１４を出力する。この例では、ＤＦＴ回路４１３の離
散フーリエ変換のポイント数が６４なので、それに入力
される信号ａ４１３及び出力の信号ａ４１４は６４組の
並列信号である。ヌル信号挿入回路４１４は、ＤＦＴ回
路４１３が出力する信号ａ４１４の中から使用するサブ
キャリアの信号だけを抽出して出力する。すなわち、こ
の例では図７に示すように、ヌル信号挿入回路４１４は
６４組の信号ａ４１４を入力して４８組の信号ａ４１５
を出力する。
ａ４１３を離散フーリエ変換して、周波数領域の信号ａ
４１４を出力する。この例では、ＤＦＴ回路４１３の離
散フーリエ変換のポイント数が６４なので、それに入力
される信号ａ４１３及び出力の信号ａ４１４は６４組の
並列信号である。ヌル信号挿入回路４１４は、ＤＦＴ回
路４１３が出力する信号ａ４１４の中から使用するサブ
キャリアの信号だけを抽出して出力する。すなわち、こ
の例では図７に示すように、ヌル信号挿入回路４１４は
６４組の信号ａ４１４を入力して４８組の信号ａ４１５
を出力する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正内容】
【００６４】ヌル信号挿入回路４１４に入力される６４
組の信号ａ４１４のうち１６組の信号については利用し
ない。信号点マッピング回路４１５は、入力される信号
ａ４１５の値を、サブキャリアの変調形式に対応した信
号点にマッピングする。
組の信号ａ４１４のうち１６組の信号については利用し
ない。信号点マッピング回路４１５は、入力される信号
ａ４１５の値を、サブキャリアの変調形式に対応した信
号点にマッピングする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正内容】
【００７７】ヌル信号挿入回路５１４は、ＤＦＴ回路５
１３が出力する信号ａ５１４の中から使用するサブキャ
リアの信号だけを抽出して出力する。すなわち、この例
では図８に示すように、ヌル信号挿入回路５１４は６４
組の信号ａ５１４を入力して４８組の信号ａ５１５を出
力する。
１３が出力する信号ａ５１４の中から使用するサブキャ
リアの信号だけを抽出して出力する。すなわち、この例
では図８に示すように、ヌル信号挿入回路５１４は６４
組の信号ａ５１４を入力して４８組の信号ａ５１５を出
力する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪田 徹 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 高梨 斉 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 守倉 正博 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5K004 AA05 FA05 FA09 FB01 FB06 FC02 FF04 5K022 DD13 DD17 DD19 DD22 DD23 5K047 AA02 AA11 BB01 HH43 HH53 JJ02 LL04 LL05 MM03 MM59
Claims (4)
- 【請求項１】 直交周波数多重通信に用いられるＯＦＤ
Ｍ信号であって、少なくとも１つの自動利得制御用のプ
リアンブル信号とそれに続く２つの同期用信号とを含む
バースト信号を生成するＯＦＤＭ用プリアンブル生成方
法において、 予め定めた同一の固定パターンに基づいて前記プリアン
ブル信号及び前記同期用信号を生成し、 前記プリアンブル信号及び前記同期用信号のいずれか一
方に対して、各々の後半半分の領域に所定の位相変化を
与え、 前記プリアンブル信号の後半半分の領域の位相と前記複
数の同期用信号の各々の後半半分の領域の位相との間に
ほぼ１８０度の位相差を形成することを特徴とするＯＦ
ＤＭ用プリアンブル生成方法。 - 【請求項２】 入力データに対して直列並列変換処理を
行う直列並列変換手段と、前記直列並列変換手段の出力
信号に対して変調を行う変調手段と、前記変調手段の出
力信号に対して逆離散フーリエ変換を行うＩＤＦＴ手段
と、前記ＩＤＦＴ手段の出力信号に対して並列直列変換
を行い時間領域信号を出力する並列直列変換手段と、前
記並列直列変換手段が出力する時間領域信号に対して信
号の繰り返しが生じるガードインターバル区間を付加す
るガードインターバル付加手段と、予め定められた時間
波形のプリアンブル信号を生成するプリアンブル信号生
成手段と、前記プリアンブル信号生成手段が出力するプ
リアンブル信号に続くように前記並列直列変換手段の出
力信号を出力する出力切替手段とを備えるＯＦＤＭ用変
調回路において、 予め定められた周波数領域の固定パターンに基いて逆離
散フーリエ変換によりＯＦＤＭ信号を生成すると共に、
１つのＯＦＤＭ信号の長さに相当する離散フーリエ変換
の１周期の時間の３倍の長さの時間に渡って前記ＯＦＤ
Ｍ信号を繰り返し出力する繰り返し出力手段と、 前記繰り返し出力手段から順次に出力される３つのＯＦ
ＤＭ信号の各々の後半半分の領域について、先頭のＯＦ
ＤＭ信号と２番目及び３番目のＯＦＤＭ信号との間にほ
ぼ１８０度の位相差を与える位相演算手段とを前記プリ
アンブル信号生成手段に設けたことを特徴とするＯＦＤ
Ｍ用変調回路。 - 【請求項３】 入力データに対して直列並列変換処理を
行う直列並列変換手段と、前記直列並列変換手段の出力
信号に対してスタートシンボルに基づき差動符号化を行
う変調手段と、前記変調手段の出力信号に対して逆離散
フーリエ変換を行うＩＤＦＴ手段と、前記ＩＤＦＴ手段
の出力信号に対して並列直列変換を行い時間領域信号を
出力する並列直列変換手段と、前記並列直列変換手段が
出力する時間領域信号に対して信号の繰り返しが生じる
ガードインターバル区間を付加するガードインターバル
付加手段と、予め定められた時間波形のプリアンブル信
号を生成するプリアンブル信号生成手段と、前記プリア
ンブル信号生成手段が出力するプリアンブル信号に続く
ように前記並列直列変換手段の出力信号を出力する出力
切替手段とを備えるＯＦＤＭ用変調回路において、 前記プリアンブル信号生成手段に、 予め定められた周波数領域の固定パターンに基いて逆離
散フーリエ変換によりＯＦＤＭ信号を生成すると共に、
１つのＯＦＤＭ信号の長さに相当する離散フーリエ変換
の１周期の時間の２倍の長さの時間に渡って前記ＯＦＤ
Ｍ信号を繰り返し出力する繰り返し出力手段と、 前記繰り返し出力手段から２番目に出力される１つのＯ
ＦＤＭ信号の後半半分の領域についてほぼ１８０度の位
相変化を与える位相演算手段と、 前記位相演算手段により位相変化を受けた領域を含む１
つのＯＦＤＭ信号についてのみ直列並列変換を行う第１
直列並列変換手段と、 前記第１直列並列変換手段の出力信号を離散フーリエ変
換する第１離散フーリエ変換手段と、 前記第１離散フーリエ変換手段が出力する信号の使用さ
れないサブキャリアの成分についてヌル点を挿入するヌ
ル点挿入手段と、 前記ヌル点挿入手段が出力する信号を、前記変調手段に
応じて定まる位相空間の複数の領域をそれぞれ代表する
複数の信号点のいずれかの点に近似して配置する信号点
マッピング手段と、 前記信号点マッピング手段の出力信号を前記スタートシ
ンボルとして記憶する記憶手段と、 前記信号点マッピング手段の出力信号を逆離散フーリエ
変換する第１逆離散フーリエ変換手段と、 前記第１逆離散フーリエ変換手段の出力信号を並列直列
変換する第１並列直列変換手段と、 前記第１並列直列変換手段から出力される信号を、１つ
のＯＦＤＭ信号の長さに相当する離散フーリエ変換の１
周期の時間の２倍の長さの時間に渡って出力する出力信
号制御手段と、 前記繰り返し出力手段の出力に１番目に出力される１つ
のＯＦＤＭ信号に引き続いて、前記出力信号制御手段の
出力信号をプリアンブル信号として出力するプリアンブ
ル生成回路とを設けたことを特徴とするＯＦＤＭ用変調
回路。 - 【請求項４】 入力データに対して直列並列変換処理を
行う直列並列変換手段と、前記直列並列変換手段の出力
信号に対してスタートシンボルに基づき差動符号化を行
う変調手段と、前記変調手段の出力信号に対して逆離散
フーリエ変換を行うＩＤＦＴ手段と、前記ＩＤＦＴ手段
の出力信号に対して並列直列変換を行い時間領域信号を
出力する並列直列変換手段と、前記並列直列変換手段が
出力する時間領域信号に対して信号の繰り返しが生じる
ガードインターバル区間を付加するガードインターバル
付加手段と、予め定められた時間波形のプリアンブル信
号を生成するプリアンブル信号生成手段と、前記プリア
ンブル信号生成手段が出力するプリアンブル信号に続く
ように前記並列直列変換手段の出力信号を出力する出力
切替手段とを備えるＯＦＤＭ用変調回路において、 前記プリアンブル信号生成手段に、 予め定められた前記スタートシンボルを逆離散フーリエ
変換して得られる、離散フーリエ変換の１周期の時間に
相当する１つのＯＦＤＭ信号を記憶する波形記憶手段
と、 前記スタートシンボルに対応する離散フーリエ変換の１
周期の長さの１つのＯＦＤＭ信号に対してほぼ１８０度
の位相変化を与える位相演算手段と、 前記位相演算手段の出力信号に対して直列並列変換を行
う第１直列並列変換手段と、 前記第１直列並列変換手段の出力信号を離散フーリエ変
換変換する第１離散フーリエ変換変換手段と、 前記第１離散フーリエ変換変換手段が出力する信号の使
用されないサブキャリアの成分についてヌル点を挿入す
るヌル点挿入手段と、 前記ヌル点挿入手段が出力する信号を、前記変調手段に
応じて定まる位相空間の複数の領域をそれぞれ代表する
複数の信号点のいずれかの点に近似して配置する信号点
マッピング手段と、 前記信号点マッピング手段の出力信号を逆離散フーリエ
変換する第１逆離散フーリエ変換手段と、 前記第１逆離散フーリエ変換手段の出力信号を並列直列
変換する第１並列直列変換手段と、 前記波形記憶手段から出力される信号を、離散フーリエ
変換の２周期の時間に渡って２回繰り返して出力する出
力信号制御手段と、 前記第１並列直列変換手段の出力信号に、引き続いて前
記出力信号制御手段の出力信号をプリアンブル信号とし
て出力するプリアンブル生成回路とを設けたことを特徴
とするＯＦＤＭ用変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232759A JP2968962B1 (ja) | 1998-08-19 | 1998-08-19 | Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232759A JP2968962B1 (ja) | 1998-08-19 | 1998-08-19 | Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2968962B1 JP2968962B1 (ja) | 1999-11-02 |
| JP2000068973A true JP2000068973A (ja) | 2000-03-03 |
Family
ID=16944316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10232759A Expired - Lifetime JP2968962B1 (ja) | 1998-08-19 | 1998-08-19 | Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968962B1 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252971A (ja) * | 1999-02-24 | 2000-09-14 | Sony Internatl Europ Gmbh | 受信装置及び同期方法 |
| WO2000070802A1 (en) * | 1999-05-18 | 2000-11-23 | Sharp Kabushiki Kaisha | Signal receiver and method of compensating frequency offset |
| WO2002047303A1 (en) * | 2000-12-04 | 2002-06-13 | Fujitsu Limited | Time equalizing method and device |
| KR100377356B1 (ko) * | 2000-05-19 | 2003-03-26 | 삼성전자주식회사 | 대칭구조의 프리앰블을 적용한 직교 주파수 분할 다중전송 방식 신호의 심볼/주파수 동기 방법 |
| KR100427185B1 (ko) * | 2001-12-15 | 2004-04-14 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중 방식 무선 근거리 통신망에서의프리엠블 신호를 이용한 정보 전송 방법 및 그 정보의수신 장치 |
| WO2004039026A1 (en) * | 2002-10-23 | 2004-05-06 | Samsung Electronics Co., Ltd. | Apparatus and method for generating a preamble sequence in an ofdm communication system |
| WO2004051901A1 (en) * | 2002-11-30 | 2004-06-17 | Samsung Electronics Co., Ltd. | Apparatus and method for generating a preamble sequence in an ofdm communication system |
| WO2005060135A1 (en) * | 2003-12-17 | 2005-06-30 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| JP2007531384A (ja) * | 2004-04-28 | 2007-11-01 | サムスン エレクトロニクス カンパニー リミテッド | 直交周波数分割多重接続通信システムにおける適応的アンテナシステムのためのプリアンブルシーケンス生成装置及び方法 |
| WO2007125581A1 (ja) * | 2006-04-27 | 2007-11-08 | Mitsubishi Denki Kabushiki Kaisha | プリアンブル構成方法 |
| KR100918764B1 (ko) | 2003-07-15 | 2009-09-24 | 삼성전자주식회사 | 다수개의 송신 안테나들을 사용하는 직교 주파수 분할 다중 통신시스템에서 프리앰블 시퀀스 송수신 장치 및 방법 |
| KR100938095B1 (ko) * | 2003-11-19 | 2010-01-21 | 삼성전자주식회사 | 직교 주파수 분할 다중 방식을 사용하는 통신시스템에서 프리앰블 시퀀스 생성 장치 및 방법 |
| JP2011512727A (ja) * | 2008-01-29 | 2011-04-21 | サムスン エレクトロニクス カンパニー リミテッド | デジタルビデオブロードキャストシステムにおけるプリアンブル送受信装置及びその方法 |
| US8300621B2 (en) | 2005-09-14 | 2012-10-30 | Samsung Electronics Co., Ltd | System and method for timing acquisition and carrier frequency offset estimation in wireless communication based on OFDM |
| WO2015045585A1 (ja) * | 2013-09-24 | 2015-04-02 | 三菱電機株式会社 | 無線通信装置、送信装置および受信装置 |
| US9049081B2 (en) | 2013-09-09 | 2015-06-02 | Kabushiki Kaisha Toshiba | Receiver |
| US9479367B2 (en) | 2008-01-29 | 2016-10-25 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving preambles in a digital video broadcasting system |
-
1998
- 1998-08-19 JP JP10232759A patent/JP2968962B1/ja not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252971A (ja) * | 1999-02-24 | 2000-09-14 | Sony Internatl Europ Gmbh | 受信装置及び同期方法 |
| WO2000070802A1 (en) * | 1999-05-18 | 2000-11-23 | Sharp Kabushiki Kaisha | Signal receiver and method of compensating frequency offset |
| KR100377356B1 (ko) * | 2000-05-19 | 2003-03-26 | 삼성전자주식회사 | 대칭구조의 프리앰블을 적용한 직교 주파수 분할 다중전송 방식 신호의 심볼/주파수 동기 방법 |
| WO2002047303A1 (en) * | 2000-12-04 | 2002-06-13 | Fujitsu Limited | Time equalizing method and device |
| US7394848B2 (en) | 2000-12-04 | 2008-07-01 | Fujitsu Limited | Method and apparatus for time equalization |
| KR100427185B1 (ko) * | 2001-12-15 | 2004-04-14 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중 방식 무선 근거리 통신망에서의프리엠블 신호를 이용한 정보 전송 방법 및 그 정보의수신 장치 |
| WO2004039026A1 (en) * | 2002-10-23 | 2004-05-06 | Samsung Electronics Co., Ltd. | Apparatus and method for generating a preamble sequence in an ofdm communication system |
| AU2003282443B2 (en) * | 2002-11-30 | 2006-07-20 | Samsung Electronics Co., Ltd. | Apparatus and method for generating a preamble sequence in an OFDM communication system |
| WO2004051901A1 (en) * | 2002-11-30 | 2004-06-17 | Samsung Electronics Co., Ltd. | Apparatus and method for generating a preamble sequence in an ofdm communication system |
| KR100918764B1 (ko) | 2003-07-15 | 2009-09-24 | 삼성전자주식회사 | 다수개의 송신 안테나들을 사용하는 직교 주파수 분할 다중 통신시스템에서 프리앰블 시퀀스 송수신 장치 및 방법 |
| US7675841B2 (en) | 2003-11-19 | 2010-03-09 | Samsung Electronics Co., Ltd | Apparatus and method for generating a preamble sequence in an orthogonal frequency division multiplexing communication system |
| KR100938095B1 (ko) * | 2003-11-19 | 2010-01-21 | 삼성전자주식회사 | 직교 주파수 분할 다중 방식을 사용하는 통신시스템에서 프리앰블 시퀀스 생성 장치 및 방법 |
| WO2005060135A1 (en) * | 2003-12-17 | 2005-06-30 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| US7782977B2 (en) | 2003-12-17 | 2010-08-24 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| JP2007531384A (ja) * | 2004-04-28 | 2007-11-01 | サムスン エレクトロニクス カンパニー リミテッド | 直交周波数分割多重接続通信システムにおける適応的アンテナシステムのためのプリアンブルシーケンス生成装置及び方法 |
| RU2328826C1 (ru) * | 2004-04-28 | 2008-07-10 | Самсунг Электроникс Ко., Лтд. | Способ и устройство для формирования последовательности преамбулы для адаптивной антенной системы в системе связи с множественным доступом и ортогональным частотным разделением каналов |
| US7567639B2 (en) | 2004-04-28 | 2009-07-28 | Samsung Electronics Co., Ltd | Method and apparatus for generating preamble sequence for adaptive antenna system in orthogonal frequency division multiple access communication system |
| US8300621B2 (en) | 2005-09-14 | 2012-10-30 | Samsung Electronics Co., Ltd | System and method for timing acquisition and carrier frequency offset estimation in wireless communication based on OFDM |
| JPWO2007125581A1 (ja) * | 2006-04-27 | 2009-09-10 | 三菱電機株式会社 | プリアンブル構成方法 |
| JP4630370B2 (ja) * | 2006-04-27 | 2011-02-09 | 三菱電機株式会社 | プリアンブル構成方法 |
| WO2007125581A1 (ja) * | 2006-04-27 | 2007-11-08 | Mitsubishi Denki Kabushiki Kaisha | プリアンブル構成方法 |
| JP2011512727A (ja) * | 2008-01-29 | 2011-04-21 | サムスン エレクトロニクス カンパニー リミテッド | デジタルビデオブロードキャストシステムにおけるプリアンブル送受信装置及びその方法 |
| KR101469977B1 (ko) * | 2008-01-29 | 2014-12-10 | 삼성전자주식회사 | 디지털 비디오 방송 시스템에서 프리앰블 송수신 장치 및방법 |
| US9479367B2 (en) | 2008-01-29 | 2016-10-25 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving preambles in a digital video broadcasting system |
| US9049081B2 (en) | 2013-09-09 | 2015-06-02 | Kabushiki Kaisha Toshiba | Receiver |
| WO2015045585A1 (ja) * | 2013-09-24 | 2015-04-02 | 三菱電機株式会社 | 無線通信装置、送信装置および受信装置 |
| JP2016105604A (ja) * | 2013-09-24 | 2016-06-09 | 三菱電機株式会社 | 送信装置 |
| JP6022071B2 (ja) * | 2013-09-24 | 2016-11-09 | 三菱電機株式会社 | 無線通信装置および受信装置 |
| US9780899B2 (en) | 2013-09-24 | 2017-10-03 | Mitsubishi Electric Corporation | Radio communication apparatus, transmission apparatus, and reception apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2968962B1 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968962B1 (ja) | Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路 | |
| US11502886B2 (en) | Method of transmitting reference signal and transmitter using the same | |
| JP4493165B2 (ja) | プリアンブル信号の生成方法、送信装置、及び受信装置の同期方法 | |
| JP4050437B2 (ja) | 同期バースト発生方法、無線直交周波数分割多重方式の同期方法、直交周波数分割多重方式の送信装置機及び移動通信装置 | |
| EP1720311B1 (en) | Synchronisation of digital communication systems | |
| US7263058B2 (en) | Apparatus and method for generating preamble sequence in a BWA communication system using OFDM | |
| JP5128660B2 (ja) | 基準信号の伝送方法 | |
| US20100111017A1 (en) | Method and apparatus of generating signals for initial ranging in ofdma system | |
| EP1601149B1 (en) | Transmitter and transmission control method | |
| EP1952549B2 (en) | Method and system for synchronization in a communication system | |
| US12395393B2 (en) | Transmitter device and receiver device for a wireless communication system | |
| JP2004282759A (ja) | Ｏｆｄｍシステムでの初期周波数の同期方法および装置 | |
| JP2005304041A (ja) | 直交周波数分割多重接続システムで循環周波数パターンによる高速周波数ホッピングのための送受信装置 | |
| JPH11346204A5 (ja) | ||
| JP3097634B2 (ja) | Ｏｆｄｍ変復調回路 | |
| JP3544147B2 (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法 | |
| JP5009982B2 (ja) | マルチキャリア送信装置 | |
| Rice | Carrier-phase and frequency-estimation bounds for transmissions with embedded reference symbols | |
| KR100668669B1 (ko) | 직교 주파수분할 다중접속 무선 통신 시스템의 단말에서의초기 프레임 동기 획득 장치 | |
| US20050180516A1 (en) | Symbol timing synchronization method for OFDM based communication system | |
| Thiasiriphet et al. | Combining OFDM-MFSK and chirp spread spectrum modulation for applications in low-power wide-area networks | |
| JP3793198B2 (ja) | Ｏｆｄｍ信号通信システム及びｏｆｄｍ信号送信機 | |
| JPWO2008010283A1 (ja) | 信号検出装置 | |
| KR100311917B1 (ko) | 사이클릭 프리픽스(ｃｙｃｌｉｃ ｐｒｅｆｉｘ)를 갖는 ＯＦＤＭ 전송 장치 및 방법 | |
| Maruyama et al. | Control information transmission without resource consumption for PAPR reduction of OFDM signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |