[go: up one dir, main page]

JP2000068769A - Signal processing device - Google Patents

Signal processing device

Info

Publication number
JP2000068769A
JP2000068769A JP10231510A JP23151098A JP2000068769A JP 2000068769 A JP2000068769 A JP 2000068769A JP 10231510 A JP10231510 A JP 10231510A JP 23151098 A JP23151098 A JP 23151098A JP 2000068769 A JP2000068769 A JP 2000068769A
Authority
JP
Japan
Prior art keywords
signal processing
block
gain
gain control
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10231510A
Other languages
Japanese (ja)
Inventor
Atsushi Matsuda
篤 松田
Kunihiko Goto
邦彦 後藤
Kazuaki Oishi
和明 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10231510A priority Critical patent/JP2000068769A/en
Priority to TW088103213A priority patent/TW420902B/en
Priority to KR10-1999-0010203A priority patent/KR100466484B1/en
Priority to FR9903722A priority patent/FR2782583B1/en
Publication of JP2000068769A publication Critical patent/JP2000068769A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【課題】 ダイナミックレンジの小さい信号処理ブロッ
クを使用するにもかかわらず、装置全体としてのダイナ
ミックレンジを大きく取ることが可能な信号処理装置を
得る。 【解決手段】 この信号処理装置は、入力信号の利得を
制御する第1の利得制御ブロックと、この利得制御ブロ
ックの後段に設けた信号処理ブロックと、信号処理ブロ
ックの出力信号のエネルギーを検出しその検出量に依存
して利得制御ブロックの利得変更量を制御するエネルギ
ー検出ブロックとを具備し、第1の利得制御ブロックに
より信号処理ブロックのダイナミックレンジに対応する
ように、入力信号の振幅を圧縮してこれを信号処理ブロ
ックに入力する構成を特徴とする。
(57) [Problem] To provide a signal processing device capable of obtaining a large dynamic range of the entire device despite using a signal processing block having a small dynamic range. The signal processing device detects a first gain control block for controlling a gain of an input signal, a signal processing block provided at a stage subsequent to the gain control block, and an energy of an output signal of the signal processing block. An energy detection block for controlling a gain change amount of the gain control block depending on the detection amount, wherein the first gain control block compresses the amplitude of the input signal so as to correspond to the dynamic range of the signal processing block. Then, this is input to the signal processing block.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、受信した信号を処
理する信号処理装置に関し、特にLSIによって一体に
構成されかつ自動利得制御回路(以下、AGC回路と略
す)を含む信号処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device for processing a received signal, and more particularly to a signal processing device integrally formed by an LSI and including an automatic gain control circuit (hereinafter abbreviated as an AGC circuit).

【0002】[0002]

【従来の技術】AGC回路は、受信信号(入力信号)の
強度を検出し、その振幅を一定またはそれよりも狭いあ
る範囲に圧縮して出力信号を形成するための回路であ
り、その種々の形態は周知である。図1にこのようなA
GC回路を備える信号処理装置の一例として、携帯電話
に使用される受信装置を示す。図1において、1はバン
ドパスフィルタ、2は利得制御ブロック、3はエネルギ
ー検出ブロックである。
2. Description of the Related Art An AGC circuit is a circuit for detecting the intensity of a received signal (input signal) and compressing the amplitude to a fixed or narrower range to form an output signal. The form is well known. FIG. 1 shows such an A
As an example of a signal processing device including a GC circuit, a receiving device used for a mobile phone will be described. In FIG. 1, 1 is a bandpass filter, 2 is a gain control block, and 3 is an energy detection block.

【0003】この装置において、入力端子5より入力さ
れた信号は、バンドパスフィルタ1によって帯域外ノイ
ズが除去された後、利得制御ブロック2およびエネルギ
ー検出ブロック3からなるAGC回路4によって、適正
な振幅を有する信号となるように利得が制御される。こ
のようにして利得制御された信号は、出力端子6を介し
て例えば復調回路(図示せず)に入力され、必要な情報
が取り出される。
In this device, a signal input from an input terminal 5 is filtered by an AGC circuit 4 comprising a gain control block 2 and an energy detection block 3 after an out-of-band noise is removed by a band-pass filter 1. The gain is controlled so that the signal has The signal thus gain-controlled is input to, for example, a demodulation circuit (not shown) via the output terminal 6, and necessary information is extracted.

【0004】図1の装置では、バンドパスフィルタ1が
利得制御ブロック2の前段にあるため、バンドパスフィ
ルタとしてはそのダイナミックレンジの大きいものを使
用することが前提である。
In the apparatus shown in FIG. 1, since the band-pass filter 1 is located before the gain control block 2, it is assumed that a band-pass filter having a large dynamic range is used.

【0005】[0005]

【発明が解決しようとする課題】バンドパスフィルタは
従来ではLSIの外付け部品として使用されていた。し
かしながら近年、各種電子機器の低コスト化、低容積化
のために、各種外付け部品をLSI内部に組み込んで一
体化する傾向にある。特に携帯電話では低容積化の要求
が大きく、そのためには是非ともバンドパスフィルタを
LSI内部に一体化する必要がある。
Conventionally, bandpass filters have been used as external components of LSIs. However, in recent years, in order to reduce the cost and volume of various electronic devices, there has been a tendency to incorporate various external components into the LSI and integrate them. In particular, in mobile phones, there is a great demand for reduction in volume, and for that purpose, it is absolutely necessary to integrate a bandpass filter inside the LSI.

【0006】しかしながらバンドパスフィルタをLSI
に内蔵しようとすると、従来は受動回路であったのに対
して増幅器などを使用した能動回路に成らざるを得ず、
外付け部品のバンドパスフィルタと比較するとそのダイ
ナミックレンジは小さくなる。従って、小さなダイナミ
ックレンジを有するバンドパスフィルタを使用するにも
かかわらず、装置全体としてのダイナミックレンジを大
きく取ることが可能な信号処理装置が必要である。この
ような信号処理装置として、図2に示す構成が考えられ
る。
However, the bandpass filter is
If you try to build it in, it has to be an active circuit using an amplifier etc., whereas it was a passive circuit in the past,
Its dynamic range is smaller than that of a band-pass filter of an external component. Therefore, there is a need for a signal processing device capable of obtaining a large dynamic range of the entire device despite the use of a bandpass filter having a small dynamic range. The configuration shown in FIG. 2 is conceivable as such a signal processing device.

【0007】即ち図2に示す装置では、利得制御ブロッ
ク2およびエネルギー検出ブロック3からなるAGC回
路4の後段にバンドパスフィルタ1を配置した構成を特
徴とする。この装置では、AGC回路4をバンドパスフ
ィルタ1の前段に設けることによって、入力信号のダイ
ナミックレンジをバンドパスフィルタ1のダイナミック
レンジに適合する程度に圧縮し、これをバンドパスフィ
ルタ1に入力することができる。そのため、バンドパス
フィルタ1自体のダイナミックレンジが小さくても、装
置全体のダイナミックレンジは大きく取ることができ
る。
That is, the apparatus shown in FIG. 2 is characterized in that a band-pass filter 1 is arranged at a stage subsequent to an AGC circuit 4 comprising a gain control block 2 and an energy detection block 3. In this device, by providing the AGC circuit 4 in the preceding stage of the band-pass filter 1, the dynamic range of the input signal is compressed to an extent that matches the dynamic range of the band-pass filter 1, and this is input to the band-pass filter 1. Can be. Therefore, even if the dynamic range of the bandpass filter 1 itself is small, the dynamic range of the entire device can be widened.

【0008】ところが図2に示す配列の信号処理装置で
は、入力信号中に妨害波が含まれている場合、AGC回
路4は妨害波を含んで利得制御を行うため、利得制御中
にバンドパスフィルタ1によって取り出すべき希望波と
妨害波との干渉が起こり、希望波の波形に歪みが生じる
と言う重大な問題が発生する。例えばPDC(Pers
onal Digital Cellular)では、
25kHz間隔で周波数を使用しているが、受信機ではそ
の内の1波のみを受信し、これを音声信号に変換する。
その他の25kHz間隔の信号は全て妨害波として扱う。
そのため妨害波の方が受信の希望波よりも大きくなる場
合がある。
However, in the signal processing device having the arrangement shown in FIG. 2, when an input signal contains an interfering wave, the AGC circuit 4 performs gain control including the interfering wave. 1 causes a serious problem that interference between a desired wave to be extracted and an interfering wave occurs, and the waveform of the desired wave is distorted. For example, PDC (Pers
onal Digital Cellular)
Although the frequency is used at intervals of 25 kHz, the receiver receives only one of the waves and converts it into an audio signal.
All other signals at 25 kHz intervals are treated as interfering waves.
Therefore, the interference wave may be larger than the desired reception wave.

【0009】バンドパスフィルタは、入力信号のこのよ
うな妨害波を減衰させ、希望波のみを取り出すために設
けられるものである。ところが、図2に示す構成の受信
機では、利得制御ブロック2とエネルギー検出ブロック
3からなるAGC回路4が、バンドパスフィルタ1の前
段に配置されているので、妨害波を含んだ入力波がこの
AGC回路4によって利得制御されることとなる。
The band-pass filter is provided to attenuate such an interference wave of the input signal and extract only a desired wave. However, in the receiver having the configuration shown in FIG. 2, since the AGC circuit 4 including the gain control block 2 and the energy detection block 3 is disposed in front of the band-pass filter 1, an input wave including an interference wave is generated. The gain is controlled by the AGC circuit 4.

【0010】そのため妨害波の周波数によっては妨害波
同志で相互に干渉し、希望波の周波数帯に相互変調歪み
を生じることがある。例えば、550kHz、650kHz
の妨害波は相互に干渉して450kHzの干渉波を生じる
ことがある。この干渉波と、450kHzの希望波が合成
され信号歪みを発生するが、この歪みは通過域に存在す
るためバンドパスフィルタ1によって取り除くことがで
きない。
[0010] Therefore, depending on the frequency of the interfering waves, the interfering waves may interfere with each other and cause intermodulation distortion in the frequency band of the desired wave. For example, 550kHz, 650kHz
May interfere with each other to produce an interference wave of 450 kHz. The interference wave and the desired wave of 450 kHz are combined to generate signal distortion, but this distortion cannot be removed by the bandpass filter 1 because it exists in the passband.

【0011】この様に、バンドパスフィルタ等の信号処
理ブロックの前段にAGC回路を配置すると、後段の信
号処理ブロックで除去することが不可能な信号の歪みが
発生し、この装置の信号処理能力を大幅に低下させる事
態が発生する。本発明は、従来装置のこのような欠点を
解決する目的でなされたものであり、入力信号に重大な
信号歪みをもたらすことなく、信号処理ブロックと利得
制御ブロックを一個のLSI中に組み込むことが可能な
信号処理装置およびこの装置を組み込んだLSIを提供
するものである。
As described above, if the AGC circuit is arranged before the signal processing block such as the band-pass filter, signal distortion that cannot be removed by the subsequent signal processing block occurs, and the signal processing capability of this device is increased. A situation occurs that significantly lowers SUMMARY OF THE INVENTION The present invention has been made to solve the above-described drawbacks of the conventional device, and can incorporate a signal processing block and a gain control block into one LSI without causing significant signal distortion to an input signal. A possible signal processing device and an LSI incorporating the device are provided.

【0012】[0012]

【課題を解決するための手段】上記目的は、入力信号の
利得を制御する第1の利得制御ブロックと、この利得制
御ブロックの後段に設けた信号処理ブロックと、信号処
理ブロックの出力信号のエネルギーを検出しその検出量
に依存して前記利得制御ブロックの利得変更量を自動制
御するエネルギー検出ブロックとを具備する信号処理装
置によって、達成される。
An object of the present invention is to provide a first gain control block for controlling the gain of an input signal, a signal processing block provided after the gain control block, and an energy of an output signal of the signal processing block. And an energy detection block for automatically controlling the gain change amount of the gain control block depending on the detection amount.

【0013】この信号処理装置では、利得制御ブロック
によって入力信号のダイナミックレンジを信号処理ブロ
ックのダイナミックレンジに適応するものに圧縮した
後、これを信号処理ブロックに入力している。そのた
め、信号処理ブロック自体のダイナミックレンジが小さ
くても、装置全体のダイナミックレンジを大きく取るこ
とができる。また、自動利得制御は、信号処理ブロック
の出力信号のエネルギーを検出して行われるので、利得
制御される信号中には妨害波は含まれず、その結果処理
対象となる信号波のみの利得制御を正確に実行すること
ができる。
In this signal processing device, the dynamic range of the input signal is compressed by the gain control block so as to be adapted to the dynamic range of the signal processing block, and is then input to the signal processing block. Therefore, even if the dynamic range of the signal processing block itself is small, the dynamic range of the entire device can be widened. Further, since the automatic gain control is performed by detecting the energy of the output signal of the signal processing block, the signal to be gain controlled does not include an interference wave, and as a result, the gain control of only the signal wave to be processed is performed. Can be performed accurately.

【0014】[0014]

【発明の実施の形態】図3は本発明の構成原理を示すブ
ロック図である。図示する様に本発明の装置は、例えば
電子ボリュームの様な利得制御ブロック20とエネルギ
ー検出ブロック30間に、例えば能動型のバンドパスフ
ィルタである信号処理ブロック10を配置したことをそ
の特徴とする。なお50は受信信号の入力端子、60は
出力端子を示し、これらの回路は一個のLSI100に
内蔵されている。
FIG. 3 is a block diagram showing the principle of the present invention. As shown in the figure, the apparatus of the present invention is characterized in that a signal processing block 10 which is, for example, an active band-pass filter is disposed between a gain control block 20 such as an electronic volume and an energy detection block 30. . Reference numeral 50 denotes an input terminal of a received signal, and reference numeral 60 denotes an output terminal. These circuits are built in one LSI 100.

【0015】また信号処理ブロック10としては、LS
I中に内蔵させるためにそのダイナミックレンジが外付
け用の部品に比べて必然的に小さくなる上記能動型のバ
ンドパスフィルタ、またはロウパスフィルタが適用さ
れ、更にハイパスフィルタ等も適用可能である。以上の
様に本発明の装置では、利得制御ブロック20とエネル
ギー検出ブロック30との間に信号処理ブロック10を
配置した構成をその特徴としている。
The signal processing block 10 includes LS
The above-mentioned active band-pass filter or low-pass filter whose dynamic range is necessarily smaller than that of externally mounted components in order to be built in I is applied, and a high-pass filter or the like is also applicable. As described above, the apparatus of the present invention is characterized in that the signal processing block 10 is disposed between the gain control block 20 and the energy detection block 30.

【0016】その結果、エネルギー検出ブロック30は
信号処理ブロック10によって信号処理された後の信号
についてその振幅検出を行い、信号処理ブロック10の
前段に配置された利得制御ブロック20を制御して、検
出された信号波の利得制御を行うので、自動利得制御さ
れる信号は妨害波の影響を受けず、前述の相互変調歪み
等を生じることが無い。
As a result, the energy detection block 30 detects the amplitude of the signal after the signal processing by the signal processing block 10 and controls the gain control block 20 disposed in the preceding stage of the signal processing block 10 to perform the detection. Since the gain control of the signal wave thus performed is performed, the signal subjected to the automatic gain control is not affected by the interference wave, and the above-described intermodulation distortion or the like does not occur.

【0017】従って、外付け用のバンドパスフィルタよ
りもダイナミックレンジが小さい内蔵型バンドパスフィ
ルタを信号処理ブロックとして使用した場合であって
も、装置全体のダイナミックレンジを大きく取りなが
ら、希望波のみを信号歪みを伴うことなく一定の振幅に
自動利得制御することができる。図4は、本発明の第1
の実施例として、例えば携帯電話の受信機として適する
信号処理装置の構成を示すブロック図である。図におい
て21、22はデジタルコードで制御される第1、第2
の電子ボリューム、11は内蔵型のバンドパスフィル
タ、31はエネルギー検出回路、および70は復調回路
を示す。なお、50、60’は入出力端子であり、また
これらの各構成要素21、11、22、31および70
は、一個のLSI101中に組み込まれている。
Therefore, even if a built-in band-pass filter having a smaller dynamic range than an external band-pass filter is used as a signal processing block, only a desired wave can be obtained while maintaining a large dynamic range of the entire apparatus. Automatic gain control can be performed to a constant amplitude without signal distortion. FIG. 4 shows the first embodiment of the present invention.
1 is a block diagram showing a configuration of a signal processing device suitable as, for example, a receiver of a mobile phone. In the figure, reference numerals 21 and 22 denote first and second controlled by digital codes.
, 11 denotes a built-in band-pass filter, 31 denotes an energy detection circuit, and 70 denotes a demodulation circuit. Reference numerals 50 and 60 'denote input / output terminals, and these constituent elements 21, 11, 22, 31 and 70
Are incorporated in one LSI 101.

【0018】エネルギー検出回路31は、別個の基準値
VRH、VRLを有する2個の比較器32、33と論理
回路34とで構成されている。このエネルギー検出回路
31は、例えば検出信号のピーク値を検出するタイプの
回路であっても良い。図5に、入力信号の振幅に対応し
て、どの様に各基準値VRH、VRLを選択するかを示
す。図示するように、基準値VRHは、入力信号の振幅
がこの値を越える場合、自動利得制御回路により利得を
下げる制御を行うように設定された基準値であり、基準
値VRLは入力信号の振幅がこの値以下である場合、自
動利得回路により利得を上げる制御を行う様に設定され
た値である。
The energy detection circuit 31 is composed of two comparators 32 and 33 having different reference values VRH and VRL, and a logic circuit 34. The energy detection circuit 31 may be, for example, a type of circuit that detects a peak value of a detection signal. FIG. 5 shows how each of the reference values VRH and VRL is selected according to the amplitude of the input signal. As shown in the figure, the reference value VRH is a reference value set so as to perform control for lowering the gain by the automatic gain control circuit when the amplitude of the input signal exceeds this value, and the reference value VRL is the amplitude of the input signal. Is less than or equal to this value, it is a value set to perform control to increase the gain by the automatic gain circuit.

【0019】なお入力信号の振幅が基準値VRHと基準
値VRLの間に有る場合は、振幅が適正な範囲内にある
と見なして、利得を変えることは無い。論理回路34
は、比較器32、33の出力から信号の振幅レベルが各
基準値VRHとVRLに対してどの位置に有るかを判定
し、その判定信号を電子ボリューム21、22に出力す
る。電子ボリューム21、22では、論理回路34の出
力に基づいて図5に示すように利得制御を実行する。
When the amplitude of the input signal is between the reference value VRH and the reference value VRL, it is considered that the amplitude is within an appropriate range, and the gain is not changed. Logic circuit 34
Determines from the outputs of the comparators 32 and 33 where the amplitude level of the signal is with respect to each of the reference values VRH and VRL, and outputs the determination signal to the electronic volumes 21 and 22. The electronic volumes 21 and 22 execute gain control based on the output of the logic circuit 34 as shown in FIG.

【0020】本実施例では、バンドパスフィルタ11の
前後に第1、第2の電子ボリューム21、22が設けら
れている。一般にバンドパスフィルタ11は大きな遅延
を有し、従ってこのバンドパスフィルタ11の前段に設
けた電子ボリューム21は発振しないように遅く制御さ
れる必要がある。一方、第2の電子ボリューム22につ
いてはバンドパスフィルタ11の後段にあるためその制
御を遅くする必要はない。
In this embodiment, first and second electronic volumes 21 and 22 are provided before and after the band-pass filter 11. Generally, the band-pass filter 11 has a large delay. Therefore, the electronic volume 21 provided in front of the band-pass filter 11 needs to be controlled late so as not to oscillate. On the other hand, since the second electronic volume 22 is located after the band-pass filter 11, it is not necessary to delay the control.

【0021】従って、エネルギー検出回路31と第2の
電子ボリューム22間で早い速度での利得制御を繰り返
し、その制御量の積分値を演算して第1の電子ボリュー
ム21にフィードバックし、その利得を制御する処理が
可能となる。これによって、バンドパスフィルタ11の
遅延の影響を最小限に保ちながら、高速での利得制御が
可能となる。
Therefore, the gain control is repeated between the energy detection circuit 31 and the second electronic volume 22 at a high speed, an integrated value of the control amount is calculated and fed back to the first electronic volume 21, and the gain is obtained. Control processing can be performed. This allows high-speed gain control while keeping the effect of the delay of the bandpass filter 11 to a minimum.

【0022】図4に示す装置では、そのために電子回路
34内に、タイマーと第2の電子ボリューム22の制御
量の積分値を演算する回路、およびその演算値を予め設
定した電子ボリューム22の利得の収束値と比較し、こ
の比較値に基づいて第1の電子ボリューム21の利得を
制御する信号を出力する回路を有している。なおこのよ
うな回路は実際は、電子回路を適宜プログラムすること
によって構成することができる。
In the apparatus shown in FIG. 4, a circuit for calculating the integrated value of the timer and the control amount of the second electronic volume 22, and the gain of the electronic volume 22 in which the calculated value is set in advance are provided in the electronic circuit 34. And outputs a signal for controlling the gain of the first electronic volume 21 based on the comparison value. Note that such a circuit can be actually configured by appropriately programming an electronic circuit.

【0023】図6は、上記電子回路の動作を示す簡略化
したフローチャートである。図示する様に、第1の制御
段階S1において、電子ボリューム22の出力の振幅が
一定となるように、エネルギー検出回路31と第2の電
子ボリューム22間で、電子ボリューム22の利得を自
動的に制御する。この時の第2の電子ボリューム22の
利得の収束値は予めGE に設定されている。また第1の
電子ボリューム21の利得も予め適宜設定されている。
FIG. 6 is a simplified flowchart showing the operation of the electronic circuit. As shown in the figure, in the first control step S1, the gain of the electronic volume 22 is automatically adjusted between the energy detection circuit 31 and the second electronic volume 22 so that the amplitude of the output of the electronic volume 22 becomes constant. Control. At this time, the convergence value of the gain of the second electronic volume 22 is set to GE in advance. Further, the gain of the first electronic volume 21 is also set appropriately in advance.

【0024】次に、第2の制御段階S2において、エネ
ルギー検出回路31と第2の電子ボリューム22間の自
動利得制御をN回繰り返し、その時の利得の平均値Gav
を求める。即ち、Gav=(G1 +G2 ・・・+GN )/
Nを計算する。なおG1 、G 2 ・・・GN は電子ボリュ
ーム22における自動利得制御の各回の利得値を示す。
Next, in the second control step S2, the energy is
Between the power detection circuit 31 and the second electronic volume 22.
The dynamic gain control is repeated N times, and the average value G of the gain at that time is obtained.av
Ask for. That is, Gav= (G1+ GTwo... + GN) /
Calculate N. G1, G Two... GNIs an electronic volume
3 shows the gain value of each time of the automatic gain control in the room 22.

【0025】次に、制御段階S3において、得られたG
avを第2の電子ボリューム22の利得の収束値GE と比
較し、 1)Gav<GE の時は第1の電子ボリューム21の利得
を下げる制御を行う。Gav<GE である事は、Gav=G
E のときにバンドパスフィルタ11の入力振幅が適正で
あることを考えると、第2の電子ボリューム22とエネ
ルギー検出回路31間で利得を下げる制御が行われてい
ること、即ち入力端子50に入力された信号の振幅が大
きすぎることを意味している。そのため、第1の電子ボ
リューム21の利得を下げて、バンドパスフィルタ11
の出力がより速やかに一定値に収束するようにしてい
る。
Next, in the control step S3, the obtained G
av is compared with the convergence value G E of the gain of the second electronic volume 22. 1) When G av <G E , control is performed to lower the gain of the first electronic volume 21. G av <G E means that G av = G
Considering that the input amplitude of the band-pass filter 11 is appropriate at the time of E , the control for lowering the gain between the second electronic volume 22 and the energy detection circuit 31 is performed. This means that the amplitude of the applied signal is too large. Therefore, the gain of the first electronic volume 21 is reduced and the band-pass filter 11
Is converged more quickly to a constant value.

【0026】2)Gav=GE の時は、第1の電子ボリュ
ーム21の利得を変更しない。この状態では、入力信号
の振幅が適正な範囲にあると見なされるためである。 3)Gav>GE の時は、第1の電子ボリューム21の利
得を上げる処理を行う。これは、Gav>GE の状態で
は、Gav=GE のときにバンドパスフィルタ11の入力
振幅が適正であることを考えると、第2の電子ボリュー
ム22とエネルギー検出回路31間で構成される自動利
得制御回路において利得を上げる制御がなされているこ
と、即ち入力信号の振幅が小さすぎることを意味してい
るので、第1の電子ボリューム21の利得を上げて、バ
ンドパスフィルタ11の出力がより速やかに一定の振幅
値に達する様にする。
[0026] 2) When G av = G E does not change the gain of the first electronic volume 21. In this state, it is considered that the amplitude of the input signal is within an appropriate range. 3) when G av> G E performs processing to increase the gain of the first electronic volume 21. This is because the configuration between the second electronic volume 22 and the energy detection circuit 31 in the state of G av > G E is considered considering that the input amplitude of the band-pass filter 11 is appropriate when G av = G E. Since the automatic gain control circuit performs the control to increase the gain, that is, the amplitude of the input signal is too small, the gain of the first electronic volume 21 is increased, and the gain of the band-pass filter 11 is increased. The output reaches a certain amplitude value more quickly.

【0027】なお、図7に、Nが5である場合の、上記
第1、第2、第3の制御S1、S2S3のタイミング図
を示す。以上の様に、第2の電子ボリューム22によ
り、早いスピードで利得制御し、その制御量の平均値を
第1の電子ボリューム21にフィードバックし、その利
得量を制御する方式を取ることによって、バンドパスフ
ィルタの遅延から生じる問題を回避してより効果的にか
つ速やかに入力信号の利得制御を実行することが可能と
なる。
FIG. 7 is a timing chart of the first, second, and third controls S1, S2S3 when N is 5. As described above, the gain is controlled by the second electronic volume 22 at a high speed, and the average value of the control amount is fed back to the first electronic volume 21 to control the gain amount. It is possible to execute the gain control of the input signal more effectively and quickly by avoiding the problem caused by the delay of the pass filter.

【0028】図8は、図3に示すエネルギー検出部30
の他の実施例の回路図、図9は図8の回路の動作を説明
するための状態遷移図である。この実施例では、エネル
ギー検出ブロック300における利得変更量が2値(G
a、Gb、|Ga|>|Gb|)あり、このエネルギー
検出ブロック300の検出量に依存して利得制御ブロッ
ク20に対する利得変更量を可変にすることを特徴とし
ている。
FIG. 8 shows the energy detector 30 shown in FIG.
FIG. 9 is a circuit diagram of another embodiment, and FIG. 9 is a state transition diagram for explaining the operation of the circuit of FIG. In this embodiment, the gain change amount in the energy detection block 300 is binary (G
a, Gb, | Ga |> | Gb |), and the gain change amount for the gain control block 20 is made variable depending on the detection amount of the energy detection block 300.

【0029】以下に、図8に示す回路の構成およびその
動作を図9および図10を参照して説明する。先ずこの
実施例回路では図8に示す様に、入力信号SGに対し
て、V 1 、V2 、V3 およびV4 (V1 >V2 >V3
4 )の4段階のしきい値が設定されている。この各し
きい値は、セレクタ35によって適宜選択され、第1、
第2の比較器36、37の基準入力端子(−)に導入さ
れている。比較器36、37の比較入力端子(+)に
は、バンドパスフィルタ10を介した信号が入力され
る。38、39はホールド回路であり、一定期間比較器
36、37の出力を監視し、その出力が1に変化した時
のみその値をホールドする回路である。なお、ホールド
回路38、39の出力D1、D0は論理回路340に入
力される。
The configuration of the circuit shown in FIG.
The operation will be described with reference to FIGS. First of all
In the circuit of the embodiment, as shown in FIG.
And V 1, VTwo, VThreeAnd VFour(V1> VTwo> VThree>
VFour) Are set. Each of these
The threshold is appropriately selected by the selector 35, and the first,
Introduced to the reference input terminals (-) of the second comparators 36 and 37.
Have been. To the comparison input terminals (+) of the comparators 36 and 37
Is a signal input through the band-pass filter 10
You. 38 and 39 are hold circuits, which are comparators for a certain period.
Monitor the outputs of 36 and 37 and when the output changes to 1
Only the circuit that holds that value. In addition, hold
The outputs D1 and D0 of the circuits 38 and 39 are input to the logic circuit 340.
Is forced.

【0030】図9の状態遷移図における各状態A、B、
Cと、セレクタ35でのしきい値電圧V1 、V2
3 、V4 の選択状態との関係を、図10(a)に示
す。また、ホールド回路38、39の出力D1、D0に
おける1、0の組み合わせと、その組み合わせによって
判定される入力信号の振幅の状態、およびその状態での
利得変更量を、図10(b)に示す。
Each of the states A, B,
C, and the threshold voltages V 1 , V 2 ,
FIG. 10A shows the relationship between V 3 and V 4 and the selected state. FIG. 10B shows a combination of 1 and 0 in the outputs D1 and D0 of the hold circuits 38 and 39, a state of the amplitude of the input signal determined by the combination, and a gain change amount in the state. .

【0031】図8に示す回路において、比較器36、3
7の比較入力端子がセレクタ35を介してしきい値V3
およびV4 と接続されている、即ち状態Aが選択されて
いる場合では、エネルギー検出ブロック30に入力され
る信号の振幅がしきい値V4未満であると、D1、D0
は共に0となる。従って、図10(b)の判定情報に基
づいて、論理回路340は入力信号の振幅がその状態A
よりも“下”にあると判定し、利得の変更量Gaで利得
を上げ、信号の振幅を拡大する。
In the circuit shown in FIG.
7 is connected to the threshold V 3 via the selector 35.
And V 4 and are connected, that is, if the state A is selected, the amplitude of the signal input to the energy detection block 30 is less than the threshold V 4, D1, D0
Are both 0. Therefore, based on the determination information of FIG. 10B, the logic circuit 340 determines that the amplitude of the input signal is in the state A.
Is determined to be “below”, the gain is increased by the gain change amount Ga, and the signal amplitude is expanded.

【0032】一方エネルギー検出ブロック30に入力さ
れる信号の振幅がしきい値V4 以上V3 未満の場合はD
1は0、D0は1となり、図10(b)の判定情報に基
づいて、論理回路340は入力信号の振幅が状態Aと状
態Bの“中間”にあると判定し、利得の変更量を+Gb
(<Ga)として利得を変更しながら、しきい値を状態
Bに対応するものに変えることにより、状態をAからB
に変更する。
On the other hand if the amplitude of the signal input to the energy detection block 30 is less than the threshold value V 4 higher V 3 D
1 is 0 and D0 is 1. Based on the determination information in FIG. 10B, the logic circuit 340 determines that the amplitude of the input signal is “middle” between the state A and the state B, and determines the amount of change in the gain. + Gb
By changing the threshold value to one corresponding to the state B while changing the gain as (<Ga), the state is changed from A to B
Change to

【0033】更に、エネルギー検出ブロック30に入力
される信号の振幅がしきい値V3 以上である場合は、利
得を変えずに(変更量=0)、しきい値のみを変更して
状態をAからBに変える。以下、状態B、状態Cの場合
も、図9の状態遷移図、図10(b)の判定情報に従っ
て、状態および利得が変更される。なお状態および利得
が変更されると、回路340はホールド回路38、39
を“0”にリセットする。
Furthermore, if the amplitude of the signal input to the energy detection block 30 is the threshold value V 3 or more, without changing the gain (amount of change = 0), a state change only the threshold Change from A to B. Hereinafter, also in the state B and the state C, the state and the gain are changed according to the state transition diagram of FIG. 9 and the determination information of FIG. 10B. When the state and the gain are changed, the circuit 340 becomes the hold circuits 38 and 39.
Is reset to “0”.

【0034】以上の様にして、エネルギー検出ブロック
30における検出量に依存して大小2種類の利得変更量
を適宜選択することにより、効率の良い利得制御が可能
となる。なお、図3に示す基本構成を有する本発明の信
号処理装置100aは、図11に示す様に、実際の使用
状態ではその複数段をカスケード接続して一個のLSI
100中に組み込むことも可能である。またさらに、図
12に示す様に本発明の信号処理装置100を一個のL
SIとして携帯電話の受信機110内に組み込むことに
よって、容積の小さな携帯電話を実現することが可能で
ある。
As described above, efficient gain control can be achieved by appropriately selecting two types of gain change amounts, large and small, depending on the detection amount in the energy detection block 30. As shown in FIG. 11, the signal processing apparatus 100a of the present invention having the basic configuration shown in FIG.
It is also possible to incorporate them into the 100. Further, as shown in FIG. 12, the signal processing device 100 of the present invention is
By incorporating the SI into the mobile phone receiver 110, a mobile phone with a small volume can be realized.

【0035】[0035]

【発明の効果】以上に実施例を上げて述べたように、本
発明では、自動利得制御回路を備えた信号処理装置にお
いて、信号処理ブロックの前段に利得制御ブロックを配
置し、かつこの信号処理ブロックの出力端子から検出し
た信号に対して利得制御を行うので、自動利得制御を受
ける信号中では、入力波中に含まれる妨害波は十分に減
衰している。従って、信号処理ブロックを自動利得制御
回路の後段に配置した従来の信号処理装置の様に、処理
すべき信号中に妨害波による信号歪みが含まれることは
ない。また信号処理ブロックが利得制御ブロックとエネ
ルギー検出ブロック間に配置されているので、信号処理
ブロックのダイナミックレンジが小さくても、装置全体
のダイナミックレンジを大きく取ることができる。従っ
て本発明の装置は、LSI中に組み込んだ場合にその効
果が大きい。
As described above with reference to the embodiments, according to the present invention, in a signal processing device provided with an automatic gain control circuit, a gain control block is arranged before a signal processing block, and the signal processing Since the gain control is performed on the signal detected from the output terminal of the block, the interference wave included in the input wave is sufficiently attenuated in the signal subjected to the automatic gain control. Therefore, unlike a conventional signal processing device in which a signal processing block is arranged at a subsequent stage of an automatic gain control circuit, a signal to be processed does not include signal distortion due to an interference wave. Further, since the signal processing block is arranged between the gain control block and the energy detection block, the dynamic range of the entire apparatus can be increased even if the dynamic range of the signal processing block is small. Therefore, the effect of the device of the present invention is great when incorporated in an LSI.

【図面の簡単な説明】[Brief description of the drawings]

【図1】AGC回路を含む従来の信号処理装置のブロッ
ク図。
FIG. 1 is a block diagram of a conventional signal processing device including an AGC circuit.

【図2】図1の装置をLSI中に組み込むための、改良
された構成を有する信号処理装置のブロック図。
FIG. 2 is a block diagram of a signal processing device having an improved configuration for incorporating the device of FIG. 1 into an LSI.

【図3】本発明の信号処理装置の原理的構成を示すブロ
ック図。
FIG. 3 is a block diagram showing a basic configuration of a signal processing device according to the present invention.

【図4】本発明の信号処理回路の第1の実施例を示すブ
ロック図。
FIG. 4 is a block diagram showing a first embodiment of the signal processing circuit of the present invention.

【図5】図4に示す装置の動作説明に供する図。FIG. 5 is a diagram for explaining the operation of the device shown in FIG. 4;

【図6】図4に示す装置の動作説明のためのフローチャ
ート。
FIG. 6 is a flowchart for explaining the operation of the apparatus shown in FIG. 4;

【図7】図4に示す装置の動作説明のためのタイミング
図。
FIG. 7 is a timing chart for explaining the operation of the device shown in FIG. 4;

【図8】本発明の第2の実施例にかかるエネルギー検出
ブロックの回路構成を示す図。
FIG. 8 is a diagram showing a circuit configuration of an energy detection block according to a second embodiment of the present invention.

【図9】図8に示す回路の動作説明に供する状態遷移
図。
FIG. 9 is a state transition diagram for explaining the operation of the circuit shown in FIG. 8;

【図10】図8に示す回路の動作説明に供する図。FIG. 10 is a diagram provided for describing the operation of the circuit illustrated in FIG. 8;

【図11】図3に示す信号処理装置をカスケード接続し
LSI中に組み込んだ装置を示す図。
11 is a diagram showing a device in which the signal processing devices shown in FIG. 3 are cascaded and incorporated in an LSI.

【図12】本発明の信号処理装置を、携帯電話の受信機
内に組み込んだ状態を示す図。
FIG. 12 is a diagram showing a state where the signal processing device of the present invention is incorporated in a receiver of a mobile phone.

【符号の説明】[Explanation of symbols]

1、10、11…バンドパスフィルタ 2、20…利得制御ブロック 3、30、300…エネルギー検出ブロック 4…AGC回路 5、50…入力端子 6、60、60’…出力端子 21…第1の電子ボリューム 22…第2の電子ボリューム 31…エネルギー検出回路 32、33、36、37…比較器 34、340…論理回路 35…セレクタ 100、101…LSI 1, 10, 11 band-pass filter 2, 20 gain control block 3, 30, 300 energy detection block 4, AGC circuit 5, 50 input terminal 6, 60, 60 'output terminal 21, first electron Volume 22 Second electronic volume 31 Energy detection circuit 32, 33, 36, 37 Comparator 34, 340 Logic circuit 35 Selector 100, 101 LSI

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大石 和明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5J029 AA01 BA05 CA01 CA03 CA07 CA09 CA13 EA02 FA02 5J030 BA03 BB04 BC02 BC03 BC07 BC08 BC10  ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Kazuaki Oishi 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term in Fujitsu Limited (reference) 5J029 AA01 BA05 CA01 CA03 CA07 CA09 CA13 EA02 FA02 5J030 BA03 BB04 BC02 BC03 BC07 BC08 BC10

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 入力信号の利得を制御する第1の利得制
御ブロックと、該利得制御ブロックの後段に設けた信号
処理ブロックと、該信号処理ブロックの出力信号のエネ
ルギーを検出しその検出量に依存して前記利得制御ブロ
ックの利得変更量を自動制御するエネルギー検出ブロッ
クとを具備する、信号処理装置。
1. A first gain control block for controlling a gain of an input signal, a signal processing block provided at a stage subsequent to the gain control block, and an energy of an output signal of the signal processing block is detected, and the detected amount is determined. An energy detection block for automatically controlling a gain change amount of the gain control block.
【請求項2】 前記信号処理ブロックは、バンドパスフ
ィルタ、ロウパスフィルタまたはハイパスフィルタの何
れかである、請求項1に記載の信号処理装置。
2. The signal processing device according to claim 1, wherein the signal processing block is one of a band-pass filter, a low-pass filter, and a high-pass filter.
【請求項3】 前記信号処理ブロックと前記エネルギー
検出ブロックの間に第2の利得制御ブロックを設けたこ
とを特徴とする、請求項1または2に記載の信号処理装
置。
3. The signal processing device according to claim 1, wherein a second gain control block is provided between the signal processing block and the energy detection block.
【請求項4】 前記エネルギー検出ブロックは、前記第
2の利得制御ブロックにおける制御量の積分値を演算し
た値によって、前記第1の利得制御ブロックの利得変更
量を制御することを特徴とする、請求項3に記載の信号
処理装置。
4. The energy detection block controls a gain change amount of the first gain control block according to a value obtained by calculating an integral value of a control amount in the second gain control block. The signal processing device according to claim 3.
【請求項5】 前記制御量の積分値の演算は、前記第2
の利得制御ブロックにおける複数回の利得制御における
制御量の平均値を取ることによって行われる、請求項4
に記載の信号処理装置。
5. The calculation of the integral value of the controlled variable is performed by the second
The gain control is performed by taking an average value of control amounts in a plurality of gain controls in the gain control block.
The signal processing device according to claim 1.
【請求項6】 前記第1、第2の利得制御ブロックの少
なくとも何れか一方は、デジタルコードで制御される電
子ボリュームであることを特徴とする、請求項1乃至5
の何れか1項に記載の信号処理装置。
6. The apparatus according to claim 1, wherein at least one of said first and second gain control blocks is an electronic volume controlled by a digital code.
The signal processing device according to claim 1.
【請求項7】 前記エネルギー検出ブロックは、前記信
号処理ブロック出力の振幅レベルに依存して少なくとも
2種類の利得変更量の何れかを選択して前記第1または
第1及び第2の利得制御ブロックの利得を制御すること
を特徴とする、請求項1乃至6の何れか1項に記載の信
号処理装置。
7. The first or first and second gain control blocks, wherein the energy detection block selects one of at least two types of gain change amounts depending on an amplitude level of an output of the signal processing block. The signal processing device according to claim 1, wherein a gain of the signal processing device is controlled.
【請求項8】 前記エネルギー検出ブロックは、前記信
号処理ブロック出力のピーク値を検出して前記第1また
は第1及び第2の利得制御ブロックの利得を制御するこ
とを特徴とする、請求項1乃至7の何れか1項に記載の
信号処理装置。
8. The energy detection block according to claim 1, wherein a peak value of an output of the signal processing block is detected to control a gain of the first or first and second gain control blocks. The signal processing device according to any one of claims 1 to 7.
【請求項9】 前記第1の利得制御ブロック、信号処理
ブロック、エネルギー検出ブロックは、複数段カスケー
ド接続されていることを特徴とする、請求項1乃至8に
記載の信号処理装置。
9. The signal processing apparatus according to claim 1, wherein the first gain control block, the signal processing block, and the energy detection block are cascade-connected in a plurality of stages.
【請求項10】 前記第1の利得制御ブロック、信号処
理ブロック、エネルギー検出ブロックは、1個のLSI
中に組み込まれていることを特徴とする、請求項1乃至
9の何れか1項に記載の信号処理装置。
10. The first gain control block, signal processing block, and energy detection block are one LSI
The signal processing device according to claim 1, wherein the signal processing device is incorporated therein.
【請求項11】 請求項1乃至9のいずれか1項に記載
の信号処理装置を組み込んだ携帯電話の受信装置。
11. A receiving device for a mobile phone, comprising the signal processing device according to claim 1.
JP10231510A 1998-08-18 1998-08-18 Signal processing device Pending JP2000068769A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10231510A JP2000068769A (en) 1998-08-18 1998-08-18 Signal processing device
TW088103213A TW420902B (en) 1998-08-18 1999-03-03 Signal processing unit
KR10-1999-0010203A KR100466484B1 (en) 1998-08-18 1999-03-25 Signal processig unit
FR9903722A FR2782583B1 (en) 1998-08-18 1999-03-25 SIGNAL PROCESSING UNIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10231510A JP2000068769A (en) 1998-08-18 1998-08-18 Signal processing device

Publications (1)

Publication Number Publication Date
JP2000068769A true JP2000068769A (en) 2000-03-03

Family

ID=16924628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231510A Pending JP2000068769A (en) 1998-08-18 1998-08-18 Signal processing device

Country Status (4)

Country Link
JP (1) JP2000068769A (en)
KR (1) KR100466484B1 (en)
FR (1) FR2782583B1 (en)
TW (1) TW420902B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033796A (en) * 2004-06-17 2006-02-02 Rohm Co Ltd Amplifying device with alc and electronic apparatus using it

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551688A (en) * 1984-05-23 1985-11-05 Rockwell International Corporation Delay compensated automatic gain control
JP2996170B2 (en) * 1996-03-21 1999-12-27 日本電気株式会社 Gain control circuit
GB2315621B (en) * 1996-07-20 2000-09-06 Roke Manor Research Improvements in or relating to receivers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033796A (en) * 2004-06-17 2006-02-02 Rohm Co Ltd Amplifying device with alc and electronic apparatus using it

Also Published As

Publication number Publication date
FR2782583B1 (en) 2005-08-19
KR20000016839A (en) 2000-03-25
FR2782583A1 (en) 2000-02-25
KR100466484B1 (en) 2005-01-15
TW420902B (en) 2001-02-01

Similar Documents

Publication Publication Date Title
US7046749B2 (en) Narrowband gain control of receiver with digital post filtering
RU2171007C2 (en) Level detector and method of detection of level of input signal
JPH05347522A (en) Automatic gain control circuit
WO2003047119A1 (en) Receiver for audio enhancement and method therefor
US6775336B1 (en) Receiver and gain control method of the same
JP2004523147A (en) Wireless receiver
US7215722B2 (en) Device for WLAN baseband processing with DC offset reduction
KR900019407A (en) Power saving circuit of wireless receiver and its control method
US6959170B2 (en) Communications receivers and methods therefor
KR100956667B1 (en) Digital Automatic Gain Control for Transceiver Devices
US20040087287A1 (en) Automatic gain control system
JP2004064196A (en) Slice circuit
JP2000068769A (en) Signal processing device
US6459397B1 (en) Saturation compensating analog to digital converter
CN1618221A (en) Fast settling data slicer comprising a low-pass filter with switchable cut-off frequency and a notch filter
JP3699026B2 (en) Radio receiver automatic gain control method and apparatus
JP4514545B2 (en) Noise detector, radio, and noise detection method
US11296740B2 (en) Automatic gain control for a receiver
JP4148813B2 (en) Reception circuit and mobile radio receiver using the same
EP0929150A1 (en) A method of and a circuit for automatic gain control (AGC)
JPH08288881A (en) Automatic gain control system
JP4052708B2 (en) DSP type receiver
CA2417012C (en) Dual speed squelch circuit and method
JP2003347953A (en) Receiver
JP3187261B2 (en) Filter circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050606

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050902