JP2000049260A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000049260A JP2000049260A JP21513898A JP21513898A JP2000049260A JP 2000049260 A JP2000049260 A JP 2000049260A JP 21513898 A JP21513898 A JP 21513898A JP 21513898 A JP21513898 A JP 21513898A JP 2000049260 A JP2000049260 A JP 2000049260A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- bonding
- electrode
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージであるＰＢＧＡにおいて、
トランスファモールド中の充填材に含まれる放射性物質
から発生するα線により、半導体チップの誤動作が発生
する。 【解決手段】 本発明では、半導体チップ上に、トラン
スファモールド中の充填材に含まれる放射性物質から発
生するα線の物質中の飛程以上の厚みを有する保護膜ま
たは樹脂膜を形成しており、α線による半導体チップの
誤動作が発生を防ぐことができる。
トランスファモールド中の充填材に含まれる放射性物質
から発生するα線により、半導体チップの誤動作が発生
する。 【解決手段】 本発明では、半導体チップ上に、トラン
スファモールド中の充填材に含まれる放射性物質から発
生するα線の物質中の飛程以上の厚みを有する保護膜ま
たは樹脂膜を形成しており、α線による半導体チップの
誤動作が発生を防ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は配線基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくはハンダバンプ
付き半導体装置およびその製造方法に関するものであ
る。
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくはハンダバンプ
付き半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子回路の高機能化にともなっ
て、多数の電極端子を有する半導体装置が開発されてい
る。その代表的なものとして、表面実装形多端子パッケ
ージであるプラスチック・ボールグリッドアレイ（Ｐｌ
ａｓｔｉｃ Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）（以下、
ＰＢＧＡと記載する。）がある。
て、多数の電極端子を有する半導体装置が開発されてい
る。その代表的なものとして、表面実装形多端子パッケ
ージであるプラスチック・ボールグリッドアレイ（Ｐｌ
ａｓｔｉｃ Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）（以下、
ＰＢＧＡと記載する。）がある。
【０００３】以下、図面を用いて従来の技術を説明す
る。図５は従来例のＰＢＧＡを示す断面図である。図５
に記載するように、上面側に半導体チップ１とワイヤボ
ンディングするための接続電極３を備え、下面側にハン
ダバンプ６を設けるためのパット電極４を備え、さら
に、樹脂基板２の中心部分の配線１５とパット電極４を
接続して半導体チップ１の発熱を放散させるためのサー
マルビアホール１６と、接続電極３とパット電極４を接
続するためのスルーホール１４と、配線１５を保護する
ためのレジスト５とを備える配線基板１８と、配線基板
１８の中心部分にダイボンド剤７で固定される半導体チ
ップ１と、半導体チップ１上の回路素子を保護するため
の保護膜１２と、半導体チップ１の電極と配線基板１８
の接続電極３とを、接続するためのボンディングワイヤ
８と、半導体チップ１とボンディングワイヤ８を封止す
るためのトランスファモールド９と、配線基板１８のパ
ット電極４上にハンダバンプ６とを有する構造となって
いる。
る。図５は従来例のＰＢＧＡを示す断面図である。図５
に記載するように、上面側に半導体チップ１とワイヤボ
ンディングするための接続電極３を備え、下面側にハン
ダバンプ６を設けるためのパット電極４を備え、さら
に、樹脂基板２の中心部分の配線１５とパット電極４を
接続して半導体チップ１の発熱を放散させるためのサー
マルビアホール１６と、接続電極３とパット電極４を接
続するためのスルーホール１４と、配線１５を保護する
ためのレジスト５とを備える配線基板１８と、配線基板
１８の中心部分にダイボンド剤７で固定される半導体チ
ップ１と、半導体チップ１上の回路素子を保護するため
の保護膜１２と、半導体チップ１の電極と配線基板１８
の接続電極３とを、接続するためのボンディングワイヤ
８と、半導体チップ１とボンディングワイヤ８を封止す
るためのトランスファモールド９と、配線基板１８のパ
ット電極４上にハンダバンプ６とを有する構造となって
いる。
【０００４】つぎにＰＢＧＡの製造方法を説明する。図
６から図９は、従来技術のＰＢＧＡの製造工程を示す断
面図である。
６から図９は、従来技術のＰＢＧＡの製造工程を示す断
面図である。
【０００５】図６に記載するように、樹脂基板２は四角
形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との、放熱のためのサーマルビア
ホール１６を切削ドリル加工によって設ける。スルーホ
ール１４とサーマルビアホール１６の壁面を含む基板面
を洗浄した後、樹脂基板２の全表面には、無電解銅メッ
キ層が設けられる。その銅メッキ層はスルーホール１４
とサーマルビアホール１６の内部にまで形成される。
形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との、放熱のためのサーマルビア
ホール１６を切削ドリル加工によって設ける。スルーホ
ール１４とサーマルビアホール１６の壁面を含む基板面
を洗浄した後、樹脂基板２の全表面には、無電解銅メッ
キ層が設けられる。その銅メッキ層はスルーホール１４
とサーマルビアホール１６の内部にまで形成される。
【０００６】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図７に記
載するように、樹脂基板２の上面側には、ワイヤーボン
ディング用の接続電極３を、下面側にはハンダバンプ６
を形成するためのパット電極４と、両面に配線１５が設
けられる。この接続電極を形成する行程をパターン化行
程と称する。なお樹脂基板２の中心部分の配線１５とパ
ット電極４は、サーマルビアホール１６を介して、また
レジストの開口部に当たる接続電極３とパット電極４は
スルーホール１４を介して接続される。
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図７に記
載するように、樹脂基板２の上面側には、ワイヤーボン
ディング用の接続電極３を、下面側にはハンダバンプ６
を形成するためのパット電極４と、両面に配線１５が設
けられる。この接続電極を形成する行程をパターン化行
程と称する。なお樹脂基板２の中心部分の配線１５とパ
ット電極４は、サーマルビアホール１６を介して、また
レジストの開口部に当たる接続電極３とパット電極４は
スルーホール１４を介して接続される。
【０００７】さらに図８に記載するように樹脂基板２の
両面にレジストをラミネートして、露光現像を行うこと
によりレジスト５を設け、接続電極３とパット電極４に
当たる部分にはレジスト５に開口部を設ける。この行程
をレジスト形成行程と称する。
両面にレジストをラミネートして、露光現像を行うこと
によりレジスト５を設け、接続電極３とパット電極４に
当たる部分にはレジスト５に開口部を設ける。この行程
をレジスト形成行程と称する。
【０００８】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が、下地メッキ層を設ける下地メッキ工程
である。
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が、下地メッキ層を設ける下地メッキ工程
である。
【０００９】つぎに下地メッキ層の上に、ボンディング
ワイヤー８と導通性の優れた、厚さ０．３μｍから０．
７μｍ程度の金メッキ層を設ける。図示していないが、
この工程が金メッキ層を形成する金メッキ工程である。
これで配線基板１８が完成する。
ワイヤー８と導通性の優れた、厚さ０．３μｍから０．
７μｍ程度の金メッキ層を設ける。図示していないが、
この工程が金メッキ層を形成する金メッキ工程である。
これで配線基板１８が完成する。
【００１０】つぎに図９に記載するように配線基板１８
の上面側の中心部上に、ダイボンド剤７を塗布し、その
上に半導体チップ１をのせ、ダイボンド剤７が硬化する
まで乾燥させることで半導体チップ１は配線基板１８上
に固定するダイボンド行程を経て、半導体チップ１の電
極と、配線基板１８上の接続電極３を、ボンディングワ
イヤ８で電気的に接続するワイヤボンド行程を行う。つ
ぎに半導体チップ１とボンディングワイヤ８は、トラン
スファモールド９で封止するトランスファモールド行程
を行う。
の上面側の中心部上に、ダイボンド剤７を塗布し、その
上に半導体チップ１をのせ、ダイボンド剤７が硬化する
まで乾燥させることで半導体チップ１は配線基板１８上
に固定するダイボンド行程を経て、半導体チップ１の電
極と、配線基板１８上の接続電極３を、ボンディングワ
イヤ８で電気的に接続するワイヤボンド行程を行う。つ
ぎに半導体チップ１とボンディングワイヤ８は、トラン
スファモールド９で封止するトランスファモールド行程
を行う。
【００１１】この時、半導体チップ１上には回路素子を
保護するための保護膜１２を形成し、ワイヤーボンディ
ングで接続する電極部分は保護膜１２を露光現像して開
口させておく。
保護するための保護膜１２を形成し、ワイヤーボンディ
ングで接続する電極部分は保護膜１２を露光現像して開
口させておく。
【００１２】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これでＰＢＧＡが完成する。
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これでＰＢＧＡが完成する。
【００１３】
【発明が解決しようとする課題】半導体パッケージであ
るＰＢＧＡにおいて、使用する封止樹脂９には熱膨張係
数を低下させる目的で充填材６が含有されている。充填
材６としてはＳｉＯ2 、炭酸カルシウムやアルミナなど
が使用されるが、その中にウランやトリウムなどの放射
性物質が含まれている。
るＰＢＧＡにおいて、使用する封止樹脂９には熱膨張係
数を低下させる目的で充填材６が含有されている。充填
材６としてはＳｉＯ2 、炭酸カルシウムやアルミナなど
が使用されるが、その中にウランやトリウムなどの放射
性物質が含まれている。
【００１４】放射性物質から発生するα線は、半導体チ
ップ１に組み込まれている記録回路素子の内容を書き換
えてしまう恐れがあり、封止樹脂９中の充填材６に含ま
れる放射性物質の量を少なくする必要がある。
ップ１に組み込まれている記録回路素子の内容を書き換
えてしまう恐れがあり、封止樹脂９中の充填材６に含ま
れる放射性物質の量を少なくする必要がある。
【００１５】しかし、充填材６中の放射性物質の量を少
なくするには工程や時間やコストがかかるため、精製さ
れていないものと比べ約３〜１０倍の値段になってしま
う。
なくするには工程や時間やコストがかかるため、精製さ
れていないものと比べ約３〜１０倍の値段になってしま
う。
【００１６】本発明の目的は、半導体パッケージである
ＰＢＧＡにおいて、放射性物質が含まれた安価な充填材
を使用した封止樹脂を用いても、放射性物質から発生す
る、α線の影響を受けない半導体装置の実装構造および
実装方法を提供することにある。
ＰＢＧＡにおいて、放射性物質が含まれた安価な充填材
を使用した封止樹脂を用いても、放射性物質から発生す
る、α線の影響を受けない半導体装置の実装構造および
実装方法を提供することにある。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。
【００１８】本発明の半導体装置は、上面側に半導体チ
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための、α線の物質
中の飛程以上の厚みを持つ保護膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを、
封止するためのトランスファモールドとを有することを
特徴としている。
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための、α線の物質
中の飛程以上の厚みを持つ保護膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを、
封止するためのトランスファモールドとを有することを
特徴としている。
【００１９】本発明の半導体装置は、上面側に半導体チ
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための保護膜と、主
に半導体チップ上の記録回路素子上にのみ、α線の物質
中の飛程以上の厚みを持つ樹脂膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを封
止するためのトランスファモールドとを有することを特
徴としている。
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための保護膜と、主
に半導体チップ上の記録回路素子上にのみ、α線の物質
中の飛程以上の厚みを持つ樹脂膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを封
止するためのトランスファモールドとを有することを特
徴としている。
【００２０】本発明の半導体装置の製造方法は、樹脂基
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上にα線の物質中の飛程以上の厚みを有する保護
膜を配置し、電極部分を開口する保護膜形成工程と、配
線基板上に半導体チップを固定するダイボンド工程と、
固定された半導体チップの電極と配線基板の接続電極を
ボンディングワイヤで接続するワイヤボンド工程と、配
線基板上に固定された半導体チップと、この半導体チッ
プと配線基板上の接続電極とを接続するボンディングワ
イヤを樹脂で封止するトランスファモールド工程とを有
することを特徴としている。
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上にα線の物質中の飛程以上の厚みを有する保護
膜を配置し、電極部分を開口する保護膜形成工程と、配
線基板上に半導体チップを固定するダイボンド工程と、
固定された半導体チップの電極と配線基板の接続電極を
ボンディングワイヤで接続するワイヤボンド工程と、配
線基板上に固定された半導体チップと、この半導体チッ
プと配線基板上の接続電極とを接続するボンディングワ
イヤを樹脂で封止するトランスファモールド工程とを有
することを特徴としている。
【００２１】本発明の半導体装置の製造方法は、樹脂基
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上に保護膜を配置し、電極部分を開口する保護膜
形成工程と、主に半導体チップ上の記録回路素子にα線
の物質中の飛程以上の厚みを有する樹脂膜を形成する樹
脂膜形成工程と、配線基板上に半導体チップを固定する
ダイボンド工程と、固定された半導体チップの電極と配
線基板の接続電極をボンディングワイヤで接続するワイ
ヤボンド工程と、配線基板上に固定された半導体チップ
と、この半導体チップと配線基板上の接続電極とを接続
するボンディングワイヤを樹脂で封止するトランスファ
モールド工程とを有することを特徴としている。
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上に保護膜を配置し、電極部分を開口する保護膜
形成工程と、主に半導体チップ上の記録回路素子にα線
の物質中の飛程以上の厚みを有する樹脂膜を形成する樹
脂膜形成工程と、配線基板上に半導体チップを固定する
ダイボンド工程と、固定された半導体チップの電極と配
線基板の接続電極をボンディングワイヤで接続するワイ
ヤボンド工程と、配線基板上に固定された半導体チップ
と、この半導体チップと配線基板上の接続電極とを接続
するボンディングワイヤを樹脂で封止するトランスファ
モールド工程とを有することを特徴としている。
【００２２】
【発明の実施の形態】封止樹脂に含まれる放射性物質か
ら発生するα線の有機物中の飛程を調べるため、下記に
示す試料にてα線量を測定した。
ら発生するα線の有機物中の飛程を調べるため、下記に
示す試料にてα線量を測定した。
【００２３】測定試料は主剤としてビスフェノールＦ型
エポキシを１００重量部、硬化剤として無水メチルテト
ラヒドロフタル酸を９８重量部、硬化促進剤として、１
−シアノエチル−２−エチル−４−メチルイミダゾール
を１重量部添加した接着剤に対し、９０重量％充填材を
含有したものを４０μｍの厚みで塗布および熱処理によ
り形成し、その上に半導体チップの保護膜となるポリイ
ミドを、０〜４０μｍまで１０μｍ間隔で塗布および熱
処理により形成し、そのときのα線量を測定した。
エポキシを１００重量部、硬化剤として無水メチルテト
ラヒドロフタル酸を９８重量部、硬化促進剤として、１
−シアノエチル−２−エチル−４−メチルイミダゾール
を１重量部添加した接着剤に対し、９０重量％充填材を
含有したものを４０μｍの厚みで塗布および熱処理によ
り形成し、その上に半導体チップの保護膜となるポリイ
ミドを、０〜４０μｍまで１０μｍ間隔で塗布および熱
処理により形成し、そのときのα線量を測定した。
【００２４】この時使用した充填材６中に含まれる放射
性物質量は、ウランが５０ｎｇ／ｇ、トリウムが１７０
ｎｇ／ｇのものを使用した。
性物質量は、ウランが５０ｎｇ／ｇ、トリウムが１７０
ｎｇ／ｇのものを使用した。
【００２５】α線量を測定した結果、表１に示すような
結果となった。充填材が存在する層上に設けた保護膜の
厚みが厚くなるほどα線は検出されず、この時使用した
接着剤では３０μｍ以上の厚みがあればα線が検出され
ない結果となった。
結果となった。充填材が存在する層上に設けた保護膜の
厚みが厚くなるほどα線は検出されず、この時使用した
接着剤では３０μｍ以上の厚みがあればα線が検出され
ない結果となった。
【００２６】
【表１】
【００２７】このことから、半導体パッケージであるＰ
ＢＧＡにおいて、トランスファモールド中の充填材に含
まれる放射性物質から発生する、α線の物質中の飛程以
上の厚みを有する保護膜または樹脂膜を、半導体チップ
上に形成しておくことで、トランスファモールド中の充
填材に含まれる放射性物質から発生するα線による、半
導体チップに対する影響が無くなり、誤動作が発生しな
くなる。
ＢＧＡにおいて、トランスファモールド中の充填材に含
まれる放射性物質から発生する、α線の物質中の飛程以
上の厚みを有する保護膜または樹脂膜を、半導体チップ
上に形成しておくことで、トランスファモールド中の充
填材に含まれる放射性物質から発生するα線による、半
導体チップに対する影響が無くなり、誤動作が発生しな
くなる。
【００２８】
【実施例】以下、図面を用いて、本発明の実施の形態を
実施例により、本発明の半導体装置およびその製造方法
について説明する。
実施例により、本発明の半導体装置およびその製造方法
について説明する。
【００２９】図１は本発明の第一の実施例であるＰＢＧ
Ａを示す断面図である。図１に記載するように、上面側
に半導体チップ１とワイヤボンディングするための接続
電極３を備え、下面側にハンダバンプ６を設けるための
パット電極４を備え、さらに、樹脂基板２の中心部分の
配線１５とパット電極４とを接続して、半導体チップ１
の発熱を放散させるためのサーマルビアホール１６と、
接続電極３とパット電極４を接続するためのスルーホー
ル１４と、配線１５を保護するためのレジスト５とを備
える配線基板１８と、配線基板１８の中心部分上にダイ
ボンド剤７で固定される半導体チップ１と、半導体チッ
プ１上の回路素子を保護するためのトランスファモール
ド９中の、充填材に含まれる放射性物質から発生するα
線の物質中の飛程以上の厚みを有する保護膜１２と、半
導体チップ１の電極と配線基板１８の接続電極３を接続
するためのボンディングワイヤ８と、主にボンディング
ワイヤを覆う絶縁樹脂１０と、半導体チップ１とボンデ
ィングワイヤ８を封止するためのトランスファモールド
９と、配線基板１８のパット電極４上にハンダバンプ６
とを有する構造となっている。
Ａを示す断面図である。図１に記載するように、上面側
に半導体チップ１とワイヤボンディングするための接続
電極３を備え、下面側にハンダバンプ６を設けるための
パット電極４を備え、さらに、樹脂基板２の中心部分の
配線１５とパット電極４とを接続して、半導体チップ１
の発熱を放散させるためのサーマルビアホール１６と、
接続電極３とパット電極４を接続するためのスルーホー
ル１４と、配線１５を保護するためのレジスト５とを備
える配線基板１８と、配線基板１８の中心部分上にダイ
ボンド剤７で固定される半導体チップ１と、半導体チッ
プ１上の回路素子を保護するためのトランスファモール
ド９中の、充填材に含まれる放射性物質から発生するα
線の物質中の飛程以上の厚みを有する保護膜１２と、半
導体チップ１の電極と配線基板１８の接続電極３を接続
するためのボンディングワイヤ８と、主にボンディング
ワイヤを覆う絶縁樹脂１０と、半導体チップ１とボンデ
ィングワイヤ８を封止するためのトランスファモールド
９と、配線基板１８のパット電極４上にハンダバンプ６
とを有する構造となっている。
【００３０】つぎに第一の実施例における半導体装置の
製造方法を説明する。配線基板は従来の方法で製造でき
る。図２に記載するように、上記に記載した方法で形成
した配線基板１８上面側の中心部分の上に、ダイボンド
剤７を塗布し、その上に半導体チップ１をのせ、ダイボ
ンド剤７が硬化するまで乾燥させ、半導体チップ１を配
線基板１８上に固定するダイボンド行程後、半導体チッ
プ１の電極と、配線基板１８上の接続電極３をボンディ
ングワイヤ８で電気的に接続するワイヤボンド行程を行
う。
製造方法を説明する。配線基板は従来の方法で製造でき
る。図２に記載するように、上記に記載した方法で形成
した配線基板１８上面側の中心部分の上に、ダイボンド
剤７を塗布し、その上に半導体チップ１をのせ、ダイボ
ンド剤７が硬化するまで乾燥させ、半導体チップ１を配
線基板１８上に固定するダイボンド行程後、半導体チッ
プ１の電極と、配線基板１８上の接続電極３をボンディ
ングワイヤ８で電気的に接続するワイヤボンド行程を行
う。
【００３１】その後、半導体チップ１とボンディングワ
イヤ８は、トランスファモールド９で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ１は図２に記載するように、回路素子を保護するため
の保護膜１２を保護膜形成行程を経て形成してあり、そ
の厚みはトランスファモールド９中の、充填材に含まれ
る放射性物質から発生するα線の物質中の飛程以上であ
り、ワイヤボンディングで接続する端子部分の保護膜１
２を露光現像により開口させている。
イヤ８は、トランスファモールド９で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ１は図２に記載するように、回路素子を保護するため
の保護膜１２を保護膜形成行程を経て形成してあり、そ
の厚みはトランスファモールド９中の、充填材に含まれ
る放射性物質から発生するα線の物質中の飛程以上であ
り、ワイヤボンディングで接続する端子部分の保護膜１
２を露光現像により開口させている。
【００３２】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
【００３３】図３は本発明の第二の実施例であるＰＢＧ
Ａを示す断面図である。図３に記載するように、上面側
に半導体チップ１とワイヤボンディングするための接続
電極３を備え、下面側にハンダバンプ６を設けるための
パット電極４を備え、さらに、樹脂基板２の中心部分の
配線１５とパット電極４とを接続して、半導体チップ１
の発熱を放散させるためのサーマルビアホール１６と、
接続電極３とパット電極４を接続するためのスルーホー
ル１４と、配線１５を保護するためのレジスト５とを備
える配線基板１８と、配線基板１８の中心部分上にダイ
ボンド剤７で固定される半導体チップ１と、半導体チッ
プ１上の回路素子を保護するための保護膜１２と、主に
半導体チップ上の記録回路素子２０上に配置されたα線
の物質中の飛程以上の厚みを持つ樹脂膜１９と、半導体
チップ１の電極と配線基板１８の接続電極３を接続する
ためのボンディングワイヤ８と、主にボンディングワイ
ヤを覆う絶縁樹脂１０と、半導体チップ１とボンディン
グワイヤ８を封止するためのトランスファモールド９
と、配線基板１８のパット電極４上にハンダバンプ６と
を有する構造となっている。
Ａを示す断面図である。図３に記載するように、上面側
に半導体チップ１とワイヤボンディングするための接続
電極３を備え、下面側にハンダバンプ６を設けるための
パット電極４を備え、さらに、樹脂基板２の中心部分の
配線１５とパット電極４とを接続して、半導体チップ１
の発熱を放散させるためのサーマルビアホール１６と、
接続電極３とパット電極４を接続するためのスルーホー
ル１４と、配線１５を保護するためのレジスト５とを備
える配線基板１８と、配線基板１８の中心部分上にダイ
ボンド剤７で固定される半導体チップ１と、半導体チッ
プ１上の回路素子を保護するための保護膜１２と、主に
半導体チップ上の記録回路素子２０上に配置されたα線
の物質中の飛程以上の厚みを持つ樹脂膜１９と、半導体
チップ１の電極と配線基板１８の接続電極３を接続する
ためのボンディングワイヤ８と、主にボンディングワイ
ヤを覆う絶縁樹脂１０と、半導体チップ１とボンディン
グワイヤ８を封止するためのトランスファモールド９
と、配線基板１８のパット電極４上にハンダバンプ６と
を有する構造となっている。
【００３４】つぎに第二の実施例における半導体装置の
製造方法を説明する。配線基板は従来の方法で製造でき
る。
製造方法を説明する。配線基板は従来の方法で製造でき
る。
【００３５】図４に記載するように、上記に記載した方
法で形成した配線基板１８上面側の中心部分の上に、ダ
イボンド剤７を塗布し、その上に半導体チップ１をの
せ、ダイボンド剤７が硬化するまで乾燥させ、半導体チ
ップ１を配線基板１８上に固定するダイボンド行程後、
半導体チップ１の電極と、配線基板１８上の接続電極３
をボンディングワイヤ８で電気的に接続するワイヤボン
ド行程を行う。
法で形成した配線基板１８上面側の中心部分の上に、ダ
イボンド剤７を塗布し、その上に半導体チップ１をの
せ、ダイボンド剤７が硬化するまで乾燥させ、半導体チ
ップ１を配線基板１８上に固定するダイボンド行程後、
半導体チップ１の電極と、配線基板１８上の接続電極３
をボンディングワイヤ８で電気的に接続するワイヤボン
ド行程を行う。
【００３６】その後、半導体チップ１とボンディングワ
イヤ８は、トランスファモールド９で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ１は図４に記載するように、回路素子を保護するため
の保護膜１２を保護膜形成行程で形成してあり、ワイヤ
ボンディングで接続する端子部分の保護膜１２を露光現
像により開口させ、その保護膜１２上の主に回路素子中
の記録回路素子２０上にトランスファモールド９中の充
填材に含まれる放射線物質から発生するα線の物質中の
飛程以上の厚みを有する樹脂膜１９を露光現像による樹
脂膜形成行程を経て、形成している。
イヤ８は、トランスファモールド９で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ１は図４に記載するように、回路素子を保護するため
の保護膜１２を保護膜形成行程で形成してあり、ワイヤ
ボンディングで接続する端子部分の保護膜１２を露光現
像により開口させ、その保護膜１２上の主に回路素子中
の記録回路素子２０上にトランスファモールド９中の充
填材に含まれる放射線物質から発生するα線の物質中の
飛程以上の厚みを有する樹脂膜１９を露光現像による樹
脂膜形成行程を経て、形成している。
【００３７】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
【００３８】
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置およびその製造方法では、半導体チッ
プ上に、トランスファモールド中の充填材に含まれる放
射性物質から発生するα線の物質中の飛程以上の厚みを
有する保護膜もしくは樹脂膜を形成しており、α線によ
る半導体チップの誤動作が発生しなくなる。また、放射
性物質の含まれた安価な充填材を使用することができ、
コストダウンが可能となる。
おける半導体装置およびその製造方法では、半導体チッ
プ上に、トランスファモールド中の充填材に含まれる放
射性物質から発生するα線の物質中の飛程以上の厚みを
有する保護膜もしくは樹脂膜を形成しており、α線によ
る半導体チップの誤動作が発生しなくなる。また、放射
性物質の含まれた安価な充填材を使用することができ、
コストダウンが可能となる。
【図１】本発明の第一の実施例における半導体装置を示
す断面図である。
す断面図である。
【図２】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。
成するための製造方法を示す断面図である。
【図３】本発明の第二実施例における半導体装置を示す
断面図である。
断面図である。
【図４】本発明の第二の実施例における半導体装置を形
成するための製造方法を示す断面図である。
成するための製造方法を示す断面図である。
【図５】従来例における半導体装置を示す断面図であ
る。
る。
【図６】従来例における半導体装置を形成するための製
造方法を示す断面図である。
造方法を示す断面図である。
【図７】従来例における半導体装置を形成するための製
造方法を示す断面図である。
造方法を示す断面図である。
【図８】従来例における半導体装置を形成するための製
造方法を示す断面図である。
造方法を示す断面図である。
【図９】従来例における半導体装置を形成するための製
造方法を示す断面図である。
造方法を示す断面図である。
１ 半導体チップ ２ 樹脂基板 ３ 接続電極 ４ パット電極 ５ レジスト ６ ハンダバンプ ７ ダイボンド剤 ８ ボンディングワイヤ ９ トランスファモールド １２ 保護膜 １４ スルーホール １５ 配線 １６ サーマルビアホール １７ 銅箔 １８ 配線基板 １９ 樹脂膜 ２０ 記録回路素子
Claims (4)
- 【請求項１】 上面側に半導体チップとワイヤボンディ
ングするための電極を備える配線基板と、配線基板上に
固定される半導体チップと、半導体チップ上にはα線の
物質中の飛程以上の厚みを持つ保護膜と、半導体チップ
の電極と配線基板の接続電極とを接続するためのボンデ
ィングワイヤと、半導体チップとボンディングワイヤと
を封止するためのトランスファモールドとを有すること
を特徴とする半導体装置。 - 【請求項２】 上面側に半導体チップとワイヤボンディ
ングするための電極を備える配線基板と、配線基板上に
固定される半導体チップと、半導体チップ上には保護膜
と、主に半導体チップ上の記録回路素子上にのみα線の
物質中の飛程以上の厚みを持つ樹脂膜と、半導体チップ
の電極と配線基板の接続電極とを接続するためのボンデ
ィングワイヤと、半導体チップとボンディングワイヤと
を封止するためのトランスファモールドとを有すること
を特徴とする半導体装置。 - 【請求項３】 半導体チップ上にα線の物質中の飛程以
上の厚みを有する保護膜を配置し、電極部分を開口する
保護膜形成工程と、配線基板上に半導体チップを固定
し、固定された半導体チップの電極と配線基板の接続電
極とをボンディングワイヤで接続するワイヤボンド工程
と、配線基板上に固定された半導体チップと、この半導
体チップと配線基板上の接続電極とを接続するボンディ
ングワイヤを樹脂で封止するトランスファモールド工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体チップ上に保護膜を配置し、電極
部分を開口する保護膜形成工程と、主に半導体チップ上
の記録回路素子にα線の物質中の飛程以上の厚みを有す
る樹脂膜を形成する樹脂膜形成工程と、配線基板上に半
導体チップを固定し、固定された半導体チップの電極と
配線基板の接続電極をボンディングワイヤで接続するワ
イヤボンド工程と、配線基板上に固定された半導体チッ
プと、この半導体チップと配線基板上の接続電極とを接
続するボンディングワイヤを樹脂で封止するトランスフ
ァモールド工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21513898A JP2000049260A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21513898A JP2000049260A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049260A true JP2000049260A (ja) | 2000-02-18 |
Family
ID=16667337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21513898A Pending JP2000049260A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049260A (ja) |
-
1998
- 1998-07-30 JP JP21513898A patent/JP2000049260A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138724B2 (en) | Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask | |
| US5969426A (en) | Substrateless resin encapsulated semiconductor device | |
| RU2146067C1 (ru) | Органический кристаллодержатель для интегральных схем с проволочными соединениями | |
| KR100593049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3416737B2 (ja) | 半導体パッケージの製造方法 | |
| US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| KR100302537B1 (ko) | 반도체장치 | |
| US7872360B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| WO1998056041A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JPS59171130A (ja) | 重合体回路基板の製造方法 | |
| US6690086B2 (en) | Apparatus and method for reducing interposer compression during molding process | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP4015787B2 (ja) | 半導体装置の製造方法 | |
| JP3388369B2 (ja) | 半導体パッケージ装置 | |
| US20070114647A1 (en) | Carrier board structure with semiconductor chip embedded therein | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JP2000049260A (ja) | 半導体装置およびその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JP2970548B2 (ja) | 半導体装置 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| JPH09205164A (ja) | 半導体チップパッケージ及びその製造方法 | |
| KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |