JP2000049260A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2000049260A JP2000049260A JP21513898A JP21513898A JP2000049260A JP 2000049260 A JP2000049260 A JP 2000049260A JP 21513898 A JP21513898 A JP 21513898A JP 21513898 A JP21513898 A JP 21513898A JP 2000049260 A JP2000049260 A JP 2000049260A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- bonding
- electrode
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージであるPBGAにおいて、
トランスファモールド中の充填材に含まれる放射性物質
から発生するα線により、半導体チップの誤動作が発生
する。
【解決手段】 本発明では、半導体チップ上に、トラン
スファモールド中の充填材に含まれる放射性物質から発
生するα線の物質中の飛程以上の厚みを有する保護膜ま
たは樹脂膜を形成しており、α線による半導体チップの
誤動作が発生を防ぐことができる。
(57) [Summary] [PROBLEMS] In a PBGA which is a semiconductor package,
The α-rays generated from the radioactive substance contained in the filler in the transfer mold cause malfunction of the semiconductor chip. According to the present invention, a protective film or a resin film having a thickness equal to or greater than a range in an α-ray substance generated from a radioactive substance contained in a filler in a transfer mold is formed on a semiconductor chip. In addition, malfunction of the semiconductor chip due to α rays can be prevented.
Description
【0001】[0001]
【発明の属する技術分野】本発明は配線基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくはハンダバンプ
付き半導体装置およびその製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor chip mounted on a wiring board and sealing the semiconductor chip with a resin, and more particularly to a semiconductor device with solder bumps and a method of manufacturing the same. .
【0002】[0002]
【従来の技術】近年、電子回路の高機能化にともなっ
て、多数の電極端子を有する半導体装置が開発されてい
る。その代表的なものとして、表面実装形多端子パッケ
ージであるプラスチック・ボールグリッドアレイ(Pl
astic Ball GridArray)(以下、
PBGAと記載する。)がある。2. Description of the Related Art In recent years, semiconductor devices having a large number of electrode terminals have been developed as electronic circuits become more sophisticated. A typical example is a plastic ball grid array (Pl) which is a surface mount type multi-terminal package.
asic Ball GridArray)
Described as PBGA. ).
【0003】以下、図面を用いて従来の技術を説明す
る。図5は従来例のPBGAを示す断面図である。図5
に記載するように、上面側に半導体チップ1とワイヤボ
ンディングするための接続電極3を備え、下面側にハン
ダバンプ6を設けるためのパット電極4を備え、さら
に、樹脂基板2の中心部分の配線15とパット電極4を
接続して半導体チップ1の発熱を放散させるためのサー
マルビアホール16と、接続電極3とパット電極4を接
続するためのスルーホール14と、配線15を保護する
ためのレジスト5とを備える配線基板18と、配線基板
18の中心部分にダイボンド剤7で固定される半導体チ
ップ1と、半導体チップ1上の回路素子を保護するため
の保護膜12と、半導体チップ1の電極と配線基板18
の接続電極3とを、接続するためのボンディングワイヤ
8と、半導体チップ1とボンディングワイヤ8を封止す
るためのトランスファモールド9と、配線基板18のパ
ット電極4上にハンダバンプ6とを有する構造となって
いる。[0003] A conventional technique will be described below with reference to the drawings. FIG. 5 is a cross-sectional view showing a conventional PBGA. FIG.
As described in the above, a connection electrode 3 for wire bonding with the semiconductor chip 1 is provided on the upper surface side, a pad electrode 4 for providing a solder bump 6 on the lower surface side, and a wiring 15 at the center of the resin substrate 2 is provided. Thermal via holes 16 for connecting the semiconductor chip 1 to the pad electrodes 4 to dissipate heat, through holes 14 for connecting the connection electrodes 3 and the pad electrodes 4, and resists 5 for protecting the wiring 15. , A semiconductor chip 1 fixed to a central portion of the wiring substrate 18 with a die bonding agent 7, a protective film 12 for protecting circuit elements on the semiconductor chip 1, electrodes of the semiconductor chip 1, and wiring Substrate 18
A structure including bonding wires 8 for connecting the connection electrodes 3 to each other, transfer molds 9 for sealing the semiconductor chips 1 and the bonding wires 8, and solder bumps 6 on the pad electrodes 4 of the wiring board 18. Has become.
【0004】つぎにPBGAの製造方法を説明する。図
6から図9は、従来技術のPBGAの製造工程を示す断
面図である。Next, a method of manufacturing a PBGA will be described. 6 to 9 are cross-sectional views showing a manufacturing process of a conventional PBGA.
【0005】図6に記載するように、樹脂基板2は四角
形で板厚が0.2mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ18μm程度の銅箔17が設け
られている。その樹脂基板2には、複数のスルーホール
14と半導体チップ1との、放熱のためのサーマルビア
ホール16を切削ドリル加工によって設ける。スルーホ
ール14とサーマルビアホール16の壁面を含む基板面
を洗浄した後、樹脂基板2の全表面には、無電解銅メッ
キ層が設けられる。その銅メッキ層はスルーホール14
とサーマルビアホール16の内部にまで形成される。As shown in FIG. 6, a resin substrate 2 is made of a glass epoxy resin having a rectangular shape and a thickness of about 0.2 mm, and a copper foil 17 having a thickness of about 18 μm is provided on both upper and lower surfaces thereof. The resin substrate 2 is provided with thermal via holes 16 for heat radiation between the plurality of through holes 14 and the semiconductor chip 1 by cutting drilling. After cleaning the substrate surface including the wall surfaces of the through hole 14 and the thermal via hole 16, an electroless copper plating layer is provided on the entire surface of the resin substrate 2. The copper plating layer is
And the thermal via hole 16 is formed.
【0006】つぎに樹脂基板2の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
2の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図7に記
載するように、樹脂基板2の上面側には、ワイヤーボン
ディング用の接続電極3を、下面側にはハンダバンプ6
を形成するためのパット電極4と、両面に配線15が設
けられる。この接続電極を形成する行程をパターン化行
程と称する。なお樹脂基板2の中心部分の配線15とパ
ット電極4は、サーマルビアホール16を介して、また
レジストの開口部に当たる接続電極3とパット電極4は
スルーホール14を介して接続される。Next, a photosensitive dry film is adhered to the upper and lower surfaces of the resin substrate 2 and exposed and developed to form an etching resist film. Thereafter, an etching solution is sprayed on the upper and lower surfaces of the resin substrate 2 to remove exposed copper without an etching resist film. After this etching, the remaining etching resist film is removed. As shown in FIG. 7, the connection electrodes 3 for wire bonding are formed on the upper surface of the resin substrate 2 and the solder bumps 6 are formed on the lower surface.
And a wiring 15 on both sides. The process of forming the connection electrode is called a patterning process. The wiring 15 at the center of the resin substrate 2 and the pad electrode 4 are connected via a thermal via hole 16, and the connection electrode 3 corresponding to the opening of the resist and the pad electrode 4 are connected via a through hole 14.
【0007】さらに図8に記載するように樹脂基板2の
両面にレジストをラミネートして、露光現像を行うこと
によりレジスト5を設け、接続電極3とパット電極4に
当たる部分にはレジスト5に開口部を設ける。この行程
をレジスト形成行程と称する。Further, as shown in FIG. 8, a resist is laminated on both surfaces of the resin substrate 2 and exposed and developed to provide a resist 5, and a portion corresponding to the connection electrode 3 and the pad electrode 4 has an opening in the resist 5. Is provided. This step is called a resist forming step.
【0008】つぎに樹脂基板2の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ2から5μm程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が0.05μm程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が、下地メッキ層を設ける下地メッキ工程
である。Next, a nickel plating layer having a thickness of about 2 to 5 μm is provided on the surfaces of the copper plating layers of the exposed electrodes on the upper and lower surfaces of the resin substrate 2. Further, on the surface of the nickel plating layer, there is provided a flash gold plating layer having a thickness of about 0.05 μm, which contains impurities such as cobalt and is apt to bite the nickel plating layer. Although not shown, the steps up to the copper plating layer, the nickel plating layer, and the flash gold plating layer are the base plating steps for providing the base plating layer.
【0009】つぎに下地メッキ層の上に、ボンディング
ワイヤー8と導通性の優れた、厚さ0.3μmから0.
7μm程度の金メッキ層を設ける。図示していないが、
この工程が金メッキ層を形成する金メッキ工程である。
これで配線基板18が完成する。[0009] Next, on the base plating layer, a conductive material having excellent conductivity with the bonding wire 8 having a thickness of 0.3 μm to 0.1 μm is formed.
A gold plating layer of about 7 μm is provided. Although not shown,
This step is a gold plating step for forming a gold plating layer.
Thus, the wiring board 18 is completed.
【0010】つぎに図9に記載するように配線基板18
の上面側の中心部上に、ダイボンド剤7を塗布し、その
上に半導体チップ1をのせ、ダイボンド剤7が硬化する
まで乾燥させることで半導体チップ1は配線基板18上
に固定するダイボンド行程を経て、半導体チップ1の電
極と、配線基板18上の接続電極3を、ボンディングワ
イヤ8で電気的に接続するワイヤボンド行程を行う。つ
ぎに半導体チップ1とボンディングワイヤ8は、トラン
スファモールド9で封止するトランスファモールド行程
を行う。Next, as shown in FIG.
A die bonding agent 7 is applied on a central portion on the upper surface side of the semiconductor chip 1, the semiconductor chip 1 is placed thereon, and the semiconductor chip 1 is dried until the die bonding agent 7 is cured. Thereafter, a wire bonding process is performed to electrically connect the electrodes of the semiconductor chip 1 and the connection electrodes 3 on the wiring board 18 with the bonding wires 8. Next, the semiconductor chip 1 and the bonding wires 8 are subjected to a transfer molding process of sealing with a transfer mold 9.
【0011】この時、半導体チップ1上には回路素子を
保護するための保護膜12を形成し、ワイヤーボンディ
ングで接続する電極部分は保護膜12を露光現像して開
口させておく。At this time, a protective film 12 for protecting circuit elements is formed on the semiconductor chip 1, and an electrode portion to be connected by wire bonding is opened by exposing and developing the protective film 12.
【0012】つぎに配線基板18の下面側のパット電極
4に、直径0.6mmから0.8mmのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ6が設けられる。これでPBGAが完成する。Next, solder balls having a diameter of 0.6 mm to 0.8 mm are supplied to the pad electrode 4 on the lower surface side of the wiring board 18 and heated by using a heating furnace, so that the solder bumps 6 are provided. This completes the PBGA.
【0013】[0013]
【発明が解決しようとする課題】半導体パッケージであ
るPBGAにおいて、使用する封止樹脂9には熱膨張係
数を低下させる目的で充填材6が含有されている。充填
材6としてはSiO2 、炭酸カルシウムやアルミナなど
が使用されるが、その中にウランやトリウムなどの放射
性物質が含まれている。In a PBGA which is a semiconductor package, a sealing resin 9 used contains a filler 6 for the purpose of lowering the coefficient of thermal expansion. As the filler 6, SiO2, calcium carbonate, alumina or the like is used, and radioactive substances such as uranium and thorium are contained therein.
【0014】放射性物質から発生するα線は、半導体チ
ップ1に組み込まれている記録回路素子の内容を書き換
えてしまう恐れがあり、封止樹脂9中の充填材6に含ま
れる放射性物質の量を少なくする必要がある。The α-rays generated from the radioactive substance may rewrite the contents of the recording circuit element incorporated in the semiconductor chip 1 and reduce the amount of the radioactive substance contained in the filler 6 in the sealing resin 9. Need to reduce.
【0015】しかし、充填材6中の放射性物質の量を少
なくするには工程や時間やコストがかかるため、精製さ
れていないものと比べ約3〜10倍の値段になってしま
う。However, reducing the amount of the radioactive substance in the filler 6 requires steps, time and cost, so that the price is about 3 to 10 times that of the unrefined one.
【0016】本発明の目的は、半導体パッケージである
PBGAにおいて、放射性物質が含まれた安価な充填材
を使用した封止樹脂を用いても、放射性物質から発生す
る、α線の影響を受けない半導体装置の実装構造および
実装方法を提供することにある。An object of the present invention is to provide a semiconductor package, PBGA, which is not affected by α-rays generated from a radioactive material even if a sealing resin using an inexpensive filler containing a radioactive material is used. An object of the present invention is to provide a mounting structure and a mounting method of a semiconductor device.
【0017】[0017]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。In order to achieve the above object, a semiconductor device and a method of manufacturing the same according to the present invention employ the following configurations and manufacturing methods.
【0018】本発明の半導体装置は、上面側に半導体チ
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための、α線の物質
中の飛程以上の厚みを持つ保護膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを、
封止するためのトランスファモールドとを有することを
特徴としている。A semiconductor device according to the present invention has a wiring board provided with electrodes for wire bonding to a semiconductor chip on an upper surface side, a semiconductor chip fixed on the wiring board, and a circuit element on the semiconductor chip for protecting circuit elements. A protective film having a thickness greater than or equal to the range in the α-ray material, a bonding wire for connecting an electrode of the semiconductor chip to a connection electrode of the wiring board, and a semiconductor chip and a bonding wire.
And a transfer mold for sealing.
【0019】本発明の半導体装置は、上面側に半導体チ
ップとワイヤボンディングするための電極を備える配線
基板と、配線基板上に固定される半導体チップと、半導
体チップ上には回路素子を保護するための保護膜と、主
に半導体チップ上の記録回路素子上にのみ、α線の物質
中の飛程以上の厚みを持つ樹脂膜と、半導体チップの電
極と配線基板の接続電極とを接続するためのボンディン
グワイヤと、半導体チップとボンディングワイヤとを封
止するためのトランスファモールドとを有することを特
徴としている。A semiconductor device according to the present invention has a wiring board provided with electrodes for wire bonding with a semiconductor chip on an upper surface side, a semiconductor chip fixed on the wiring board, and a circuit element on the semiconductor chip for protecting circuit elements. A protective film, a resin film having a thickness greater than or equal to the range in the α-ray material, mainly only on the recording circuit element on the semiconductor chip, and for connecting the electrode of the semiconductor chip and the connection electrode of the wiring board. , And a transfer mold for sealing the semiconductor chip and the bonding wire.
【0020】本発明の半導体装置の製造方法は、樹脂基
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上にα線の物質中の飛程以上の厚みを有する保護
膜を配置し、電極部分を開口する保護膜形成工程と、配
線基板上に半導体チップを固定するダイボンド工程と、
固定された半導体チップの電極と配線基板の接続電極を
ボンディングワイヤで接続するワイヤボンド工程と、配
線基板上に固定された半導体チップと、この半導体チッ
プと配線基板上の接続電極とを接続するボンディングワ
イヤを樹脂で封止するトランスファモールド工程とを有
することを特徴としている。According to the method of manufacturing a semiconductor device of the present invention, a patterning step for forming electrodes of a semiconductor chip and connection electrodes connected by bonding wires is performed on the upper surface side of a resin substrate, and a resist is formed on the resin substrate. A resist forming step of arranging and forming a resist opening in the connection electrode; and a protective film forming step of arranging a protective film having a thickness equal to or more than the range in the α-ray material on the semiconductor chip and opening the electrode portion. And a die bonding step of fixing a semiconductor chip on a wiring board;
A wire bonding step of connecting the fixed semiconductor chip electrode and the connection electrode of the wiring board with a bonding wire, and a bonding step of connecting the semiconductor chip fixed on the wiring board with the connection electrode on the wiring board; And a transfer molding step of sealing the wire with a resin.
【0021】本発明の半導体装置の製造方法は、樹脂基
板の上面側には半導体チップの電極とボンディングワイ
ヤで接続される接続電極とを形成するためのパターン化
工程と、樹脂基板上にレジストを配置し、接続電極にレ
ジストの開口部を形成するレジスト形成工程と、半導体
チップ上に保護膜を配置し、電極部分を開口する保護膜
形成工程と、主に半導体チップ上の記録回路素子にα線
の物質中の飛程以上の厚みを有する樹脂膜を形成する樹
脂膜形成工程と、配線基板上に半導体チップを固定する
ダイボンド工程と、固定された半導体チップの電極と配
線基板の接続電極をボンディングワイヤで接続するワイ
ヤボンド工程と、配線基板上に固定された半導体チップ
と、この半導体チップと配線基板上の接続電極とを接続
するボンディングワイヤを樹脂で封止するトランスファ
モールド工程とを有することを特徴としている。According to the method of manufacturing a semiconductor device of the present invention, a patterning step for forming electrodes of a semiconductor chip and connection electrodes connected by bonding wires is performed on the upper surface side of a resin substrate, and a resist is formed on the resin substrate. A resist forming step of arranging and forming a resist opening in the connection electrode; a protective film forming step of arranging a protective film on the semiconductor chip and opening the electrode portion; A resin film forming step of forming a resin film having a thickness greater than or equal to the range in the material of the wire, a die bonding step of fixing a semiconductor chip on the wiring board, and a connection electrode of the fixed semiconductor chip and a connection electrode of the wiring board. A wire bonding step of connecting with a bonding wire, and bonding for connecting the semiconductor chip fixed on the wiring board and the connection electrode on the wiring board It is characterized by having a transfer molding step of sealing the ear with a resin.
【0022】[0022]
【発明の実施の形態】封止樹脂に含まれる放射性物質か
ら発生するα線の有機物中の飛程を調べるため、下記に
示す試料にてα線量を測定した。BEST MODE FOR CARRYING OUT THE INVENTION In order to examine the range of an α-ray generated from a radioactive substance contained in a sealing resin in an organic substance, the α-ray dose was measured using the following samples.
【0023】測定試料は主剤としてビスフェノールF型
エポキシを100重量部、硬化剤として無水メチルテト
ラヒドロフタル酸を98重量部、硬化促進剤として、1
−シアノエチル−2−エチル−4−メチルイミダゾール
を1重量部添加した接着剤に対し、90重量%充填材を
含有したものを40μmの厚みで塗布および熱処理によ
り形成し、その上に半導体チップの保護膜となるポリイ
ミドを、0〜40μmまで10μm間隔で塗布および熱
処理により形成し、そのときのα線量を測定した。The measurement sample was 100 parts by weight of bisphenol F type epoxy as a main ingredient, 98 parts by weight of methyltetrahydrophthalic anhydride as a curing agent, and 1 part by weight as a curing accelerator.
An adhesive containing 90 parts by weight of a filler to which 1 part by weight of cyanoethyl-2-ethyl-4-methylimidazole was added, and a layer having a thickness of 40 μm formed by applying and heat-treating, and protecting a semiconductor chip thereon; Polyimide to be a film was formed by coating and heat treatment at intervals of 10 μm from 0 to 40 μm, and the α dose at that time was measured.
【0024】この時使用した充填材6中に含まれる放射
性物質量は、ウランが50ng/g、トリウムが170
ng/gのものを使用した。The amount of radioactive material contained in the filler 6 used at this time is 50 ng / g for uranium and 170 g for thorium.
ng / g was used.
【0025】α線量を測定した結果、表1に示すような
結果となった。充填材が存在する層上に設けた保護膜の
厚みが厚くなるほどα線は検出されず、この時使用した
接着剤では30μm以上の厚みがあればα線が検出され
ない結果となった。As a result of measuring the α dose, the results shown in Table 1 were obtained. Α-rays were not detected as the thickness of the protective film provided on the layer in which the filler was present increased, and if the thickness of the adhesive used was 30 μm or more, α-rays could not be detected.
【0026】[0026]
【表1】 [Table 1]
【0027】このことから、半導体パッケージであるP
BGAにおいて、トランスファモールド中の充填材に含
まれる放射性物質から発生する、α線の物質中の飛程以
上の厚みを有する保護膜または樹脂膜を、半導体チップ
上に形成しておくことで、トランスファモールド中の充
填材に含まれる放射性物質から発生するα線による、半
導体チップに対する影響が無くなり、誤動作が発生しな
くなる。From this, the semiconductor package P
In BGA, a transfer film is formed on a semiconductor chip by forming a protective film or a resin film having a thickness greater than or equal to the range in an α-ray material generated from a radioactive material contained in a filler in a transfer mold. The effect on the semiconductor chip due to the α-rays generated from the radioactive material contained in the filler in the mold is eliminated, and no malfunction occurs.
【0028】[0028]
【実施例】以下、図面を用いて、本発明の実施の形態を
実施例により、本発明の半導体装置およびその製造方法
について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the accompanying drawings.
【0029】図1は本発明の第一の実施例であるPBG
Aを示す断面図である。図1に記載するように、上面側
に半導体チップ1とワイヤボンディングするための接続
電極3を備え、下面側にハンダバンプ6を設けるための
パット電極4を備え、さらに、樹脂基板2の中心部分の
配線15とパット電極4とを接続して、半導体チップ1
の発熱を放散させるためのサーマルビアホール16と、
接続電極3とパット電極4を接続するためのスルーホー
ル14と、配線15を保護するためのレジスト5とを備
える配線基板18と、配線基板18の中心部分上にダイ
ボンド剤7で固定される半導体チップ1と、半導体チッ
プ1上の回路素子を保護するためのトランスファモール
ド9中の、充填材に含まれる放射性物質から発生するα
線の物質中の飛程以上の厚みを有する保護膜12と、半
導体チップ1の電極と配線基板18の接続電極3を接続
するためのボンディングワイヤ8と、主にボンディング
ワイヤを覆う絶縁樹脂10と、半導体チップ1とボンデ
ィングワイヤ8を封止するためのトランスファモールド
9と、配線基板18のパット電極4上にハンダバンプ6
とを有する構造となっている。FIG. 1 shows a PBG according to a first embodiment of the present invention.
It is sectional drawing which shows A. As shown in FIG. 1, a connection electrode 3 for wire bonding with the semiconductor chip 1 is provided on the upper surface side, a pad electrode 4 for providing solder bumps 6 on the lower surface side, and a central portion of the resin substrate 2 is further provided. The semiconductor chip 1 is connected by connecting the wiring 15 and the pad electrode 4.
Thermal via holes 16 for dissipating the heat of
A wiring board 18 having a through hole 14 for connecting the connection electrode 3 and the pad electrode 4, a resist 5 for protecting the wiring 15, and a semiconductor fixed on a central portion of the wiring board 18 with a die bonding agent 7 Α generated from radioactive material contained in the filler in the transfer mold 9 for protecting the chip 1 and the circuit elements on the semiconductor chip 1
A protective film 12 having a thickness greater than or equal to the range of the wire material, a bonding wire 8 for connecting the electrode of the semiconductor chip 1 to the connection electrode 3 of the wiring board 18, and an insulating resin 10 mainly covering the bonding wire. A transfer mold 9 for sealing the semiconductor chip 1 and the bonding wires 8, and a solder bump 6 on the pad electrode 4 of the wiring board 18.
And a structure having:
【0030】つぎに第一の実施例における半導体装置の
製造方法を説明する。配線基板は従来の方法で製造でき
る。図2に記載するように、上記に記載した方法で形成
した配線基板18上面側の中心部分の上に、ダイボンド
剤7を塗布し、その上に半導体チップ1をのせ、ダイボ
ンド剤7が硬化するまで乾燥させ、半導体チップ1を配
線基板18上に固定するダイボンド行程後、半導体チッ
プ1の電極と、配線基板18上の接続電極3をボンディ
ングワイヤ8で電気的に接続するワイヤボンド行程を行
う。Next, a method of manufacturing the semiconductor device according to the first embodiment will be described. The wiring board can be manufactured by a conventional method. As shown in FIG. 2, a die bonding agent 7 is applied on a central portion on the upper surface side of the wiring board 18 formed by the method described above, and the semiconductor chip 1 is placed thereon, and the die bonding agent 7 is cured. Then, after the die bonding step of fixing the semiconductor chip 1 on the wiring board 18, a wire bonding step of electrically connecting the electrodes of the semiconductor chip 1 and the connection electrodes 3 on the wiring board 18 with the bonding wires 8 is performed.
【0031】その後、半導体チップ1とボンディングワ
イヤ8は、トランスファモールド9で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ1は図2に記載するように、回路素子を保護するため
の保護膜12を保護膜形成行程を経て形成してあり、そ
の厚みはトランスファモールド9中の、充填材に含まれ
る放射性物質から発生するα線の物質中の飛程以上であ
り、ワイヤボンディングで接続する端子部分の保護膜1
2を露光現像により開口させている。After that, the semiconductor chip 1 and the bonding wires 8 are subjected to a transfer molding process of sealing with a transfer mold 9. At this time, the semiconductor chip 1 to be mounted has a protective film 12 for protecting circuit elements formed through a protective film forming process, as shown in FIG. Protective film 1 of the terminal portion which is longer than the range of α-rays generated from the contained radioactive material and which is connected by wire bonding
2 is opened by exposure and development.
【0032】つぎに配線基板18の下面側のパット電極
4に、直径0.6mmから0.8mmのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ6を設ける。これで本発明の半導体装置が完成す
る。Next, solder balls having a diameter of 0.6 mm to 0.8 mm are supplied to the pad electrode 4 on the lower surface side of the wiring board 18 and the solder bumps 6 are provided by heating using a heating furnace. Thus, the semiconductor device of the present invention is completed.
【0033】図3は本発明の第二の実施例であるPBG
Aを示す断面図である。図3に記載するように、上面側
に半導体チップ1とワイヤボンディングするための接続
電極3を備え、下面側にハンダバンプ6を設けるための
パット電極4を備え、さらに、樹脂基板2の中心部分の
配線15とパット電極4とを接続して、半導体チップ1
の発熱を放散させるためのサーマルビアホール16と、
接続電極3とパット電極4を接続するためのスルーホー
ル14と、配線15を保護するためのレジスト5とを備
える配線基板18と、配線基板18の中心部分上にダイ
ボンド剤7で固定される半導体チップ1と、半導体チッ
プ1上の回路素子を保護するための保護膜12と、主に
半導体チップ上の記録回路素子20上に配置されたα線
の物質中の飛程以上の厚みを持つ樹脂膜19と、半導体
チップ1の電極と配線基板18の接続電極3を接続する
ためのボンディングワイヤ8と、主にボンディングワイ
ヤを覆う絶縁樹脂10と、半導体チップ1とボンディン
グワイヤ8を封止するためのトランスファモールド9
と、配線基板18のパット電極4上にハンダバンプ6と
を有する構造となっている。FIG. 3 shows a PBG according to a second embodiment of the present invention.
It is sectional drawing which shows A. As shown in FIG. 3, a connection electrode 3 for wire bonding with the semiconductor chip 1 is provided on the upper surface side, a pad electrode 4 for providing solder bumps 6 on the lower surface side, and a central portion of the resin substrate 2 is further provided. The semiconductor chip 1 is connected by connecting the wiring 15 and the pad electrode 4.
Thermal via holes 16 for dissipating the heat of
A wiring board 18 having a through hole 14 for connecting the connection electrode 3 and the pad electrode 4, a resist 5 for protecting the wiring 15, and a semiconductor fixed on a central portion of the wiring board 18 by a die bonding agent 7 A chip 1; a protective film 12 for protecting circuit elements on the semiconductor chip 1; and a resin having a thickness greater than or equal to the range in an α-ray substance mainly disposed on the recording circuit element 20 on the semiconductor chip. A film 19, a bonding wire 8 for connecting the electrode of the semiconductor chip 1 to the connection electrode 3 of the wiring board 18, an insulating resin 10 mainly covering the bonding wire, and a sealing for the semiconductor chip 1 and the bonding wire 8; Transfer mold 9
And a solder bump 6 on the pad electrode 4 of the wiring board 18.
【0034】つぎに第二の実施例における半導体装置の
製造方法を説明する。配線基板は従来の方法で製造でき
る。Next, a method of manufacturing a semiconductor device according to the second embodiment will be described. The wiring board can be manufactured by a conventional method.
【0035】図4に記載するように、上記に記載した方
法で形成した配線基板18上面側の中心部分の上に、ダ
イボンド剤7を塗布し、その上に半導体チップ1をの
せ、ダイボンド剤7が硬化するまで乾燥させ、半導体チ
ップ1を配線基板18上に固定するダイボンド行程後、
半導体チップ1の電極と、配線基板18上の接続電極3
をボンディングワイヤ8で電気的に接続するワイヤボン
ド行程を行う。As shown in FIG. 4, a die bonding agent 7 is applied on the central portion on the upper surface side of the wiring board 18 formed by the method described above, and the semiconductor chip 1 is placed thereon, and the die bonding agent 7 Is dried until the semiconductor chip 1 is hardened, and after the die bonding step of fixing the semiconductor chip 1 on the wiring board 18,
The electrodes of the semiconductor chip 1 and the connection electrodes 3 on the wiring board 18
Is electrically connected by a bonding wire 8.
【0036】その後、半導体チップ1とボンディングワ
イヤ8は、トランスファモールド9で封止するトランス
ファモールド行程を行う。このとき実装する半導体チッ
プ1は図4に記載するように、回路素子を保護するため
の保護膜12を保護膜形成行程で形成してあり、ワイヤ
ボンディングで接続する端子部分の保護膜12を露光現
像により開口させ、その保護膜12上の主に回路素子中
の記録回路素子20上にトランスファモールド9中の充
填材に含まれる放射線物質から発生するα線の物質中の
飛程以上の厚みを有する樹脂膜19を露光現像による樹
脂膜形成行程を経て、形成している。Thereafter, the semiconductor chip 1 and the bonding wires 8 are subjected to a transfer molding step of sealing with a transfer mold 9. At this time, as shown in FIG. 4, the semiconductor chip 1 to be mounted has a protective film 12 for protecting circuit elements formed in a protective film forming step, and the protective film 12 at a terminal portion connected by wire bonding is exposed. An opening is formed by development, and a thickness not less than the range in the α-ray substance generated from the radiation substance contained in the filler in the transfer mold 9 is mainly formed on the recording circuit element 20 in the protective film 12 on the protective film 12. The resin film 19 is formed through a resin film forming process by exposure and development.
【0037】つぎに配線基板18の下面側のパット電極
4に、直径0.6mmから0.8mmのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ6を設ける。これで本発明の半導体装置が完成す
る。Next, a solder ball having a diameter of 0.6 mm to 0.8 mm is supplied to the pad electrode 4 on the lower surface side of the wiring board 18, and the solder bump 6 is provided by heating using a heating furnace. Thus, the semiconductor device of the present invention is completed.
【0038】[0038]
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置およびその製造方法では、半導体チッ
プ上に、トランスファモールド中の充填材に含まれる放
射性物質から発生するα線の物質中の飛程以上の厚みを
有する保護膜もしくは樹脂膜を形成しており、α線によ
る半導体チップの誤動作が発生しなくなる。また、放射
性物質の含まれた安価な充填材を使用することができ、
コストダウンが可能となる。As is clear from the above description, in the semiconductor device and the method of manufacturing the same according to the present invention, the semiconductor device is provided with a semiconductor chip and an α-ray material generated from a radioactive material contained in the filler in the transfer mold. Since a protective film or a resin film having a thickness greater than the range is formed, malfunction of the semiconductor chip due to α-rays does not occur. In addition, inexpensive fillers containing radioactive substances can be used,
Cost reduction becomes possible.
【図1】本発明の第一の実施例における半導体装置を示
す断面図である。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。FIG. 2 is a sectional view illustrating a manufacturing method for forming a semiconductor device according to the first embodiment of the present invention.
【図3】本発明の第二実施例における半導体装置を示す
断面図である。FIG. 3 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.
【図4】本発明の第二の実施例における半導体装置を形
成するための製造方法を示す断面図である。FIG. 4 is a sectional view illustrating a manufacturing method for forming a semiconductor device according to a second embodiment of the present invention.
【図5】従来例における半導体装置を示す断面図であ
る。FIG. 5 is a sectional view showing a semiconductor device in a conventional example.
【図6】従来例における半導体装置を形成するための製
造方法を示す断面図である。FIG. 6 is a sectional view showing a manufacturing method for forming a semiconductor device in a conventional example.
【図7】従来例における半導体装置を形成するための製
造方法を示す断面図である。FIG. 7 is a cross-sectional view illustrating a manufacturing method for forming a semiconductor device in a conventional example.
【図8】従来例における半導体装置を形成するための製
造方法を示す断面図である。FIG. 8 is a cross-sectional view illustrating a manufacturing method for forming a semiconductor device in a conventional example.
【図9】従来例における半導体装置を形成するための製
造方法を示す断面図である。FIG. 9 is a cross-sectional view illustrating a manufacturing method for forming a semiconductor device in a conventional example.
1 半導体チップ 2 樹脂基板 3 接続電極 4 パット電極 5 レジスト 6 ハンダバンプ 7 ダイボンド剤 8 ボンディングワイヤ 9 トランスファモールド 12 保護膜 14 スルーホール 15 配線 16 サーマルビアホール 17 銅箔 18 配線基板 19 樹脂膜 20 記録回路素子 Reference Signs List 1 semiconductor chip 2 resin substrate 3 connection electrode 4 pad electrode 5 resist 6 solder bump 7 die bonding agent 8 bonding wire 9 transfer mold 12 protective film 14 through hole 15 wiring 16 thermal via hole 17 copper foil 18 wiring substrate 19 resin film 20 recording circuit element
Claims (4)
ングするための電極を備える配線基板と、配線基板上に
固定される半導体チップと、半導体チップ上にはα線の
物質中の飛程以上の厚みを持つ保護膜と、半導体チップ
の電極と配線基板の接続電極とを接続するためのボンデ
ィングワイヤと、半導体チップとボンディングワイヤと
を封止するためのトランスファモールドとを有すること
を特徴とする半導体装置。1. A wiring board provided with an electrode for wire bonding with a semiconductor chip on an upper surface side, a semiconductor chip fixed on the wiring board, and a thickness on the semiconductor chip which is equal to or greater than a range of an α ray in a substance. A semiconductor device comprising: a protective film having: a bonding wire for connecting an electrode of a semiconductor chip to a connection electrode of a wiring board; and a transfer mold for sealing the semiconductor chip and the bonding wire. .
ングするための電極を備える配線基板と、配線基板上に
固定される半導体チップと、半導体チップ上には保護膜
と、主に半導体チップ上の記録回路素子上にのみα線の
物質中の飛程以上の厚みを持つ樹脂膜と、半導体チップ
の電極と配線基板の接続電極とを接続するためのボンデ
ィングワイヤと、半導体チップとボンディングワイヤと
を封止するためのトランスファモールドとを有すること
を特徴とする半導体装置。2. A wiring board having electrodes for wire bonding with a semiconductor chip on an upper surface side, a semiconductor chip fixed on the wiring board, a protective film on the semiconductor chip, and a recording mainly on the semiconductor chip. A resin film having a thickness greater than or equal to the range of the α-ray material only on the circuit element, a bonding wire for connecting the electrode of the semiconductor chip to the connection electrode of the wiring board, and the semiconductor chip and the bonding wire are sealed. And a transfer mold for stopping the transfer.
上の厚みを有する保護膜を配置し、電極部分を開口する
保護膜形成工程と、配線基板上に半導体チップを固定
し、固定された半導体チップの電極と配線基板の接続電
極とをボンディングワイヤで接続するワイヤボンド工程
と、配線基板上に固定された半導体チップと、この半導
体チップと配線基板上の接続電極とを接続するボンディ
ングワイヤを樹脂で封止するトランスファモールド工程
とを有することを特徴とする半導体装置の製造方法。3. A method of forming a protective film having a thickness greater than or equal to the range of an α-ray in a semiconductor chip on a semiconductor chip, forming a protective film for opening an electrode portion, and fixing the semiconductor chip on a wiring substrate. Bonding process for connecting the electrode of the semiconductor chip and the connection electrode of the wiring board with a bonding wire, and bonding for connecting the semiconductor chip fixed on the wiring board and the connection electrode on the wiring board A method of manufacturing a semiconductor device, comprising: a transfer molding step of sealing a wire with a resin.
部分を開口する保護膜形成工程と、主に半導体チップ上
の記録回路素子にα線の物質中の飛程以上の厚みを有す
る樹脂膜を形成する樹脂膜形成工程と、配線基板上に半
導体チップを固定し、固定された半導体チップの電極と
配線基板の接続電極をボンディングワイヤで接続するワ
イヤボンド工程と、配線基板上に固定された半導体チッ
プと、この半導体チップと配線基板上の接続電極とを接
続するボンディングワイヤを樹脂で封止するトランスフ
ァモールド工程とを有することを特徴とする半導体装置
の製造方法。4. A protective film forming step of arranging a protective film on a semiconductor chip and opening an electrode portion, and a resin having a thickness greater than or equal to a range in an α-ray material mainly in a recording circuit element on the semiconductor chip. A resin film forming step of forming a film, a semiconductor chip fixed on the wiring board, and a wire bonding step of connecting electrodes of the fixed semiconductor chip and connection electrodes of the wiring board with bonding wires; And a transfer molding step of sealing a bonding wire connecting the semiconductor chip and a connection electrode on a wiring board with a resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21513898A JP2000049260A (en) | 1998-07-30 | 1998-07-30 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21513898A JP2000049260A (en) | 1998-07-30 | 1998-07-30 | Semiconductor device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049260A true JP2000049260A (en) | 2000-02-18 |
Family
ID=16667337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21513898A Pending JP2000049260A (en) | 1998-07-30 | 1998-07-30 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049260A (en) |
-
1998
- 1998-07-30 JP JP21513898A patent/JP2000049260A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138724B2 (en) | Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask | |
| US5969426A (en) | Substrateless resin encapsulated semiconductor device | |
| RU2146067C1 (en) | Organic chip holder for integrated circuits with wire connections | |
| KR100593049B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3416737B2 (en) | Semiconductor package manufacturing method | |
| US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| KR100302537B1 (en) | Semiconductor device | |
| US7872360B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001520460A (en) | Method and structure for improving heat dissipation characteristics of package for microelectronic device | |
| WO1998056041A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS59171130A (en) | Method of producing polymer circuit board | |
| US6690086B2 (en) | Apparatus and method for reducing interposer compression during molding process | |
| JP3939847B2 (en) | Manufacturing method of semiconductor device | |
| JP4015787B2 (en) | Manufacturing method of semiconductor device | |
| JP3388369B2 (en) | Semiconductor package equipment | |
| US20070114647A1 (en) | Carrier board structure with semiconductor chip embedded therein | |
| JPH104151A (en) | Semiconductor device and manufacturing method thereof | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JP2000049260A (en) | Semiconductor device and method of manufacturing the same | |
| JP2936540B2 (en) | Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same | |
| JPH07212013A (en) | Ball grid array and method of manufacturing printed circuit board for ball grid array | |
| JP2970548B2 (en) | Semiconductor device | |
| JP2000031195A (en) | Semiconductor device and method of manufacturing the same | |
| JPH09205164A (en) | Semiconductor chip package and method of manufacturing the same | |
| KR100216063B1 (en) | Metal Ball Grid Array Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |