[go: up one dir, main page]

JP2000049032A - Laminated ceramic electronic component and manufacture thereof - Google Patents

Laminated ceramic electronic component and manufacture thereof

Info

Publication number
JP2000049032A
JP2000049032A JP10211236A JP21123698A JP2000049032A JP 2000049032 A JP2000049032 A JP 2000049032A JP 10211236 A JP10211236 A JP 10211236A JP 21123698 A JP21123698 A JP 21123698A JP 2000049032 A JP2000049032 A JP 2000049032A
Authority
JP
Japan
Prior art keywords
ceramic
green sheet
ceramic green
sintered body
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10211236A
Other languages
Japanese (ja)
Other versions
JP3468110B2 (en
Inventor
Masayuki Yamada
昌幸 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP21123698A priority Critical patent/JP3468110B2/en
Publication of JP2000049032A publication Critical patent/JP2000049032A/en
Application granted granted Critical
Publication of JP3468110B2 publication Critical patent/JP3468110B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic electronic component, wherein tombstone effect at mounting to a printed circuit board is suppressed surely, even if it is miniaturized. SOLUTION: In a laminated capacitor 1, external electrodes 3-6 are so laminated as to be overlapped in the thickness direction in a ceramic sintered body 2 through a ceramic layer, and first and second external electrodes 7 and 8 are formed at first and second end surfaces 2c and 2d of the ceramic sintered body 2, with the end surfaces 2c and 2d recessed at intermediate height position, so that outer surfaces 7a and 8a of the external electrodes 7 and 8 are flattened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば積層コンデ
ンサなどの積層セラミック電子部品及びその製造方法に
関し、より詳細には、セラミック焼結体端面の形状を工
夫することにより外部電極表面が平坦化された積層セラ
ミック電子部品及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component such as a multilayer capacitor and a method of manufacturing the same, and more particularly, to a method of flattening an external electrode surface by devising a shape of a ceramic sintered body end face. And a method of manufacturing the same.

【0002】[0002]

【従来の技術】積層コンデンサなどの電子部品では、電
子部品素体の両端に外部電極が形成されている。図3
は、従来の積層コンデンサをプリント回路基板上に実装
した状態を示す断面図である。
2. Description of the Related Art In an electronic component such as a multilayer capacitor, external electrodes are formed at both ends of an electronic component body. FIG.
FIG. 3 is a cross-sectional view showing a state in which a conventional multilayer capacitor is mounted on a printed circuit board.

【0003】積層コンデンサ51は、誘電体セラミック
スよりなり、直方体状のセラミック焼結体52を有す
る。セラミック焼結体52の内部には、内部電極53〜
56がセラミック層を介して重なり合うように配置され
ている。内部電極53,55は、端面52aに引き出さ
れており、内部電極54,56は、端面52bに引き出
されている。端面52a,52bを覆うように外部電極
57,58が形成されている。
The multilayer capacitor 51 is made of dielectric ceramics and has a rectangular parallelepiped ceramic sintered body 52. Inside the ceramic sintered body 52, internal electrodes 53 to
56 are arranged so as to overlap with each other via the ceramic layer. The internal electrodes 53 and 55 are extended to the end face 52a, and the internal electrodes 54 and 56 are extended to the end face 52b. External electrodes 57 and 58 are formed to cover the end surfaces 52a and 52b.

【0004】外部電極57,58の形成は、導電ペース
トの塗布・焼き付けにより行われている。すなわち、セ
ラミック焼結体52を端面52a側から導電ペーストに
浸漬し、導電ペーストを付与し、乾燥させた後、焼き付
けることにより、外部電極57が形成されている。外部
電極58についても、同様の方法で形成されている。
The external electrodes 57 and 58 are formed by applying and baking a conductive paste. That is, the external electrodes 57 are formed by immersing the ceramic sintered body 52 in the conductive paste from the end face 52a side, applying the conductive paste, drying, and then baking. The external electrodes 58 are formed in a similar manner.

【0005】導電ペーストの焼き付けにより形成された
外部電極57,58では、端面52a,52bの中央部
分でその厚みが厚くなり、端面52a,52bと、上面
52c及び下面52dとのなす端縁部分、あるいは図示
されていない側面と端面52a,52bとのなす端縁部
分において、外部電極57,58の厚みが薄くなりがち
であった。すなわち、図3の矢印Aで示すように、上記
端縁部分においては、外部電極57,58の厚みが薄く
なりがちであった。
The external electrodes 57 and 58 formed by baking the conductive paste have a greater thickness at the central portions of the end faces 52a and 52b, and have an edge formed by the end faces 52a and 52b and the upper and lower surfaces 52c and 52d. Alternatively, the thickness of the external electrodes 57 and 58 tends to be reduced at the edge portions formed by the side surfaces (not shown) and the end surfaces 52a and 52b. That is, as shown by the arrow A in FIG. 3, the thickness of the external electrodes 57 and 58 tends to be small at the edge portions.

【0006】端縁近傍において外部電極57,58の厚
みが薄くなると、外部電極57,58の外側にメッキ層
を形成したり、プリント回路基板59に実装するに際
し、メッキ液や半田フラックス等がセラミック焼結体5
2内に浸入し、特性が低下するおそれがある。
When the thickness of the external electrodes 57 and 58 becomes thin near the edges, when a plating layer is formed on the outside of the external electrodes 57 and 58, or when mounted on the printed circuit board 59, the plating solution, solder flux, etc. Sintered body 5
There is a risk of infiltration into the inside 2 and deterioration of characteristics.

【0007】[0007]

【発明が解決しようとする課題】そこで、従来、セラミ
ック焼結体52を得た後に、バレル研磨などにより、セ
ラミック焼結体52の端縁部分を図3に示されているよ
うに丸めることにより、上記端縁部分における外部電極
57,58の厚みを厚くする方法が採用されている。し
かしながら、図3に示されているように、セラミック焼
結体52の端縁部分を研磨により丸めたとしても、依然
として、端縁部分においては、外部電極57,58の厚
みは十分に厚くならず、場合によっては、メッキ液、湿
気あるいは半田フラックスなどの浸入により、特性が低
下することがあった。
Therefore, conventionally, after obtaining the ceramic sintered body 52, the edge portion of the ceramic sintered body 52 is rounded by barrel polishing or the like as shown in FIG. A method of increasing the thickness of the external electrodes 57 and 58 at the edge portions is adopted. However, as shown in FIG. 3, even if the edge portion of the ceramic sintered body 52 is rounded by polishing, the thickness of the external electrodes 57 and 58 still does not become sufficiently large at the edge portion. In some cases, the properties may be degraded due to penetration of a plating solution, moisture, solder flux, or the like.

【0008】また、近年、積層コンデンサを初めとし
て、電子部品の小型化が一層進行している。従って、セ
ラミック焼結体52についても、より一層小さくなって
きている。その結果、例えば、図3に示すように、プリ
ント回路基板59上の電極ランド59a,59bに半田
60,61を用いて積層コンデンサ51を実装する場
合、半田60,61が固化する前に、一方の半田61の
表面張力により、矢印Bで示すようにセラミック焼結体
52が立ち上がってしまうことがあった。特に、上記の
ようにセラミック焼結体52の端面部分を丸めた場合、
上記立ち上がり、すなわちツームストーン現象と称され
ている現象が生じ易かった。
In recent years, electronic components such as multilayer capacitors have been further downsized. Therefore, the size of the ceramic sintered body 52 has been further reduced. As a result, for example, as shown in FIG. 3, when the multilayer capacitor 51 is mounted on the electrode lands 59 a and 59 b on the printed circuit board 59 using the solders 60 and 61, before the solders 60 and 61 solidify, Due to the surface tension of the solder 61, the ceramic sintered body 52 may rise as shown by the arrow B. In particular, when the end face portion of the ceramic sintered body 52 is rounded as described above,
The rising, that is, a phenomenon called a tombstone phenomenon was likely to occur.

【0009】本発明の目的は、小型化を進めた場合で
も、ツームストーン現象の発生を抑制することができ、
半田などを用いて実装する際に、プリント回路基板など
に対する電気的接続の信頼性を高め得る積層セラミック
電子部品及びその製造方法を提供することにある。
An object of the present invention is to suppress the occurrence of the tombstone phenomenon even when the size is reduced,
An object of the present invention is to provide a multilayer ceramic electronic component capable of improving the reliability of electrical connection to a printed circuit board or the like when mounting using solder or the like, and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】請求項1に記載の発明に
係る積層セラミック電子部品は、セラミック焼結体と、
前記セラミック焼結体内においてセラミック層を介して
厚み方向に重なり合うように配置された複数の内部電極
と、前記セラミック焼結体の対向し合う第1,第2の端
面にそれぞれ形成されており、かつ何れかの内部電極に
電気的に接続された第1,第2の外部電極とを備え、前
記セラミック焼結体の第1,第2の端面が中間高さ位置
でへこんだ凹状面とされていることを特徴とする。
According to a first aspect of the present invention, there is provided a multilayer ceramic electronic component comprising: a ceramic sintered body;
A plurality of internal electrodes arranged so as to overlap in the thickness direction via the ceramic layer in the ceramic sintered body, and formed on the opposed first and second end faces of the ceramic sintered body, respectively, and First and second external electrodes electrically connected to any of the internal electrodes, wherein the first and second end surfaces of the ceramic sintered body are concave surfaces concave at an intermediate height position. It is characterized by being.

【0011】好ましくは、請求項2に記載のように、第
1,第2の外部電極の外表面は、セラミック焼結体の端
面よりも平坦とされる。請求項3に記載の発明に係る積
層セラミック電子部品の製造方法は、一方主面に内部電
極が形成された複数のセラミックグリーンシートと、内
部電極が形成されていない無地のセラミックグリーンシ
ートとを用意する工程と、前記内部電極が形成された複
数のセラミックグリーンシート積層部分の上下に前記無
地のセラミックグリーンシートが位置するように内部電
極が形成されたセラミックグリーンシート及び無地セラ
ミックグリーンシートを積層して積層体を得る工程と、
前記積層体を焼成することによりセラミック焼結体を得
る工程とを備え、前記内部電極が形成されたセラミック
グリーンシートとして、無地のセラミックグリーンシー
トよりも柔らかいセラミックグリーンシートを用い、か
つ前記焼成に先立ち積層体の端面を研磨剤により研磨す
る工程をさらに備えることを特徴とする。
Preferably, the outer surfaces of the first and second external electrodes are flatter than the end surface of the ceramic sintered body. According to a third aspect of the present invention, there is provided a method for manufacturing a multilayer ceramic electronic component, comprising preparing a plurality of ceramic green sheets having an internal electrode formed on one main surface, and a plain ceramic green sheet having no internal electrode formed. And laminating the ceramic green sheet and the plain ceramic green sheet on which the internal electrode is formed so that the plain ceramic green sheet is positioned above and below the plurality of ceramic green sheet laminated portions on which the internal electrode is formed. A step of obtaining a laminate;
Baking the laminate to obtain a ceramic sintered body, using a ceramic green sheet softer than a plain ceramic green sheet as the ceramic green sheet on which the internal electrodes are formed, and prior to the baking. The method further comprises the step of polishing the end face of the laminate with an abrasive.

【0012】請求項4に記載の発明に係る積層セラミッ
ク電子部品の製造方法は、一方主面に内部電極が形成さ
れた複数のセラミックグリーンシートと、内部電極が形
成されていない無地のセラミックグリーンシートとを用
意する工程と、前記内部電極が形成された複数のセラミ
ックグリーンシート積層部分の上下に前記無地のセラミ
ックグリーンシートが位置するように内部電極が形成さ
れたセラミックグリーンシート及び無地セラミックグリ
ーンシートを積層して積層体を得る工程と、前記積層体
を焼成することによりセラミック焼結体を得る工程とを
備え、前記無地のセラミックグリーンシートとして、焼
成時の収縮率が、内部電極が形成されるセラミックグリ
ーンシートの収縮率よりも小さいセラミックグリーンシ
ートを用いることを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic component, comprising: a plurality of ceramic green sheets having an internal electrode formed on one main surface; and a plain ceramic green sheet having no internal electrode formed. And a step of preparing a ceramic green sheet and a plain ceramic green sheet on which internal electrodes are formed such that the plain ceramic green sheets are positioned above and below a plurality of ceramic green sheet laminated portions on which the internal electrodes are formed. The method includes a step of obtaining a laminated body by laminating, and a step of firing the laminated body to obtain a ceramic sintered body, wherein, as the plain ceramic green sheet, a shrinkage rate during firing is such that an internal electrode is formed. Use a ceramic green sheet that is smaller than the shrinkage of the ceramic green sheet And it features.

【0013】請求項5に記載の発明では、内部電極が形
成されるセラミックグリーンシートとして、無地のセラ
ミックグリーンシートに比べてガラスフリット含有割合
が高いセラミックグリーンシートが用いられる。
According to the fifth aspect of the present invention, a ceramic green sheet having a higher glass frit content ratio than a plain ceramic green sheet is used as the ceramic green sheet on which the internal electrodes are formed.

【0014】請求項6に記載の発明では、内部電極が形
成されるセラミックグリーンシートとして、無地のセラ
ミックグリーンシートに比べて可塑剤含有割合が高いセ
ラミックグリーンシートが用いられる。
In the invention according to claim 6, as the ceramic green sheet on which the internal electrodes are formed, a ceramic green sheet having a higher plasticizer content ratio than a plain ceramic green sheet is used.

【0015】[0015]

【発明の実施の形態】図1は、本発明に係る積層セラミ
ック電子部品の一実施例としての積層コンデンサを示す
断面図である。
FIG. 1 is a sectional view showing a multilayer capacitor as one embodiment of a multilayer ceramic electronic component according to the present invention.

【0016】積層コンデンサ1は、誘電体セラミックス
よりなるセラミック焼結体2を有する。セラミック焼結
体2は、略直方体状の形状を有する。すなわち、セラミ
ック焼結体2は、上面2a、下面2b及び対向し合う一
対の端面2c,2d並びに図示されていない一対の側面
を有する。
The multilayer capacitor 1 has a ceramic sintered body 2 made of a dielectric ceramic. The ceramic sintered body 2 has a substantially rectangular parallelepiped shape. That is, the ceramic sintered body 2 has an upper surface 2a, a lower surface 2b, a pair of end surfaces 2c and 2d facing each other, and a pair of side surfaces (not shown).

【0017】もっとも、第1,第2の端面2c,2d
は、中間高さ位置においてへこんだ凹状面とされてい
る。また、セラミック焼結体2の端面2c,2dと、上
面2a、下面2b及び一対の側面とのなす端縁部分が丸
められている。すなわち、図1に矢印Aで示すように、
例えば、端面2cと上面2aとのなす端縁部分が丸めら
れている。
However, the first and second end faces 2c, 2d
Are concave concave surfaces at the intermediate height position. In addition, the edges formed by the end surfaces 2c and 2d of the ceramic sintered body 2, the upper surface 2a, the lower surface 2b, and the pair of side surfaces are rounded. That is, as shown by arrow A in FIG.
For example, an edge portion formed by the end surface 2c and the upper surface 2a is rounded.

【0018】セラミック焼結体2内には、複数の内部電
極3〜6が、セラミック層を介して厚み方向に重なり合
うように配置されている。内部電極3,5は、端面2c
に露出するように引き出されている。他方、内部電極
4,6は、第2の端面2dに露出するように引き出され
ている。
In the ceramic sintered body 2, a plurality of internal electrodes 3 to 6 are arranged so as to overlap in the thickness direction via a ceramic layer. The internal electrodes 3, 5 are connected to the end face 2c.
It is pulled out to be exposed. On the other hand, the internal electrodes 4 and 6 are drawn out so as to be exposed on the second end face 2d.

【0019】端面2c,2dを覆うように、それぞれ、
第1,第2の外部電極7,8が形成されている。外部電
極7,8は、端面2c,2dだけでなく、セラミック焼
結体2の上面2a、下面2b及び一対の側面にも至るよ
うに形成されている。
In order to cover the end faces 2c and 2d,
First and second external electrodes 7 and 8 are formed. The external electrodes 7 and 8 are formed so as to reach not only the end surfaces 2c and 2d but also the upper surface 2a, the lower surface 2b, and a pair of side surfaces of the ceramic sintered body 2.

【0020】上記外部電極7,8は、セラミック焼結体
2を得た後に、導電ペーストを塗布し、焼き付けること
により形成されている。すなわち、セラミック焼結体2
を端面2c側から導電ペーストに浸漬し、引き上げるこ
とにより、導電ペーストを端面2cを覆うように付着さ
せ、しかる後、端面2dにも同様にして導電ペーストを
付着させる。しかる後、導電ペーストを焼き付けること
により、外部電極7,8が形成されている。
The external electrodes 7 and 8 are formed by applying and baking a conductive paste after obtaining the ceramic sintered body 2. That is, the ceramic sintered body 2
Is immersed in the conductive paste from the end face 2c side and pulled up, so that the conductive paste is applied so as to cover the end face 2c, and thereafter, the conductive paste is similarly applied to the end face 2d. Thereafter, the external electrodes 7 and 8 are formed by baking the conductive paste.

【0021】積層コンデンサ1の特徴は、端面2c,2
dが、中間高さ位置においてへこんだ凹状面とされてい
ることにあり、それによって、外部電極7,8の端面2
c,2dを覆っている部分の外表面7a,8aが平坦と
されている。好ましくは、外部電極7,8の外表面7
a,8aが、セラミック焼結体2の端面2c,2dより
平坦とされる。
The feature of the multilayer capacitor 1 is that the end faces 2c, 2
d is a concave concave surface at the intermediate height position, whereby the end surfaces 2 of the external electrodes 7 and 8 are formed.
The outer surfaces 7a and 8a of the portions covering c and 2d are flat. Preferably, the outer surfaces 7 of the external electrodes 7 and 8
a, 8a are flatter than the end faces 2c, 2d of the ceramic sintered body 2.

【0022】すなわち、外部電極7,8の形成に際して
は、上記のようにして導電ペーストを端面2c,2dを
覆うように付着させる。この場合、端面が平坦である場
合には、図3に示した従来の積層コンデンサ51の場合
のように、導電ペーストからセラミック焼結体を引き上
げた際に、端面の中央で導電ペーストの厚みが厚くな
る。
That is, when forming the external electrodes 7 and 8, the conductive paste is applied so as to cover the end faces 2c and 2d as described above. In this case, when the end face is flat, as in the case of the conventional multilayer capacitor 51 shown in FIG. 3, when the ceramic sintered body is pulled up from the conductive paste, the thickness of the conductive paste is at the center of the end face. It gets thicker.

【0023】これに対して、本実施例では、端面2c,
2dが凹状面とされているので、導電ペーストに端面2
cまたは端面2dを浸漬し、引き上げた場合、端面2
c,2dの中間高さ位置において導電ペーストが厚く付
着するが、凹状面とされている分だけ導電ペーストの外
表面が平坦化される。従って、焼き付け後に外部電極
7,8の外表面7a,8aの平坦性が高められる。
On the other hand, in this embodiment, the end faces 2c,
Since 2d is a concave surface, the end face 2
c or the end face 2d is immersed and pulled up.
The conductive paste adheres thickly at the intermediate height position between c and 2d, but the outer surface of the conductive paste is flattened by the concave surface. Therefore, the flatness of the outer surfaces 7a, 8a of the external electrodes 7, 8 after baking is improved.

【0024】よって、小型化に伴い前述したツームスト
ーン現象が生じ易くなるが、本実施例の積層コンデンサ
1では、外部電極7,8の外表面7a,8aが平坦化さ
れるので、ツームストーン現象の発生を効果的に抑制す
ることができる。
Therefore, the above-mentioned tombstone phenomenon is likely to occur with the miniaturization. However, in the multilayer capacitor 1 of this embodiment, the outer surfaces 7a and 8a of the external electrodes 7 and 8 are flattened, so that the tombstone phenomenon occurs. Can be effectively suppressed.

【0025】なお、上記凹状面とする程度については、
導電ペーストの付着力によっても異なるため、一義的に
は定め得ないが、好ましくは、上記ツームストーン現象
を効果的に抑制するには、内部電極3〜6が積層されて
いる部分において外部電極7,8の外表面が平坦となる
ように決定される。
The degree of the concave surface is as follows.
Since it depends on the adhesive force of the conductive paste, it cannot be uniquely determined. However, in order to effectively suppress the tombstone phenomenon, it is preferable that the external electrode 7 be provided at the portion where the internal electrodes 3 to 6 are stacked. , 8 are determined to be flat.

【0026】また、上記凹状面の凹状の具体的な程度に
ついても、セラミック焼結体2の寸法などによって異な
るため一義的には定め得ないが、例えば、セラミック焼
結体2として、1.6×0.8×0.8mm以下の寸法
のものを用いる場合には、端面2c,2dの最外側端よ
りも最内側端が3μm以上、より好ましくは5μm以上
内側にへこんだ形状とされることが望ましく、それによ
って外部電極7,8の外表面7a,8aをより平坦とす
ることができる。
Further, the specific degree of the concave shape of the concave surface cannot be uniquely determined because it varies depending on the dimensions of the ceramic sintered body 2 and the like. In the case where a size of × 0.8 × 0.8 mm or less is used, the innermost end of the end faces 2 c and 2 d is indented 3 μm or more, more preferably 5 μm or more inward than the outermost end. Preferably, the outer surfaces 7a and 8a of the external electrodes 7 and 8 can be made flatter.

【0027】上記のように、端面2c,2dを中間高さ
位置でへこんだ凹状面とする方法については、特に限定
されないが、以下の様々な方法を例示することができ
る。第1の方法としては、セラミック焼結体2を得るに
あたって、内部電極が上面に形成されるセラミックグリ
ーンシートとして、内部電極3〜6が積層されている部
分の上下に配置されている無地のセラミックグリーンシ
ートに比べて柔らかいセラミックグリーンシートを用
い、焼成に先立ち積層体の端面を研磨剤により研磨する
方法が挙げられる。すなわち、サンドブラストなどによ
り積層体を研磨した場合、内部電極が積層されている中
央のセラミックグリーンシートが相対的に柔らかいた
め、積層体端面の中間高さ位置部分が、上方及び下方部
分に比べてより多く研磨される。よって、焼成後に、端
面2c,2dを上記凹状面とすることができる。
As described above, the method for forming the end surfaces 2c and 2d into concave surfaces concave at the intermediate height is not particularly limited, but the following various methods can be exemplified. As a first method, in obtaining the ceramic sintered body 2, plain ceramics which are arranged above and below a portion where the internal electrodes 3 to 6 are laminated as ceramic green sheets having internal electrodes formed on the upper surface. There is a method in which a ceramic green sheet softer than the green sheet is used and the end face of the laminate is polished with an abrasive prior to firing. That is, when the laminate is polished by sand blasting or the like, the middle ceramic green sheet on which the internal electrodes are laminated is relatively soft, so the intermediate height position portion of the laminate end surface is more than the upper and lower portions. Polished a lot. Therefore, after firing, the end surfaces 2c and 2d can be made the concave surfaces.

【0028】上記のように、内部電極が積層されている
セラミックグリーンシートを、無地のセラミックグリー
ンシートよりも柔らかくする方法についても、種々の方
法を用い得るが、例えば、内部電極が形成されるセラミ
ックグリーンシート中の可塑剤含有割合を相対的に高く
する方法等が挙げられる。
As described above, various methods can be used to make the ceramic green sheet on which the internal electrode is laminated softer than the plain ceramic green sheet. For example, the ceramic green sheet on which the internal electrode is formed can be used. A method of relatively increasing the content of the plasticizer in the green sheet may be used.

【0029】第2の方法は、上記内部電極が形成される
セラミックグリーンシートに比べて、上記無地のセラミ
ックグリーンシートとして、焼成時の収縮率が小さいも
のを用いる。この場合には、焼成に先立って積層体を得
た段階では、その端面は平坦であるが、焼成することに
より、上記収縮率差により、端面2c,2dの中間高さ
位置がへこみ、端面2c,2dが凹状面とされる。
In the second method, a plain ceramic green sheet having a smaller shrinkage ratio during firing is used as compared with the ceramic green sheet on which the internal electrodes are formed. In this case, at the stage where the laminate is obtained prior to firing, the end face is flat, but firing causes the intermediate surface of the end faces 2c and 2d to be dented due to the difference in shrinkage, and the end face 2c , 2d are concave surfaces.

【0030】上記のように収縮率を異ならせる方法につ
いても様々な方法を用いることができる。例えば、内部
電極が形成されるセラミックグリーンシートにおけるガ
ラスフリット含有割合を、無地のセラミックグリーンシ
ートのガラスフリット含有割合よりも高くする方法、あ
るいは内部電極が形成されるセラミックグリーンシート
の可塑剤含有割合を、無地のセラミックグリーンシート
の可塑剤含有割合よりも高くする方法などを挙げること
ができる。
As described above, various methods can be used for differentiating the contraction rate. For example, the glass frit content in the ceramic green sheet on which the internal electrode is formed is made higher than the glass frit content of the plain ceramic green sheet, or the plasticizer content of the ceramic green sheet on which the internal electrode is formed is reduced. And a method of increasing the plasticizer content ratio of the plain ceramic green sheet.

【0031】また、第3の方法として、セラミック焼結
体2を得た後に、セラミック焼結体2の端面2c,2d
の中間高さ位置部分を選択的に研磨し、端面2c,2d
を凹状面としてもよい。なお、端面2c,2dを凹状面
とする上述した各種方法は、適宜併用してもよい。
As a third method, after the ceramic sintered body 2 is obtained, the end faces 2c and 2d of the ceramic sintered body 2 are obtained.
Are selectively polished at intermediate height positions of the end faces 2c and 2d.
May be a concave surface. Note that the above-described various methods of forming the end surfaces 2c and 2d as concave surfaces may be appropriately used in combination.

【0032】次に、具体的な実験例を説明することによ
り、上記積層コンデンサの製造方法を明らかにすると共
に、ツームストーン現象が効果的に抑制されることを具
体的に説明する。
Next, the method of manufacturing the multilayer capacitor will be clarified by describing specific experimental examples, and the fact that the tombstone phenomenon is effectively suppressed will be specifically described.

【0033】チタン酸バリウムを主成分とするセラミッ
ク粉末、ポリビニルブチラール系バインダ、有機溶剤及
び可塑剤としてのジオクチルフタレートを混合し、ジオ
クチルフタレート含有割合がセラミック粉末100重量
部に対して2.5重量部である、第1のセラミックスラ
リーを得た。
A ceramic powder containing barium titanate as a main component, a polyvinyl butyral-based binder, an organic solvent and dioctyl phthalate as a plasticizer are mixed, and the content ratio of dioctyl phthalate is 2.5 parts by weight with respect to 100 parts by weight of the ceramic powder. , A first ceramic slurry was obtained.

【0034】次に、第1のセラミックスラリーと同様に
して、但し、ジオクチルフタレート含有割合がセラミッ
ク粉末100重量部に対して3.0重量部である、第2
のセラミックスラリーを用意した。
Next, in the same manner as in the first ceramic slurry, except that the content ratio of dioctyl phthalate is 3.0 parts by weight with respect to 100 parts by weight of the ceramic powder.
Was prepared.

【0035】上記第1のセラミックスラリーを用い、ド
クターブレード法により第1のセラミックグリーンシー
トを成形した。同様にして、第2のセラミックスラリー
を用い、第2のセラミックグリーンシートを成形した。
第1のセラミックグリーンシートの上面に、導電ペース
トをスクリーン印刷することにより、内部電極を形成し
た。
Using the first ceramic slurry, a first ceramic green sheet was formed by a doctor blade method. Similarly, a second ceramic green sheet was formed using the second ceramic slurry.
An internal electrode was formed on the upper surface of the first ceramic green sheet by screen printing a conductive paste.

【0036】次に、図2(a)〜(d)に示す各第1,
第2のセラミックグリーンシートを積層し、厚み方向に
加圧することによりセラミック積層体を得た。すなわ
ち、図2(b)及び(c)に示す内部電極12,14が
印刷された第1のセラミックグリーンシート11,13
を交互に70枚積層し、上下に図2(a)及び(d)に
示す無地の第2のセラミックグリーンシート15,16
をそれぞれ15枚積層し、セラミック積層体を得た。
Next, each of the first and second data shown in FIGS.
The second ceramic green sheets were laminated and pressed in the thickness direction to obtain a ceramic laminate. That is, the first ceramic green sheets 11, 13 on which the internal electrodes 12, 14 shown in FIGS. 2B and 2C are printed.
Are alternately laminated, and the upper and lower plain second ceramic green sheets 15 and 16 shown in FIGS.
Were laminated on each other to obtain a ceramic laminate.

【0037】上記のようにして得られたセラミック積層
体の第1,第2の端面(内部電極が引き出されている端
面)をサンドブラスト法により研削した。その結果、可
塑剤としてのジオクチルフタレート含有割合が多い第1
のセラミックグリーンシートが積層されている中間高さ
位置部分は、上方部分及び下方部分に比べて多く削ら
れ、端面が凹状面とされた。
The first and second end faces (the end faces from which the internal electrodes are drawn out) of the ceramic laminate obtained as described above were ground by sandblasting. As a result, the first dioctyl phthalate having a high content of
The intermediate height position portion where the ceramic green sheets are laminated is shaved more than the upper portion and the lower portion, and the end surface is a concave surface.

【0038】上記のようにして、端面が凹状面とされた
セラミック積層体を焼成し、図1に示したセラミック焼
結体2を得た。しかる後、セラミック焼結体2の端面2
c側からセラミック焼結体2を導電ペースト層に浸漬
し、引き上げることにより、端面2cを覆うように導電
ペーストを付着させた。続いて、端面2d側からセラミ
ック焼結体2を導電ペースト層に浸漬し、引き上げるこ
とにより、端面2dを覆うように導電ペースト層を形成
した。
As described above, the ceramic laminate having the concave end face was fired to obtain the ceramic sintered body 2 shown in FIG. After that, the end face 2 of the ceramic sintered body 2
The ceramic sintered body 2 was immersed in the conductive paste layer from the c side and pulled up, so that the conductive paste was applied so as to cover the end face 2c. Subsequently, the ceramic sintered body 2 was immersed in the conductive paste layer from the end face 2d side and pulled up to form a conductive paste layer so as to cover the end face 2d.

【0039】しかる後、上記端面2c,2dを覆うよう
に付着された導電ペーストを焼き付けることにより、第
1,第2の外部電極7,8を形成し、積層コンデンサ1
を得た。積層コンデンサ1の外形寸法は、1.6×0.
8×0.8mmである。
Thereafter, the first and second external electrodes 7 and 8 are formed by baking the conductive paste attached so as to cover the end surfaces 2c and 2d.
I got The external dimensions of the multilayer capacitor 1 are 1.6 × 0.
It is 8 × 0.8 mm.

【0040】上記積層コンデンサ1を得るにあたり、サ
ンドブラスト法による研削条件を変更することにより、
端面2c,2dのへこみ量を下記の表1に示すように0
μm、1μm、3μm及び5μmと変化させ、種々の積
層コンデンサを得た。そして、このようにして得られた
種々の積層コンデンサをプリント回路基板上にリフロー
半田付け法により実装し、ツームストーン現象が生じる
か否かを確認した。結果を下記の表1に示す。
In obtaining the multilayer capacitor 1 described above, by changing the grinding conditions by the sand blast method,
As shown in Table 1 below, the dent amounts of the end faces 2c and 2d are set to 0.
μm, 1 μm, 3 μm and 5 μm to obtain various multilayer capacitors. Then, the various multilayer capacitors thus obtained were mounted on a printed circuit board by a reflow soldering method, and it was confirmed whether or not the tombstone phenomenon occurred. The results are shown in Table 1 below.

【0041】なお、上記へこみ量とは、端面2c,2d
の最外側端から凹状部の最内側端までの水平方向距離を
いうものとする。
The above-mentioned dent amount is defined as the end faces 2c and 2d.
Means the horizontal distance from the outermost end to the innermost end of the concave portion.

【0042】[0042]

【表1】 [Table 1]

【0043】表1から明らかなように、端面2c,2d
のへこみ量が0μmの場合、すなわち凹状面とされてい
ない面には、1000個の積層コンデンサあたり、5個
の積層コンデンサにおいてツームストーン現象が発生し
た。
As is clear from Table 1, the end faces 2c and 2d
When the dent amount was 0 μm, that is, on the surface that was not a concave surface, a tombstone phenomenon occurred in five multilayer capacitors out of 1,000 multilayer capacitors.

【0044】これに対して、へこみ量を1μm以上と
し、端面2c,2dを凹状面とした場合、ツームストー
ン現象の発生割合を効果的に抑制することができ、特
に、へこみ量3μm以上とした場合はツームストーン現
象の発生が皆無であった。
On the other hand, when the dent amount is 1 μm or more and the end surfaces 2 c and 2 d are concave surfaces, the occurrence ratio of the tombstone phenomenon can be effectively suppressed, and particularly, the dent amount is 3 μm or more. In this case, no tombstone phenomenon occurred.

【0045】従って、端面2c,2dを凹状面とするこ
とにより、導電ペーストの塗布・焼き付けにより形成さ
れた外部電極7,8の外表面7a,8aが平坦化され、
それによってツームストーン現象の発生を効果的に抑制
し得ることがわかる。
Accordingly, by making the end surfaces 2c and 2d concave, the outer surfaces 7a and 8a of the external electrodes 7 and 8 formed by applying and baking the conductive paste are flattened,
This shows that the occurrence of the tombstone phenomenon can be effectively suppressed.

【0046】なお、上記実施例では、積層コンデンサを
例にとり説明したが、本発明に係る積層セラミック電子
部品は、積層コンデンサに限らず、積層サーミスタ、積
層バリスタ、積層圧電セラミック電子部品などの様々な
積層セラミック電子部品一般に適用することができる。
そして、積層セラミック電子部品の外形寸法が1.6×
0.8×0.8mm以下のものに適用するとより効果的
である。
Although the above embodiments have been described by taking a multilayer capacitor as an example, the multilayer ceramic electronic component according to the present invention is not limited to a multilayer capacitor, but may be various types such as a multilayer thermistor, a multilayer varistor, and a multilayer piezoelectric ceramic electronic component. The present invention can be generally applied to multilayer ceramic electronic components.
The external dimensions of the multilayer ceramic electronic component are 1.6 ×
It is more effective when applied to a member having a size of 0.8 × 0.8 mm or less.

【0047】[0047]

【発明の効果】請求項1に記載の発明に係る積層セラミ
ック電子部品では、セラミック焼結体の第1,第2の端
面が中間高さ位置でへこんだ凹状面とされているので、
第1,第2の外部電極を導電ペーストの塗布・焼き付け
により形成したとしても、第1,第2の外部電極表面が
平坦化される。従って、プリント回路基板などに例えば
リフロー半田法により実装した場合のツームストーン現
象を効果的に抑制することができ、積層セラミック電子
部品の実装作業の信頼性及び安定性を高めることが可能
となる。
In the multilayer ceramic electronic component according to the first aspect of the present invention, since the first and second end faces of the ceramic sintered body are concave at the intermediate height,
Even if the first and second external electrodes are formed by applying and baking a conductive paste, the surfaces of the first and second external electrodes are flattened. Therefore, the tombstone phenomenon when mounted on a printed circuit board or the like by, for example, the reflow soldering method can be effectively suppressed, and the reliability and stability of the mounting operation of the multilayer ceramic electronic component can be improved.

【0048】請求項2に記載の発明では、第1,第2の
端面が上記凹状面とされており、それによって外部電極
の外表面が平坦とされる。従って、プリント回路基板に
積層セラミック電子部品を実装するに際してのツームス
トーン現象を抑制することができ、積層セラミック電子
部品の実装の信頼性及び安定性を高めることができる。
According to the second aspect of the present invention, the first and second end surfaces are the concave surfaces, whereby the outer surfaces of the external electrodes are made flat. Therefore, the tombstone phenomenon at the time of mounting the multilayer ceramic electronic component on the printed circuit board can be suppressed, and the mounting reliability and stability of the multilayer ceramic electronic component can be improved.

【0049】請求項3に記載の発明に係る積層セラミッ
ク電子部品の製造方法では、内部電極が形成されるセラ
ミックグリーンシートとして、無地のセラミックグリー
ンシートよりも柔らかいセラミックグリーンシートを用
い、焼成に先立ち積層体端面を研磨剤により研磨した場
合、内部電極が形成されているセラミックグリーンシー
ト端縁が大きく研磨され、それによって端面を凹状面と
することができる。従って、焼成により、第1,第2の
端面が中間高さ位置でへこんだ凹状面とされているセラ
ミック焼結体を確実に得ることができ、請求項1または
2に記載の積層セラミック電子部品を提供することがで
きる。
In the method for manufacturing a multilayer ceramic electronic component according to the third aspect of the present invention, the ceramic green sheet on which the internal electrodes are formed is a ceramic green sheet that is softer than a plain ceramic green sheet, and is laminated before firing. When the body end face is polished with an abrasive, the edge of the ceramic green sheet on which the internal electrodes are formed is greatly polished, whereby the end face can be made concave. Therefore, it is possible to reliably obtain a ceramic sintered body in which the first and second end surfaces are concavely concave at the intermediate height position by firing, and the multilayer ceramic electronic component according to claim 1 or 2. Can be provided.

【0050】請求項4に記載の発明では、無地のセラミ
ックグリーンシートとして、焼成時の収縮率が、内部電
極が形成されているセラミックグリーンシートの収縮率
よりも小さいセラミックグリーンシートを用いるため、
焼成により得られたセラミック焼結体において、第1,
第2の端面では、内部電極が積層されている中間高さ位
置部分がへこみ、第1,第2の端面が凹状面とされる。
従って、請求項1または2に記載の積層セラミック電子
部品を提供することができる。
According to the fourth aspect of the present invention, since a ceramic green sheet having a contraction rate during firing smaller than that of the ceramic green sheet on which the internal electrodes are formed is used as the plain ceramic green sheet,
In the ceramic sintered body obtained by firing,
In the second end face, the middle height position where the internal electrodes are stacked is dented, and the first and second end faces are concave.
Therefore, the multilayer ceramic electronic component according to claim 1 or 2 can be provided.

【0051】また、請求項5に記載の発明では、内部電
極が形成されるセラミックグリーンシートとして、無地
のセラミックグリーンシートに比べてガラスフリット含
有割合が高いセラミックグリーンシートを用いるため、
無地のセラミックグリーンシートの焼成に際しての収縮
率が、内部電極が形成されるセラミックグリーンシート
の収縮率よりも小さくされる。従って、焼成後に、第
1,第2の端面が確実に凹状面とされ、請求項1または
2に記載の積層セラミック電子部品を提供することがで
きる。
According to the fifth aspect of the present invention, a ceramic green sheet having a higher glass frit content ratio than a plain ceramic green sheet is used as a ceramic green sheet on which internal electrodes are formed.
The shrinkage rate of the plain ceramic green sheet during firing is made smaller than the shrinkage rate of the ceramic green sheet on which the internal electrodes are formed. Therefore, after firing, the first and second end surfaces are surely made concave, and the multilayer ceramic electronic component according to claim 1 or 2 can be provided.

【0052】請求項6に記載の発明では、内部電極が形
成されるセラミックグリーンシートとして、無地のセラ
ミックグリーンシートに比べて可塑剤含有割合が高いセ
ラミックグリーンシートを用いるので、焼成に先立ち第
1,第2の端面を研磨した場合、内部電極が積層されて
いる中間高さ位置が上方及び下方部分に比べて大きく研
磨され、それによって第1,第2の端面を確実に凹状面
とすることができる。また、無地のセラミックグリーン
シートの焼成に際しての収縮率が、内部電極が形成され
るセラミックグリーンシートの収縮率よりも小さくされ
る。従って、焼成後に、第1,第2の端面が確実に凹状
面とされる。よって、請求項1または2に記載の積層セ
ラミック電子部品を提供することができる。
According to the sixth aspect of the present invention, since the ceramic green sheet on which the internal electrodes are formed is a ceramic green sheet having a higher plasticizer content ratio than a plain ceramic green sheet, the first and second ceramic green sheets are formed before firing. When the second end face is polished, the intermediate height position where the internal electrodes are stacked is polished larger than the upper and lower portions, thereby ensuring that the first and second end faces are concave. it can. Further, the shrinkage rate of the plain ceramic green sheet when firing is made smaller than the shrinkage rate of the ceramic green sheet on which the internal electrodes are formed. Therefore, after firing, the first and second end surfaces are surely made concave. Therefore, the multilayer ceramic electronic component according to claim 1 or 2 can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係る積層コンデンサを示す
断面図。
FIG. 1 is a sectional view showing a multilayer capacitor according to one embodiment of the present invention.

【図2】(a)〜(d)は、実施例の積層コンデンサを
得るのに用意したセラミックグリーンシート及びその上
に形成される内部電極形状を説明するための各平面図。
FIGS. 2A to 2D are plan views illustrating a ceramic green sheet prepared for obtaining a multilayer capacitor according to an embodiment and internal electrode shapes formed thereon;

【図3】従来の積層コンデンサをプリント回路基板に実
装した場合のツームストーン現象を説明するための縦断
面図。
FIG. 3 is a longitudinal sectional view for explaining a tombstone phenomenon when a conventional multilayer capacitor is mounted on a printed circuit board.

【符号の説明】[Explanation of symbols]

1…積層コンデンサ 2…セラミック焼結体 2c,2d…第1,第2の端面 3〜6…内部電極 7,8…第1,第2の外部電極 7a,8a…外表面 11,13,15,16…セラミックグリーンシート 12,14…内部電極 DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor 2 ... Ceramic sintered body 2c, 2d ... 1st, 2nd end surface 3-6 ... Internal electrode 7, 8 ... 1st, 2nd external electrode 7a, 8a ... Outer surface 11, 13, 15 , 16 ... ceramic green sheet 12, 14 ... internal electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AC03 AD03 AE00 AE02 AE03 AE04 AF06 AH00 AH05 AH09 AJ02 5E082 AA01 AB03 BC40 EE04 EE35 FG06 FG25 FG26 FG27 FG32 FG52 FG54 GG10 GG28 HH43 LL01 LL02 LL35 MM22 MM24 PP10  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AB03 AC03 AD03 AE00 AE02 AE03 AE04 AF06 AH00 AH05 AH09 AJ02 5E082 AA01 AB03 BC40 EE04 EE35 FG06 FG25 FG26 FG27 FG32 FG52 FG54 GG10 GG28 HH43LL01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 セラミック焼結体と、 前記セラミック焼結体内においてセラミック層を介して
厚み方向に重なり合うように配置された複数の内部電極
と、 前記セラミック焼結体の対向し合う第1,第2の端面に
それぞれ形成されており、かつ何れかの内部電極に電気
的に接続された第1,第2の外部電極とを備え、 前記セラミック焼結体の第1,第2の端面が中間高さ位
置でへこんだ凹状面とされていることを特徴とする、積
層セラミック電子部品。
1. A ceramic sintered body; a plurality of internal electrodes arranged so as to overlap in a thickness direction via a ceramic layer in the ceramic sintered body; And first and second external electrodes respectively formed on the end faces of the ceramic sintered body and electrically connected to any of the internal electrodes, wherein the first and second end faces of the ceramic sintered body are intermediate. A multilayer ceramic electronic component having a concave concave surface at a height position.
【請求項2】 前記第1,第2の外部電極の外表面がセ
ラミック焼結体の端面よりも平坦である、請求項1に記
載の積層セラミック電子部品。
2. The multilayer ceramic electronic component according to claim 1, wherein outer surfaces of said first and second external electrodes are flatter than end faces of said ceramic sintered body.
【請求項3】 請求項1または2に記載の積層セラミッ
ク電子部品の製造方法であって、 一方主面に内部電極が形成された複数のセラミックグリ
ーンシートと、内部電極が形成されていない無地のセラ
ミックグリーンシートとを用意する工程と、 前記内部電極が形成された複数のセラミックグリーンシ
ート積層部分の上下に前記無地のセラミックグリーンシ
ートが位置するように内部電極が形成されたセラミック
グリーンシート及び無地セラミックグリーンシートを積
層して積層体を得る工程と、 前記積層体を焼成することによりセラミック焼結体を得
る工程とを備え、 前記内部電極が形成されたセラミックグリーンシートと
して、無地のセラミックグリーンシートよりも柔らかい
セラミックグリーンシートを用い、かつ前記焼成に先立
ち積層体の端面を研磨剤により研磨する工程をさらに備
えることを特徴とする、積層セラミック電子部品の製造
方法。
3. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the plurality of ceramic green sheets having an internal electrode formed on one main surface thereof, and a plain green color having no internal electrode formed thereon. A step of preparing a ceramic green sheet; and a ceramic green sheet and a plain ceramic having an internal electrode formed thereon such that the plain ceramic green sheet is positioned above and below a plurality of laminated ceramic green sheets on which the internal electrode is formed. A step of stacking green sheets to obtain a laminate; and a step of firing the laminate to obtain a ceramic sintered body, wherein the ceramic green sheets on which the internal electrodes are formed are formed from plain ceramic green sheets. Also use a soft ceramic green sheet and prior to the firing And further comprising the step of polishing with the polishing slurry an end surface of the lamina, the method of production of a multilayer ceramic electronic component.
【請求項4】 請求項1または2に記載の積層セラミッ
ク電子部品の製造方法であって、 一方主面に内部電極が形成された複数のセラミックグリ
ーンシートと、内部電極が形成されていない無地のセラ
ミックグリーンシートとを用意する工程と、 前記内部電極が形成された複数のセラミックグリーンシ
ート積層部分の上下に前記無地のセラミックグリーンシ
ートが位置するように内部電極が形成されたセラミック
グリーンシート及び無地セラミックグリーンシートを積
層して積層体を得る工程と、 前記積層体を焼成することによりセラミック焼結体を得
る工程とを備え、 前記無地のセラミックグリーンシートとして、焼成時の
収縮率が、内部電極が形成されるセラミックグリーンシ
ートの収縮率よりも小さいセラミックグリーンシートを
用いることを特徴とする、積層セラミック電子部品の製
造方法。
4. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein a plurality of ceramic green sheets having an internal electrode formed on one main surface thereof, and a plain green color having no internal electrode formed thereon. A step of preparing a ceramic green sheet; and a ceramic green sheet and a plain ceramic having an internal electrode formed thereon such that the plain ceramic green sheet is positioned above and below a plurality of laminated ceramic green sheets on which the internal electrode is formed. A step of obtaining a laminated body by laminating green sheets; and a step of obtaining a ceramic sintered body by firing the stacked body. Use a ceramic green sheet smaller than the shrinkage of the formed ceramic green sheet. It characterized Rukoto, the method of production of a multilayer ceramic electronic component.
【請求項5】 前記内部電極が形成されるセラミックグ
リーンシートとして、無地のセラミックグリーンシート
に比べてガラスフリット含有割合が高いセラミックグリ
ーンシートを用いることを特徴とする、請求項3または
4に記載の積層セラミック電子部品の製造方法。
5. The ceramic green sheet according to claim 3, wherein the ceramic green sheet on which the internal electrode is formed is a ceramic green sheet having a higher glass frit content ratio than a plain ceramic green sheet. A method for manufacturing a multilayer ceramic electronic component.
【請求項6】 前記内部電極が形成されるセラミックグ
リーンシートとして、無地のセラミックグリーンシート
に比べて可塑剤含有割合が高いセラミックグリーンシー
トを用いることを特徴とする、請求項3または4に記載
の積層セラミック電子部品の製造方法。
6. The ceramic green sheet on which the internal electrodes are formed is a ceramic green sheet having a higher plasticizer content ratio than a plain ceramic green sheet. A method for manufacturing a multilayer ceramic electronic component.
JP21123698A 1998-07-27 1998-07-27 Manufacturing method of multilayer ceramic electronic component Expired - Lifetime JP3468110B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21123698A JP3468110B2 (en) 1998-07-27 1998-07-27 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21123698A JP3468110B2 (en) 1998-07-27 1998-07-27 Manufacturing method of multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2000049032A true JP2000049032A (en) 2000-02-18
JP3468110B2 JP3468110B2 (en) 2003-11-17

Family

ID=16602549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21123698A Expired - Lifetime JP3468110B2 (en) 1998-07-27 1998-07-27 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP3468110B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013029A (en) * 2005-07-04 2007-01-18 Murata Mfg Co Ltd Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2014110295A (en) * 2012-11-30 2014-06-12 Tdk Corp Laminated piezoelectric element and piezoelectric actuator
JP2015026730A (en) * 2013-07-26 2015-02-05 京セラ株式会社 Chip type electronic component
JP2017152621A (en) * 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor
KR101813278B1 (en) * 2011-04-19 2017-12-28 삼성전기주식회사 Multilayer ceramic capacitor
JP2018160500A (en) * 2017-03-22 2018-10-11 株式会社村田製作所 Manufacturing method of electronic parts
JP2019021927A (en) * 2018-09-14 2019-02-07 太陽誘電株式会社 Multilayer ceramic capacitor
CN111048311A (en) * 2018-10-12 2020-04-21 太阳诱电株式会社 Ceramic electronic component, method for manufacturing the same, and ceramic electronic component mounting circuit board
US11476053B2 (en) 2020-03-05 2022-10-18 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and circuit board
JP2023174113A (en) * 2022-05-27 2023-12-07 Tdk株式会社 Electronic components and electronic component manufacturing methods
JP2023174116A (en) * 2022-05-27 2023-12-07 Tdk株式会社 Electronic components and electronic component manufacturing methods
US11955287B2 (en) 2020-12-14 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11996245B2 (en) 2021-09-28 2024-05-28 Taiyo Yuden Co., Ltd. Ceramic electronic component and circuit board
US12308176B2 (en) 2022-03-10 2025-05-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013029A (en) * 2005-07-04 2007-01-18 Murata Mfg Co Ltd Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
KR101813278B1 (en) * 2011-04-19 2017-12-28 삼성전기주식회사 Multilayer ceramic capacitor
JP2014110295A (en) * 2012-11-30 2014-06-12 Tdk Corp Laminated piezoelectric element and piezoelectric actuator
JP2015026730A (en) * 2013-07-26 2015-02-05 京セラ株式会社 Chip type electronic component
CN107134365B (en) * 2016-02-26 2020-09-01 太阳诱电株式会社 Multilayer ceramic capacitor
KR102640896B1 (en) * 2016-02-26 2024-02-27 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor
KR20170101118A (en) * 2016-02-26 2017-09-05 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor
JP2017152621A (en) * 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor
CN107134365A (en) * 2016-02-26 2017-09-05 太阳诱电株式会社 Laminated ceramic capacitor
JP2018160500A (en) * 2017-03-22 2018-10-11 株式会社村田製作所 Manufacturing method of electronic parts
JP2019021927A (en) * 2018-09-14 2019-02-07 太陽誘電株式会社 Multilayer ceramic capacitor
CN111048311A (en) * 2018-10-12 2020-04-21 太阳诱电株式会社 Ceramic electronic component, method for manufacturing the same, and ceramic electronic component mounting circuit board
CN111048311B (en) * 2018-10-12 2021-12-31 太阳诱电株式会社 Ceramic electronic component, method for manufacturing the same, and ceramic electronic component mounting circuit board
US11476053B2 (en) 2020-03-05 2022-10-18 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and circuit board
US11955287B2 (en) 2020-12-14 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11996245B2 (en) 2021-09-28 2024-05-28 Taiyo Yuden Co., Ltd. Ceramic electronic component and circuit board
US12327690B2 (en) 2021-09-28 2025-06-10 Taiyo Yuden Co., Ltd. Ceramic electronic component and circuit board
US12308176B2 (en) 2022-03-10 2025-05-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2023174116A (en) * 2022-05-27 2023-12-07 Tdk株式会社 Electronic components and electronic component manufacturing methods
JP2023174113A (en) * 2022-05-27 2023-12-07 Tdk株式会社 Electronic components and electronic component manufacturing methods
JP7769588B2 (en) 2022-05-27 2025-11-13 Tdk株式会社 Electronic component and method for manufacturing electronic component

Also Published As

Publication number Publication date
JP3468110B2 (en) 2003-11-17

Similar Documents

Publication Publication Date Title
US12224122B2 (en) Electronic component, circuit board, and method of mounting electronic component on circuit board
JP5206440B2 (en) Ceramic electronic components
CN107403678B (en) Laminated coil component
JP7131658B2 (en) electronic components
TWI708273B (en) Multilayer ceramic capacitors
JP2017098524A (en) Multilayer ceramic electronic component and manufacturing method thereof
CN112242252A (en) Multilayer ceramic capacitor
JP3468110B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4586835B2 (en) Manufacturing method of electronic parts
JP7103573B2 (en) Capacitors and their manufacturing methods
JP2020053577A (en) Electronic component
JP2005159056A (en) Multilayer ceramic electronic components
JP5724262B2 (en) Electronic components
JP3944144B2 (en) Ceramic electronic component and method for manufacturing the same
JP3463610B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4501969B2 (en) Manufacturing method of electronic parts
JP2001284157A (en) Laminated ceramic electronic component
JP3460620B2 (en) Manufacturing method of ceramic laminated electronic component
KR101538594B1 (en) Ceramic electronic component and mounting structure of ceramic electronic component
KR102126415B1 (en) Multilayer capacitor
WO2024241888A1 (en) Method for producing multilayer ceramic electronic component
WO2025028600A1 (en) Multilayer ceramic capacitor
WO2025127052A1 (en) Multilayer ceramic capacitor and mounting structure
JPH09129482A (en) Method for manufacturing monolithic ceramic capacitor
JP2024149399A (en) Stacked capacitor and method for producing same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

EXPY Cancellation because of completion of term