JP2000048310A - 磁気記録装置 - Google Patents
磁気記録装置Info
- Publication number
- JP2000048310A JP2000048310A JP10217009A JP21700998A JP2000048310A JP 2000048310 A JP2000048310 A JP 2000048310A JP 10217009 A JP10217009 A JP 10217009A JP 21700998 A JP21700998 A JP 21700998A JP 2000048310 A JP2000048310 A JP 2000048310A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- write
- circuit
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 claims abstract description 4
- 230000003071 parasitic effect Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 電源投入時において、ノイズ発生の原因とな
る書き込み電流の発生を防止することのできる磁気記録
装置を提供する。 【解決手段】 磁気記録装置は磁気ディスクにデータを
書き込むための磁気ヘッド２と、磁気ヘッド２に電流を
供給するための書き込み回路１２と、書き込み回路１２
の動作を制御するためのコントローラ７とを備える。さ
らに、磁気記録装置はコントローラ７の動作の過渡期に
前記電流を遮断するバイアス回路２６を備える。
る書き込み電流の発生を防止することのできる磁気記録
装置を提供する。 【解決手段】 磁気記録装置は磁気ディスクにデータを
書き込むための磁気ヘッド２と、磁気ヘッド２に電流を
供給するための書き込み回路１２と、書き込み回路１２
の動作を制御するためのコントローラ７とを備える。さ
らに、磁気記録装置はコントローラ７の動作の過渡期に
前記電流を遮断するバイアス回路２６を備える。
Description
【０００１】
【発明の属する技術分野】本発明はフロッピーディスク
ドライブやハードディスクドライブ等の磁気記録装置に
関する。
ドライブやハードディスクドライブ等の磁気記録装置に
関する。
【０００２】
【従来の技術】従来の磁気記録装置を説明する。図４は
従来の磁気記録装置の書き込み回路の回路図である。書
き込み回路はフロッピーディスクやハードディスク等の
磁気ディスク（図示せず）にデータを書き込むための書
き込み信号を増幅して磁気ヘッド２に書き込み電流Ｉ7
又はＩ8を供給する。図４において、磁気ヘッド２の両
端は書き込み回路の出力端子２４、２５に接続されてい
る。磁気ヘッド２の中点は電源電圧Ｖｃｃに接続されて
いる。２つの入力端子４０、４１に書き込み信号が入力
される。
従来の磁気記録装置の書き込み回路の回路図である。書
き込み回路はフロッピーディスクやハードディスク等の
磁気ディスク（図示せず）にデータを書き込むための書
き込み信号を増幅して磁気ヘッド２に書き込み電流Ｉ7
又はＩ8を供給する。図４において、磁気ヘッド２の両
端は書き込み回路の出力端子２４、２５に接続されてい
る。磁気ヘッド２の中点は電源電圧Ｖｃｃに接続されて
いる。２つの入力端子４０、４１に書き込み信号が入力
される。
【０００３】入力端子４０はＮＰＮ型トランジスタＱ１
１のベースに接続されている。トランジスタＱ８のコレ
クタは電源電圧Ｖｃｃに接続されている。トランジスタ
Ｑ８のベースと電源電圧Ｖｃｃの間に定電流源回路４２
が接続されている。定電流源回路４２は電源電圧Ｖｃｃ
からトランジスタＱ８のベースに向かって電流Ｉ11を出
力する。トランジスタＱ８のエミッタとグランドの間に
は抵抗Ｒ６が接続されている。トランジスタＱ８のベー
スとグランドの間に抵抗Ｒ５が接続されている。入力端
子４１はＮＰＮ型トランジスタＱ８のベースに接続され
ている。
１のベースに接続されている。トランジスタＱ８のコレ
クタは電源電圧Ｖｃｃに接続されている。トランジスタ
Ｑ８のベースと電源電圧Ｖｃｃの間に定電流源回路４２
が接続されている。定電流源回路４２は電源電圧Ｖｃｃ
からトランジスタＱ８のベースに向かって電流Ｉ11を出
力する。トランジスタＱ８のエミッタとグランドの間に
は抵抗Ｒ６が接続されている。トランジスタＱ８のベー
スとグランドの間に抵抗Ｒ５が接続されている。入力端
子４１はＮＰＮ型トランジスタＱ８のベースに接続され
ている。
【０００４】トランジスタＱ１１のコレクタは電源電圧
Ｖｃｃに接続されている。トランジスタＱ１１のベース
と電源電圧Ｖｃｃの間に定電流源回路４３が接続されて
いる。定電流源回路４３はトランジスタＱ１１のベース
に向かって電流Ｉ12を出力する。トランジスタＱ１１の
ベースとグランドの間に抵抗Ｒ９が接続されている。ト
ランジスタＱ１１のエミッタとグランドの間には抵抗Ｒ
８が接続されている。
Ｖｃｃに接続されている。トランジスタＱ１１のベース
と電源電圧Ｖｃｃの間に定電流源回路４３が接続されて
いる。定電流源回路４３はトランジスタＱ１１のベース
に向かって電流Ｉ12を出力する。トランジスタＱ１１の
ベースとグランドの間に抵抗Ｒ９が接続されている。ト
ランジスタＱ１１のエミッタとグランドの間には抵抗Ｒ
８が接続されている。
【０００５】トランジスタＱ８のエミッタ側はＮＰＮ型
トランジスタＱ９のベースに接続されている。トランジ
スタＱ１１のエミッタ側はＮＰＮ型トランジスタＱ１０
のベースに接続されている。トランジスタＱ９のエミッ
タとトランジスタＱ１０のエミッタは接続されており、
その接続中点とグランドの間には定電流源回路２３が接
続されている。定電流源回路２３は定電流Ｉ6を出力す
る。トランジスタＱ９のコレクタは出力端子２４に接続
されている。トランジスタＱ１０のコレクタは出力端子
２５に接続されている。
トランジスタＱ９のベースに接続されている。トランジ
スタＱ１１のエミッタ側はＮＰＮ型トランジスタＱ１０
のベースに接続されている。トランジスタＱ９のエミッ
タとトランジスタＱ１０のエミッタは接続されており、
その接続中点とグランドの間には定電流源回路２３が接
続されている。定電流源回路２３は定電流Ｉ6を出力す
る。トランジスタＱ９のコレクタは出力端子２４に接続
されている。トランジスタＱ１０のコレクタは出力端子
２５に接続されている。
【０００６】図５は定電流源回路４２の内部構成を示す
回路図である。ＰＮＰ型トランジスタＱ３０のエミッタ
は抵抗Ｒ２０を介して電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ３０のコレクタは電流源５０に接続
されている。電流源５０では電流Ｉ20が出力される。ト
ランジスタＱ３０のベースはトランジスタＱ３のコレク
タとＰＮＰ型トランジスタＱ３１のベースに接続されて
いる。トランジスタＱ３０、３１のベースと寄生容量５
１が存在している。トランジスタＱ３１のエミッタは抵
抗Ｒ２１を介して電源電圧Ｖｃｃに接続されている。ト
ランジスタＱ３１のコレクタは電流Ｉ11が出力される。
回路図である。ＰＮＰ型トランジスタＱ３０のエミッタ
は抵抗Ｒ２０を介して電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ３０のコレクタは電流源５０に接続
されている。電流源５０では電流Ｉ20が出力される。ト
ランジスタＱ３０のベースはトランジスタＱ３のコレク
タとＰＮＰ型トランジスタＱ３１のベースに接続されて
いる。トランジスタＱ３０、３１のベースと寄生容量５
１が存在している。トランジスタＱ３１のエミッタは抵
抗Ｒ２１を介して電源電圧Ｖｃｃに接続されている。ト
ランジスタＱ３１のコレクタは電流Ｉ11が出力される。
【０００７】上記書き込み回路はデータの書き込みが可
能なアクティブモードと、書き込み動作が停止する非ア
クティブモードをもつように、コントローラ７によって
制御される。コントローラ７から出力される信号がＮチ
ャネル型ＭＯＳトランジスタＱ１３、Ｑ１４のゲートに
入力される。ＭＯＳトランジスタＱ１３、Ｑ１４のソー
スはそれぞれグランドに接続されている。ＭＯＳトラン
ジスタＱ１３のドレインは入力端子４１に接続され、Ｍ
ＯＳトランジスタＱ１４のドレインは入力端子４０に接
続されている。
能なアクティブモードと、書き込み動作が停止する非ア
クティブモードをもつように、コントローラ７によって
制御される。コントローラ７から出力される信号がＮチ
ャネル型ＭＯＳトランジスタＱ１３、Ｑ１４のゲートに
入力される。ＭＯＳトランジスタＱ１３、Ｑ１４のソー
スはそれぞれグランドに接続されている。ＭＯＳトラン
ジスタＱ１３のドレインは入力端子４１に接続され、Ｍ
ＯＳトランジスタＱ１４のドレインは入力端子４０に接
続されている。
【０００８】非アクティブモードのときコントローラ７
は書き込み回路に対しハイレベルの信号を出力する。こ
れにより、ＭＯＳトランジスタＱ１３、Ｑ１４がＯＮす
る。これにより、トランジスタＱ８、Ｑ１１のベースに
はグランド電圧が与えられるので、トランジスタＱ８、
Ｑ１１がＯＦＦする。これにより、トランジスタＱ９、
Ｑ１０のベースにはグランド電圧が与えられるので、ト
ランジスタＱ９、Ｑ１０はＯＦＦする。したがって、書
き込み回路は全体として動作せず、磁気ヘッド２に書き
込み電流Ｉ7又はＩ8を供給しない。
は書き込み回路に対しハイレベルの信号を出力する。こ
れにより、ＭＯＳトランジスタＱ１３、Ｑ１４がＯＮす
る。これにより、トランジスタＱ８、Ｑ１１のベースに
はグランド電圧が与えられるので、トランジスタＱ８、
Ｑ１１がＯＦＦする。これにより、トランジスタＱ９、
Ｑ１０のベースにはグランド電圧が与えられるので、ト
ランジスタＱ９、Ｑ１０はＯＦＦする。したがって、書
き込み回路は全体として動作せず、磁気ヘッド２に書き
込み電流Ｉ7又はＩ8を供給しない。
【０００９】一方、アクティブモードのときコントロー
ラ７は書き込み回路にローレベルの信号を出力する。こ
れにより、ＭＯＳトランジスタＱ１３、Ｑ１４はＯＦＦ
する。これにより、書き込み回路は入力端子４０、４１
に入力される信号に連動して磁気ヘッド２に書き込み電
流Ｉ7又はＩ8を供給することができる。
ラ７は書き込み回路にローレベルの信号を出力する。こ
れにより、ＭＯＳトランジスタＱ１３、Ｑ１４はＯＦＦ
する。これにより、書き込み回路は入力端子４０、４１
に入力される信号に連動して磁気ヘッド２に書き込み電
流Ｉ7又はＩ8を供給することができる。
【００１０】
【発明が解決しようとする課題】しかしながら、図４の
回路では磁気記録装置における電源電圧Ｖｃｃを投入し
た直後に書き込み状態でないにもかかわらず磁気ヘッド
２に書き込み電流が流れてしまうことがある。電源投入
時、電流源５０はＯＦＦして電流Ｉ20が流れないが、寄
生容量５１のに一瞬流入する電流Ｉｃがベース電流とな
ってＰＮＰ型トランジスタＱ３０、Ｑ３１のベース電流
となってトランジスタＱ３０、Ｑ３１が一瞬動作し、瞬
間的に電流Ｉ11が流れる。この瞬間にコントローラ７が
完全に立ち上がっていなければ、Ｎチャネル型ＭＯＳト
ランジスタＱ１３にハイレベルの信を与えることができ
ず、前記の瞬間的な電流Ｉ11をＭＯＳトランジスタＱ１
３で吸収することができなくなる。このようになると、
Ｑ８のベース電圧が一瞬上昇し、Ｑ８が動作状態となる
ため、出力端子２４に望ましくない書き込み電流が流れ
る。このように磁気ヘッド２に書き込み電流Ｉ7又はＩ8
が流れる可能性がある。このような電流Ｉ7又はＩ8が流
れると磁気ディスク（図示せず）にノイズが書き込まれ
ることになる。したがって、本来的には、電源をＯＮし
たときのような過渡期において磁気記録装置はこのよう
な書き込み電流Ｉ7又はＩ8を停止させることが望まし
い。
回路では磁気記録装置における電源電圧Ｖｃｃを投入し
た直後に書き込み状態でないにもかかわらず磁気ヘッド
２に書き込み電流が流れてしまうことがある。電源投入
時、電流源５０はＯＦＦして電流Ｉ20が流れないが、寄
生容量５１のに一瞬流入する電流Ｉｃがベース電流とな
ってＰＮＰ型トランジスタＱ３０、Ｑ３１のベース電流
となってトランジスタＱ３０、Ｑ３１が一瞬動作し、瞬
間的に電流Ｉ11が流れる。この瞬間にコントローラ７が
完全に立ち上がっていなければ、Ｎチャネル型ＭＯＳト
ランジスタＱ１３にハイレベルの信を与えることができ
ず、前記の瞬間的な電流Ｉ11をＭＯＳトランジスタＱ１
３で吸収することができなくなる。このようになると、
Ｑ８のベース電圧が一瞬上昇し、Ｑ８が動作状態となる
ため、出力端子２４に望ましくない書き込み電流が流れ
る。このように磁気ヘッド２に書き込み電流Ｉ7又はＩ8
が流れる可能性がある。このような電流Ｉ7又はＩ8が流
れると磁気ディスク（図示せず）にノイズが書き込まれ
ることになる。したがって、本来的には、電源をＯＮし
たときのような過渡期において磁気記録装置はこのよう
な書き込み電流Ｉ7又はＩ8を停止させることが望まし
い。
【００１１】本発明は上記課題を解決するもので、電源
をＯＮした時に、ノイズ発生の原因となる書き込み電流
の発生を防止することのできる磁気記録装置を提供する
ことを目的とする。
をＯＮした時に、ノイズ発生の原因となる書き込み電流
の発生を防止することのできる磁気記録装置を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１では、磁気ディスクにデータを書
き込むための磁気ヘッドと、前記磁気ヘッドに書き込み
電流を供給するための書き込み回路とを備えた磁気記録
装置において、電源投入時に一時的に前記書き込み回路
を不作動にし、その後作動可能状態になすバイアス遮断
回路を備えるようにしている。
に、本発明の請求項１では、磁気ディスクにデータを書
き込むための磁気ヘッドと、前記磁気ヘッドに書き込み
電流を供給するための書き込み回路とを備えた磁気記録
装置において、電源投入時に一時的に前記書き込み回路
を不作動にし、その後作動可能状態になすバイアス遮断
回路を備えるようにしている。
【００１３】このような構成によると、電源投入時に一
時遮断回路により書き込み回路の例えばバイアス電圧が
抑えられるので、書き込みデータが無いにもかかわら
ず、磁気ヘッドに過渡電流が流れて書き込みが行われて
しまうことを防止できる。従って電源投入後、バイアス
が安定するまでの間に磁気ディスクへのノイズの書き込
みを防止することができる。
時遮断回路により書き込み回路の例えばバイアス電圧が
抑えられるので、書き込みデータが無いにもかかわら
ず、磁気ヘッドに過渡電流が流れて書き込みが行われて
しまうことを防止できる。従って電源投入後、バイアス
が安定するまでの間に磁気ディスクへのノイズの書き込
みを防止することができる。
【００１４】また、本発明では上記構成において、さら
に、前記書き込み回路は、入力電極に書き込みデータが
与えられ出力電極が前記磁気ヘッドに接続された書き込
みトランジスタとして機能する第１トランジスタを有し
ており、前記一時遮断回路は第２トランジスタを備え、
該第２トランジスタのベースの寄生容量が電源投入時に
充電されることにより第２トランジスタのベース電圧が
変化することによる過渡的電流を第２トランジスタに引
き込むことにより電源投入時に前記第１トランジスタを
一時的な不作動状態から作動可能状態になすようにして
いる。
に、前記書き込み回路は、入力電極に書き込みデータが
与えられ出力電極が前記磁気ヘッドに接続された書き込
みトランジスタとして機能する第１トランジスタを有し
ており、前記一時遮断回路は第２トランジスタを備え、
該第２トランジスタのベースの寄生容量が電源投入時に
充電されることにより第２トランジスタのベース電圧が
変化することによる過渡的電流を第２トランジスタに引
き込むことにより電源投入時に前記第１トランジスタを
一時的な不作動状態から作動可能状態になすようにして
いる。
【００１５】このような構成によると、電源投入時、前
記寄生容量は充電がなされていないので、第２トランジ
スタは例えば書き込みトランジスタをＯＦＦするように
バイアスする。時間が経つにつれて寄生容量は充電され
ることにより、その電圧が上昇する。この電圧が所定値
に達すると第２トランジスタは書き込みトランジスタを
ＯＮするようにバイアスする。
記寄生容量は充電がなされていないので、第２トランジ
スタは例えば書き込みトランジスタをＯＦＦするように
バイアスする。時間が経つにつれて寄生容量は充電され
ることにより、その電圧が上昇する。この電圧が所定値
に達すると第２トランジスタは書き込みトランジスタを
ＯＮするようにバイアスする。
【００１６】また、本発明では上記構成において、さら
に、前記書き込み回路は入力電極に書き込みデータが与
えられ、出力電極が前記磁気ヘッドに接続された書き込
みトランジスタを有しており、前記一時遮断回路は、電
流源からの電流を入力とするＰＮＰ型トランジスタで構
成された第１カレントミラー回路と、第１カレントミラ
ー回路の第１出力を入力とするＮＰＮ型トランジスタで
構成された第２カレントミラー回路と、第１カレントミ
ラー回路の第２出力がベースに接続されたＰＮＰ型出力
トランジスタのコレクタと第２カレントミラー回路の出
力トランジスタとの接続点にエミッタが接続されベース
が定電圧に接続されコレクタが基準電位点に接続された
ＰＮＰ型トランジスタと、前記接続点の電圧で前記書き
込みトランジスタのバイアスを制御するようになす手段
と、から成り、前記第１カレントミラー回路を構成する
トランジスタのベース側寄生容量が電源投入時に充電さ
れるにつれて前記接続点の電圧が低レベルから一定の高
レベルに変化することを利用して前記書き込み回路のト
ランジスタを電源投入時に一時的に不作動になすように
している。
に、前記書き込み回路は入力電極に書き込みデータが与
えられ、出力電極が前記磁気ヘッドに接続された書き込
みトランジスタを有しており、前記一時遮断回路は、電
流源からの電流を入力とするＰＮＰ型トランジスタで構
成された第１カレントミラー回路と、第１カレントミラ
ー回路の第１出力を入力とするＮＰＮ型トランジスタで
構成された第２カレントミラー回路と、第１カレントミ
ラー回路の第２出力がベースに接続されたＰＮＰ型出力
トランジスタのコレクタと第２カレントミラー回路の出
力トランジスタとの接続点にエミッタが接続されベース
が定電圧に接続されコレクタが基準電位点に接続された
ＰＮＰ型トランジスタと、前記接続点の電圧で前記書き
込みトランジスタのバイアスを制御するようになす手段
と、から成り、前記第１カレントミラー回路を構成する
トランジスタのベース側寄生容量が電源投入時に充電さ
れるにつれて前記接続点の電圧が低レベルから一定の高
レベルに変化することを利用して前記書き込み回路のト
ランジスタを電源投入時に一時的に不作動になすように
している。
【００１７】このような構成によると、電源を投入する
と、電流源が動作し、第１カレントミラー回路が動作す
る。このとき、第１カレントミラー回路を構成するＰＮ
Ｐトランジスタは充分な導通度でＯＮする。第２カレン
トミラー回路を構成するＮＰＮトランジスタも同様であ
る。このとき、第１、第２カレントミラー回路の出力ト
ランジスタ同士の接続点の電圧は低レベルとなる。従っ
て、書き込みトランジスタのバイアスは殆ど無く、書き
込みトランジスタはＯＦＦとなっている。この状態は、
第１カレントミラー回路のトランジスタのベース側寄生
容量が所定値に充電されるまで続く。この間、書き込み
トランジスタはＯＦＦのままであり、磁気ヘッドの書き
込みは行われない。寄生容量が所定値に充電されると、
第１、第２カレントミラー回路のトランジスタはいずれ
も導通度が小さくなり、ベースが定電圧に接続されエミ
ッタが前記接続点に接続されたＰＮＰトランジスタがＯ
Ｎする。そのため、前記接続点の電圧は前記定電圧に一
定値（ベース・エミッタ間の導通電圧）を加えた定電圧
となり、書き込みトランジスタのバイアスを該書き込み
トランジスタが安定に動作しうる状態になす。
と、電流源が動作し、第１カレントミラー回路が動作す
る。このとき、第１カレントミラー回路を構成するＰＮ
Ｐトランジスタは充分な導通度でＯＮする。第２カレン
トミラー回路を構成するＮＰＮトランジスタも同様であ
る。このとき、第１、第２カレントミラー回路の出力ト
ランジスタ同士の接続点の電圧は低レベルとなる。従っ
て、書き込みトランジスタのバイアスは殆ど無く、書き
込みトランジスタはＯＦＦとなっている。この状態は、
第１カレントミラー回路のトランジスタのベース側寄生
容量が所定値に充電されるまで続く。この間、書き込み
トランジスタはＯＦＦのままであり、磁気ヘッドの書き
込みは行われない。寄生容量が所定値に充電されると、
第１、第２カレントミラー回路のトランジスタはいずれ
も導通度が小さくなり、ベースが定電圧に接続されエミ
ッタが前記接続点に接続されたＰＮＰトランジスタがＯ
Ｎする。そのため、前記接続点の電圧は前記定電圧に一
定値（ベース・エミッタ間の導通電圧）を加えた定電圧
となり、書き込みトランジスタのバイアスを該書き込み
トランジスタが安定に動作しうる状態になす。
【００１８】また、本発明では上記構成において、さら
に、書き込みトランジスタをＯＮ／ＯＦＦ制御すること
により書き込み回路の非アクティブモードとアクティブ
モードとを実現するコントローラを更に備えるようにし
ている。
に、書き込みトランジスタをＯＮ／ＯＦＦ制御すること
により書き込み回路の非アクティブモードとアクティブ
モードとを実現するコントローラを更に備えるようにし
ている。
【００１９】このような構成によると、書き込み回路の
書き込みトランジスタはコントローラによってＯＮ／Ｏ
ＦＦ制御される。書き込みモードのとき書き込みトラン
ジスタはＯＮされるので書き込みデータによって出力電
流が磁気ヘッドに流れて磁気ディスクにデータの書き込
みが行われる。一方、非アクティブモードのとき書き込
みトランジスタはＯＦＦされるのでたとえ書き込みデー
タが書き込み回路に入力されたとしても磁気ヘッドには
出力電流が流れず、磁気ディスクにはデータの書き込み
が行われない。電源投入時、コントローラは書き込み回
路を非アクティブモードに制御し、磁気ディスクに不要
なノイズが書き込まれないようにするが、この非アクテ
ィブモードが遅れる場合がある。この場合でも、上記一
時遮断回路によって書き込みトランジスタが一時的に不
作動状態とされるので、書き込みトランジスタがＯＮせ
ず不要なノイズを磁気ディスクに書き込んでしまうこと
がない。
書き込みトランジスタはコントローラによってＯＮ／Ｏ
ＦＦ制御される。書き込みモードのとき書き込みトラン
ジスタはＯＮされるので書き込みデータによって出力電
流が磁気ヘッドに流れて磁気ディスクにデータの書き込
みが行われる。一方、非アクティブモードのとき書き込
みトランジスタはＯＦＦされるのでたとえ書き込みデー
タが書き込み回路に入力されたとしても磁気ヘッドには
出力電流が流れず、磁気ディスクにはデータの書き込み
が行われない。電源投入時、コントローラは書き込み回
路を非アクティブモードに制御し、磁気ディスクに不要
なノイズが書き込まれないようにするが、この非アクテ
ィブモードが遅れる場合がある。この場合でも、上記一
時遮断回路によって書き込みトランジスタが一時的に不
作動状態とされるので、書き込みトランジスタがＯＮせ
ず不要なノイズを磁気ディスクに書き込んでしまうこと
がない。
【００２０】また、本発明では上記構成において、さら
に、前記書き込みトランジスタは差動増幅器を構成する
差動対トランジスタであり、該差動対トランジスタの出
力電極間に磁気ヘッドが接続されている。
に、前記書き込みトランジスタは差動増幅器を構成する
差動対トランジスタであり、該差動対トランジスタの出
力電極間に磁気ヘッドが接続されている。
【００２１】このような構成によると、信号の書き込み
の際、差動対の一方のトランジスタがＯＮのとき他方が
ＯＦＦして磁気ヘッドに一方向の電流が流れる。差動対
の一方がトランジスタがＯＦＦで他方がＯＮのときは、
前記一方向とは逆方向の電流が磁気ヘッドに流れる。
の際、差動対の一方のトランジスタがＯＮのとき他方が
ＯＦＦして磁気ヘッドに一方向の電流が流れる。差動対
の一方がトランジスタがＯＦＦで他方がＯＮのときは、
前記一方向とは逆方向の電流が磁気ヘッドに流れる。
【００２２】また、本発明では上記構成において、さら
に、前記差動対トランジスタの出力電極はコレクタであ
り、それらのコレクタにもう１つの差動対トランジスタ
のエミッタがそれぞれ接続されているとともに、前記２
対の差動対トランジスタのベース電極に書き込みデータ
が加えられ、その書き込みデータに応じて磁気ヘッドに
一方向とその逆方向に電流が流れるように構成されてい
る。
に、前記差動対トランジスタの出力電極はコレクタであ
り、それらのコレクタにもう１つの差動対トランジスタ
のエミッタがそれぞれ接続されているとともに、前記２
対の差動対トランジスタのベース電極に書き込みデータ
が加えられ、その書き込みデータに応じて磁気ヘッドに
一方向とその逆方向に電流が流れるように構成されてい
る。
【００２３】このような構成によると、信号の書き込み
の際、各差動対における一方のトランジスタがＯＮ、他
方がＯＦＦして磁気ヘッドに一方向の電流が流れる。各
差動対の一方のトランジスタがＯＦＦで他方がＯＮのと
き、磁気ヘッドに逆方向の電流が流れる。
の際、各差動対における一方のトランジスタがＯＮ、他
方がＯＦＦして磁気ヘッドに一方向の電流が流れる。各
差動対の一方のトランジスタがＯＦＦで他方がＯＮのと
き、磁気ヘッドに逆方向の電流が流れる。
【００２４】
【発明の実施の形態】＜第１の実施形態＞以下、本発明
の第１の実施形態について説明する。図１は本発明の第
１の実施形態である磁気記録装置のブロック図である。
磁気ディスク１は例えばフロッピーディスクである。磁
気ヘッド２は磁気ディスク１に記録されているデータの
読み出しと磁気ディスク１にデータの書き込みを行う。
の第１の実施形態について説明する。図１は本発明の第
１の実施形態である磁気記録装置のブロック図である。
磁気ディスク１は例えばフロッピーディスクである。磁
気ヘッド２は磁気ディスク１に記録されているデータの
読み出しと磁気ディスク１にデータの書き込みを行う。
【００２５】スピンドルモータ３は磁気ディスク１を回
転させるためのモータである。ボイスコントロールモー
タ４は磁気ヘッド２のトラッキングを調整するためのモ
ータである。リードライトプリアンプ５は磁気ヘッド２
に接続されており、磁気ヘッド２で再生された再生信号
を増幅する読み出し回路１１と、磁気ヘッド２によって
磁気ディスク１にデータを記録するための書き込み信号
を増幅する書き込み回路１２から成る。リードライトプ
リアンプ５には書き込み回路１２のバイアス電流を供給
するバイアス回路２６（図２参照）が設けられている。
転させるためのモータである。ボイスコントロールモー
タ４は磁気ヘッド２のトラッキングを調整するためのモ
ータである。リードライトプリアンプ５は磁気ヘッド２
に接続されており、磁気ヘッド２で再生された再生信号
を増幅する読み出し回路１１と、磁気ヘッド２によって
磁気ディスク１にデータを記録するための書き込み信号
を増幅する書き込み回路１２から成る。リードライトプ
リアンプ５には書き込み回路１２のバイアス電流を供給
するバイアス回路２６（図２参照）が設けられている。
【００２６】リードライトチャンネル回路６はプリアン
プ５からの再生信号の誤り訂正等の処理と、プリアンプ
５への書き込み信号を出力する。さらに、リードライト
チャンネル回路６はＰＲＭＬ（Partial Response Maxim
um Likelihood）信号処理を行う。
プ５からの再生信号の誤り訂正等の処理と、プリアンプ
５への書き込み信号を出力する。さらに、リードライト
チャンネル回路６はＰＲＭＬ（Partial Response Maxim
um Likelihood）信号処理を行う。
【００２７】コントローラ７はデジタル信号処理プロセ
ッサ１３とフラッシュメモリ１４とサーボコントローラ
１５とから成る。デジタル信号処理プロセッサ１３は磁
気記録装置の読み出しや書き込みの動作の制御を行う。
フラッシュメモリ１４は必ずしも磁気記録装置に設けら
れているものではないが、デジタル信号処理プロセッサ
１３の制御により磁気ディスク１の欠陥アドレスを格納
し、デジタル信号処理プロセッサ１３がその欠陥アドレ
スを読み出して磁気記録装置がそのアドレスにアクセス
しないようにするために設けられている。
ッサ１３とフラッシュメモリ１４とサーボコントローラ
１５とから成る。デジタル信号処理プロセッサ１３は磁
気記録装置の読み出しや書き込みの動作の制御を行う。
フラッシュメモリ１４は必ずしも磁気記録装置に設けら
れているものではないが、デジタル信号処理プロセッサ
１３の制御により磁気ディスク１の欠陥アドレスを格納
し、デジタル信号処理プロセッサ１３がその欠陥アドレ
スを読み出して磁気記録装置がそのアドレスにアクセス
しないようにするために設けられている。
【００２８】サーボコントローラ１５はあらかじめデジ
タル信号処理プロセッサ１３によって設定された動作に
自動制御するもので、制御信号をドライバ８に出力す
る。ドライバ８はスピンドルモータ３を駆動するドライ
バと、ボイスコントロールモータ４を駆動するドライバ
が設けられている。コントローラ７はインターフェース
９を介してパーソナルコンピュータ１０に接続されてい
る。
タル信号処理プロセッサ１３によって設定された動作に
自動制御するもので、制御信号をドライバ８に出力す
る。ドライバ８はスピンドルモータ３を駆動するドライ
バと、ボイスコントロールモータ４を駆動するドライバ
が設けられている。コントローラ７はインターフェース
９を介してパーソナルコンピュータ１０に接続されてい
る。
【００２９】次に、図２に基づいてリードライトプリア
ンプ５内の書き込み回路１２とバイアス回路２６の内部
構成について説明する。書き込み回路１２は入力端子２
１、２２に入力される信号の増幅を行い、出力端子２
４、２５に接続されている磁気ヘッド２に電流Ｉ7又は
Ｉ8を供給して磁気ディスク１（図１参照）にデータの
書き込みを行う。磁気ヘッド２の中点は電源電圧Ｖｃｃ
に接続されている。入力端子２１、２２にはリードライ
トチャンネル回路６からの書き込み信号が入力される。
図４の従来の書き込み回路と異なるのは、バイアス回路
２６からのバイアス電圧ＶBが書き込み回路１２におけ
る定電流源４２、４３を構成するＮＰＮ型トランジスタ
Ｑ７、Ｑ１２のベースに入力されることである。
ンプ５内の書き込み回路１２とバイアス回路２６の内部
構成について説明する。書き込み回路１２は入力端子２
１、２２に入力される信号の増幅を行い、出力端子２
４、２５に接続されている磁気ヘッド２に電流Ｉ7又は
Ｉ8を供給して磁気ディスク１（図１参照）にデータの
書き込みを行う。磁気ヘッド２の中点は電源電圧Ｖｃｃ
に接続されている。入力端子２１、２２にはリードライ
トチャンネル回路６からの書き込み信号が入力される。
図４の従来の書き込み回路と異なるのは、バイアス回路
２６からのバイアス電圧ＶBが書き込み回路１２におけ
る定電流源４２、４３を構成するＮＰＮ型トランジスタ
Ｑ７、Ｑ１２のベースに入力されることである。
【００３０】バイアス回路２６からのバイアス電圧ＶB
が書き込み回路１２におけるＮＰＮ型トランジスタＱ
７、Ｑ１２のベースに入力される。トランジスタＱ７の
コレクタとトランジスタＱ１２のコレクタはともに電源
電圧Ｖｃｃに接続されている。トランジスタＱ７のエミ
ッタとグランドの間には抵抗Ｒ４と抵抗Ｒ５の直列回路
が接続されている。抵抗Ｒ４と抵抗Ｒ５の接続中点Ｂは
入力端子２１とＮＰＮ型トランジスタＱ８のベースに接
続さている。トランジスタＱ１２のエミッタとグランド
の間には抵抗Ｒ７と抵抗Ｒ９の直列回路が接続されてい
る。抵抗Ｒ７と抵抗Ｒ９の接続中点Ｃは入力端子２２と
ＮＰＮ型トランジスタＱ１１のベースに接続されてい
る。
が書き込み回路１２におけるＮＰＮ型トランジスタＱ
７、Ｑ１２のベースに入力される。トランジスタＱ７の
コレクタとトランジスタＱ１２のコレクタはともに電源
電圧Ｖｃｃに接続されている。トランジスタＱ７のエミ
ッタとグランドの間には抵抗Ｒ４と抵抗Ｒ５の直列回路
が接続されている。抵抗Ｒ４と抵抗Ｒ５の接続中点Ｂは
入力端子２１とＮＰＮ型トランジスタＱ８のベースに接
続さている。トランジスタＱ１２のエミッタとグランド
の間には抵抗Ｒ７と抵抗Ｒ９の直列回路が接続されてい
る。抵抗Ｒ７と抵抗Ｒ９の接続中点Ｃは入力端子２２と
ＮＰＮ型トランジスタＱ１１のベースに接続されてい
る。
【００３１】トランジスタＱ８のコレクタは電源電圧Ｖ
ｃｃに接続されている。トランジスタＱ８のエミッタと
グランドの間には抵抗Ｒ６が接続されている。トランジ
スタＱ８のエミッタと抵抗Ｒ６の接続中点ＤはＮＰＮ型
トランジスタＱ９のベースに接続されている。トランジ
スタＱ１１のコレクタは電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ１１のエミッタとグランドの間には
抵抗Ｒ８が接続されている。トランジスタＱ１１のエミ
ッタと抵抗Ｒ８の接続中点ＥはＮＰＮ型トランジスタＱ
１０のベースに接続されている。
ｃｃに接続されている。トランジスタＱ８のエミッタと
グランドの間には抵抗Ｒ６が接続されている。トランジ
スタＱ８のエミッタと抵抗Ｒ６の接続中点ＤはＮＰＮ型
トランジスタＱ９のベースに接続されている。トランジ
スタＱ１１のコレクタは電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ１１のエミッタとグランドの間には
抵抗Ｒ８が接続されている。トランジスタＱ１１のエミ
ッタと抵抗Ｒ８の接続中点ＥはＮＰＮ型トランジスタＱ
１０のベースに接続されている。
【００３２】トランジスタＱ９のコレクタは出力端子２
４に接続されている。トランジスタＱ１０のコレクタは
出力端子２５に接続されている。トランジスタＱ９のエ
ミッタとトランジスタＱ１０のエミッタは接続され、そ
の接続中点とグランドの間には定電流源回路２３が接続
されている。定電流源回路２３は定電流Ｉ6を出力す
る。
４に接続されている。トランジスタＱ１０のコレクタは
出力端子２５に接続されている。トランジスタＱ９のエ
ミッタとトランジスタＱ１０のエミッタは接続され、そ
の接続中点とグランドの間には定電流源回路２３が接続
されている。定電流源回路２３は定電流Ｉ6を出力す
る。
【００３３】コントローラ７から入力される信号は書き
込み回路１２において、２つのＮチャネル型ＭＯＳトラ
ンジスタＱ１３、Ｑ１４のゲートに入力される。ＭＯＳ
トランジスタＱ１３のドレインは入力端子２１に接続さ
れている。トランジスタＱ１３のソースはグランドに接
続されている。トランジスタＱ１４のドレインは入力端
子２２に接続されている。トランジスタＱ１４のソース
はグランドに接続されている。トランジスタＱ９、Ｑ１
０と定電流源回路２３により差動増幅回路が構成され、
トランジスタＱ９、Ｑ１０のベースに入力される信号を
差動増幅する。これにより、書き込み回路１２は出力端
子２４、２５に接続された磁気ヘッド２に書き込み電流
Ｉ7又はＩ8を供給する。
込み回路１２において、２つのＮチャネル型ＭＯＳトラ
ンジスタＱ１３、Ｑ１４のゲートに入力される。ＭＯＳ
トランジスタＱ１３のドレインは入力端子２１に接続さ
れている。トランジスタＱ１３のソースはグランドに接
続されている。トランジスタＱ１４のドレインは入力端
子２２に接続されている。トランジスタＱ１４のソース
はグランドに接続されている。トランジスタＱ９、Ｑ１
０と定電流源回路２３により差動増幅回路が構成され、
トランジスタＱ９、Ｑ１０のベースに入力される信号を
差動増幅する。これにより、書き込み回路１２は出力端
子２４、２５に接続された磁気ヘッド２に書き込み電流
Ｉ7又はＩ8を供給する。
【００３４】抵抗Ｒ４、Ｒ５、Ｒ６とトランジスタＱ８
はバッファ回路を構成している。このバッファ回路はバ
イアス電圧ＶBによって動作し、入力端子２１に入力さ
れる書き込み信号を増幅して差動増幅回路を構成するト
ランジスタＱ９のベースへ出力する。抵抗Ｒ７、Ｒ８、
Ｒ９とトランジスタＱ１１はバッファ回路を構成してい
る。このバッファ回路もバイアス電圧ＶBによって動作
し、入力端子２２に入力される書き込み信号を増幅して
差動増幅回路を構成するトランジスタＱ１０のベースへ
出力する。
はバッファ回路を構成している。このバッファ回路はバ
イアス電圧ＶBによって動作し、入力端子２１に入力さ
れる書き込み信号を増幅して差動増幅回路を構成するト
ランジスタＱ９のベースへ出力する。抵抗Ｒ７、Ｒ８、
Ｒ９とトランジスタＱ１１はバッファ回路を構成してい
る。このバッファ回路もバイアス電圧ＶBによって動作
し、入力端子２２に入力される書き込み信号を増幅して
差動増幅回路を構成するトランジスタＱ１０のベースへ
出力する。
【００３５】コントローラ７は書き込み回路１２の動作
モードを制御する。アクティブモードのときコントロー
ラ７がローレベルの信号を出力する。これにより、ＭＯ
ＳトランジスタＱ１３、Ｑ１４はＯＦＦするので、トラ
ンジスタＱ８、Ｑ１１が動作状態となり書き込み回路１
２は入力端子２１、２２に入力される書き込み信号の増
幅を行い、磁気ディスク１（図１参照）へのデータを書
き込む。
モードを制御する。アクティブモードのときコントロー
ラ７がローレベルの信号を出力する。これにより、ＭＯ
ＳトランジスタＱ１３、Ｑ１４はＯＦＦするので、トラ
ンジスタＱ８、Ｑ１１が動作状態となり書き込み回路１
２は入力端子２１、２２に入力される書き込み信号の増
幅を行い、磁気ディスク１（図１参照）へのデータを書
き込む。
【００３６】一方、非アクティブモードのときコントロ
ーラ７がハイレベルの信号を出力するので、ＭＯＳトラ
ンジスタＱ１３、Ｑ１４がＯＮし、トランジスタＱ８、
Ｑ１１がＯＦＦする。そのため、トランジスタＱ９、Ｑ
１０が動作せず、書き込み回路１２は磁気ヘッド２に書
き込み電流を出力しない。このようにしてコントローラ
７は磁気記録装置の非アクティブモード時にハイレベル
の信号を出力してトランジスタＱ８〜Ｑ１１をＯＦＦし
ている。
ーラ７がハイレベルの信号を出力するので、ＭＯＳトラ
ンジスタＱ１３、Ｑ１４がＯＮし、トランジスタＱ８、
Ｑ１１がＯＦＦする。そのため、トランジスタＱ９、Ｑ
１０が動作せず、書き込み回路１２は磁気ヘッド２に書
き込み電流を出力しない。このようにしてコントローラ
７は磁気記録装置の非アクティブモード時にハイレベル
の信号を出力してトランジスタＱ８〜Ｑ１１をＯＦＦし
ている。
【００３７】バイアス回路２６において、ＰＮＰ型トラ
ンジスタＱ１のエミッタと電源電圧Ｖｃｃの間に抵抗Ｒ
１が接続されている。トランジスタＱ１のコレクタとグ
ランドの間には電流源回路２０が接続されている。トラ
ンジスタＱ１のベースとコレクタは接続されている。Ｐ
ＮＰ型トランジスタＱ２のエミッタと電源電圧Ｖｃｃの
間には抵抗Ｒ２が接続されている。トランジスタＱ２の
コレクタはＮＰＮ型トランジスタＱ４のコレクタとベー
スに接続されている。トランジスタＱ４のエミッタはグ
ランドに接続されている。トランジスタＱ４のベースは
ＮＰＮ型トランジスタＱ５のベース及びＮチャネル型Ｍ
ＯＳトランジスタＱのドレインに接続されている。Ｑの
ソースはＧＮＤに接続され、ゲートはコントローラ７に
接続されている。Ｑ４、Ｑ５、Ｑで一時遮断回路を構成
している。
ンジスタＱ１のエミッタと電源電圧Ｖｃｃの間に抵抗Ｒ
１が接続されている。トランジスタＱ１のコレクタとグ
ランドの間には電流源回路２０が接続されている。トラ
ンジスタＱ１のベースとコレクタは接続されている。Ｐ
ＮＰ型トランジスタＱ２のエミッタと電源電圧Ｖｃｃの
間には抵抗Ｒ２が接続されている。トランジスタＱ２の
コレクタはＮＰＮ型トランジスタＱ４のコレクタとベー
スに接続されている。トランジスタＱ４のエミッタはグ
ランドに接続されている。トランジスタＱ４のベースは
ＮＰＮ型トランジスタＱ５のベース及びＮチャネル型Ｍ
ＯＳトランジスタＱのドレインに接続されている。Ｑの
ソースはＧＮＤに接続され、ゲートはコントローラ７に
接続されている。Ｑ４、Ｑ５、Ｑで一時遮断回路を構成
している。
【００３８】トランジスタＱ１のベースとトランジスタ
Ｑ２のベースとＰＮＰ型トランジスタＱ３のベースは接
続されている。この接続点とＧＮＤとの間には、接合容
量や配線容量等の寄生容量２７が接続されてしまう。ト
ランジスタＱ３のエミッタと電源電圧Ｖｃｃの間には抵
抗Ｒ３が接続されている。トランジスタＱ３のコレクタ
はＮＰＮ型トランジスタＱ５のコレクタに接続されてい
る。トランジスタＱ５のエミッタはグランドに接続され
ている。トランジスタＱ３のコレクタはＰＮＰ型トラン
ジスタＱ６のエミッタに接続されている。トランジスタ
Ｑ６のベースは基準電圧ＶRに接続されている。トラン
ジスタＱ６のコレクタはグランドに接続されている。ト
ランジスタＱ６のエミッタ側Ａよりバイアス電圧ＶBが
出力される。
Ｑ２のベースとＰＮＰ型トランジスタＱ３のベースは接
続されている。この接続点とＧＮＤとの間には、接合容
量や配線容量等の寄生容量２７が接続されてしまう。ト
ランジスタＱ３のエミッタと電源電圧Ｖｃｃの間には抵
抗Ｒ３が接続されている。トランジスタＱ３のコレクタ
はＮＰＮ型トランジスタＱ５のコレクタに接続されてい
る。トランジスタＱ５のエミッタはグランドに接続され
ている。トランジスタＱ３のコレクタはＰＮＰ型トラン
ジスタＱ６のエミッタに接続されている。トランジスタ
Ｑ６のベースは基準電圧ＶRに接続されている。トラン
ジスタＱ６のコレクタはグランドに接続されている。ト
ランジスタＱ６のエミッタ側Ａよりバイアス電圧ＶBが
出力される。
【００３９】電源投入時、電流源２０はＯＦＦしている
が、カレントミラー回路を構成するトランジスタＱ１、
Ｑ２、Ｑ３のベースに寄生する寄生容量に一瞬流入する
充電電流Ｉｃがベース電流となってＰＮＰ型トランジス
タＱ１、Ｑ２、Ｑ３が一瞬動作し、Ｉ3が瞬間的に流れ
る。しかし、この瞬時に電流Ｉ2も流れており、ＮＰＮ
型トランジスタＱ４、Ｑ５も動作するため、トランジス
タＱ５のコレクタが前記Ｉ3を全て吸収し、ＶB電位を低
電位（≒ＧＮＤ）に安定させる。従って、前記Ｉ３が流
れてもトランジスタＱ７は動作状態にならず、また、ト
ランジスタＱ８も動作状態にならないためコントローラ
７の状態が完全に立ち上がっているかどうかにかかわら
ず、出力端子２４、２５に望ましくない書き込み電流が
流れない。したがって、磁気ディスク１にノイズが書き
込まれてしまうことがない。
が、カレントミラー回路を構成するトランジスタＱ１、
Ｑ２、Ｑ３のベースに寄生する寄生容量に一瞬流入する
充電電流Ｉｃがベース電流となってＰＮＰ型トランジス
タＱ１、Ｑ２、Ｑ３が一瞬動作し、Ｉ3が瞬間的に流れ
る。しかし、この瞬時に電流Ｉ2も流れており、ＮＰＮ
型トランジスタＱ４、Ｑ５も動作するため、トランジス
タＱ５のコレクタが前記Ｉ3を全て吸収し、ＶB電位を低
電位（≒ＧＮＤ）に安定させる。従って、前記Ｉ３が流
れてもトランジスタＱ７は動作状態にならず、また、ト
ランジスタＱ８も動作状態にならないためコントローラ
７の状態が完全に立ち上がっているかどうかにかかわら
ず、出力端子２４、２５に望ましくない書き込み電流が
流れない。したがって、磁気ディスク１にノイズが書き
込まれてしまうことがない。
【００４０】その後、しばらくすると、寄生容量２７に
トランジスタＱ１〜Ｑ３のベースの電圧が高くなると、
電流Ｉ3は小さくなる。同様に電流Ｉ2及びＩ4も小さく
なる。そして、トランジスタＱ５の導通度が低くなり、
コレクタ・エミッタ間のインピーダンスが大きくなる。
そのため、Ａ点の電圧ＶBは次第に高くなる。そして、
トランジスタＱ６のベースに与えられている基準電圧Ｖ
RよりもＶBE（トランジスタＱ６のベース・エミッタ間
の導通電圧）高くなったときにはトランジスタＱ６がＯ
Ｎするのでバイアス電圧ＶBはＶR＋ＶBEに安定に保たれ
る。その後、コントローラ７の出力が高レベルに設定さ
れると、端子２１、２２が低レベルに固定されて非アク
ティブモードになるとともに、Ｑにより一時遮断回路の
動作が停止される。
トランジスタＱ１〜Ｑ３のベースの電圧が高くなると、
電流Ｉ3は小さくなる。同様に電流Ｉ2及びＩ4も小さく
なる。そして、トランジスタＱ５の導通度が低くなり、
コレクタ・エミッタ間のインピーダンスが大きくなる。
そのため、Ａ点の電圧ＶBは次第に高くなる。そして、
トランジスタＱ６のベースに与えられている基準電圧Ｖ
RよりもＶBE（トランジスタＱ６のベース・エミッタ間
の導通電圧）高くなったときにはトランジスタＱ６がＯ
Ｎするのでバイアス電圧ＶBはＶR＋ＶBEに安定に保たれ
る。その後、コントローラ７の出力が高レベルに設定さ
れると、端子２１、２２が低レベルに固定されて非アク
ティブモードになるとともに、Ｑにより一時遮断回路の
動作が停止される。
【００４１】本実施形態の磁気記録装置によれば、電源
をＯＮした時のような動作の過渡期では、たとえコント
ローラ７よりもバイアス回路２６が先に動作を開始した
としてもバイアス電圧ＶBが低電圧（グランド電圧）に
なるようになっているため、トランジスタＱ７、Ｑ１２
が過渡的にＯＮすることはない。このように、バイアス
回路２６はコントローラ７の動作の過渡期において電流
Ｉ9又はＩ10を遮断する遮断回路となっているので、過
渡期に磁気ディスク１にノイズが書き込まれることがな
い。
をＯＮした時のような動作の過渡期では、たとえコント
ローラ７よりもバイアス回路２６が先に動作を開始した
としてもバイアス電圧ＶBが低電圧（グランド電圧）に
なるようになっているため、トランジスタＱ７、Ｑ１２
が過渡的にＯＮすることはない。このように、バイアス
回路２６はコントローラ７の動作の過渡期において電流
Ｉ9又はＩ10を遮断する遮断回路となっているので、過
渡期に磁気ディスク１にノイズが書き込まれることがな
い。
【００４２】その後、磁気ディスク１にデータを書き込
むときにはコントローラ７はローレベルの信号を出力し
て書き込み回路１２の書き込み動作可能なアクティブモ
ードとする。そして、リードライトチャンネル回路６か
らの信号に応じて磁気ヘッド２に書き込み電流Ｉ7又は
Ｉ8を供給し、磁気ディスク１にデータの書き込みを行
う。
むときにはコントローラ７はローレベルの信号を出力し
て書き込み回路１２の書き込み動作可能なアクティブモ
ードとする。そして、リードライトチャンネル回路６か
らの信号に応じて磁気ヘッド２に書き込み電流Ｉ7又は
Ｉ8を供給し、磁気ディスク１にデータの書き込みを行
う。
【００４３】＜第２の実施形態＞次に、本発明の第２の
実施形態について説明する。図３は本発明の第２の実施
形態である磁気記録装置の書き込み回路１２’の内部構
成を示す回路図である。本実施形態の磁気記録装置の全
体のブロック図は図１とほぼ同様である。図２の入力端
子２１、２２に代えて入力端子３０〜３３が設けられ、
入力端子３０、３１がＮＰＮ型トランジスタＱ２２、Ｑ
２１のベースにそれぞれ接続され、Ｑ２１、Ｑ２２のコ
レクタがそれぞれ出力端子３５、３６とトランジスタＱ
１７、Ｑ２０のコレクタに接続されている点が異なる。
本実施形態の磁気ディスク１はハードディスクである。
実施形態について説明する。図３は本発明の第２の実施
形態である磁気記録装置の書き込み回路１２’の内部構
成を示す回路図である。本実施形態の磁気記録装置の全
体のブロック図は図１とほぼ同様である。図２の入力端
子２１、２２に代えて入力端子３０〜３３が設けられ、
入力端子３０、３１がＮＰＮ型トランジスタＱ２２、Ｑ
２１のベースにそれぞれ接続され、Ｑ２１、Ｑ２２のコ
レクタがそれぞれ出力端子３５、３６とトランジスタＱ
１７、Ｑ２０のコレクタに接続されている点が異なる。
本実施形態の磁気ディスク１はハードディスクである。
【００４４】非アクティブモードのときコントローラ７
はハイレベルの信号を出力する。ＭＯＳトランジスタＱ
１３、Ｑ１４がＯＮする。そのため、トランジスタＱ１
６、Ｑ１９のベースは低電圧となるので、トランジスタ
Ｑ１６、Ｑ１９はＯＦＦする。これにより、トランジス
タＱ１７、Ｑ２０のベースの電圧は低電圧となり、トラ
ンジスタＱ１７、Ｑ２０はＯＦＦする。したがって、ト
ランジスタＱ１７、Ｑ２０がＯＦＦするので、磁気ヘッ
ド２に電流が流れない。このように、コントローラ７が
ハイレベルの信号を出力したときには書き込み回路１
２’は非アクティブモードとなり、磁気ヘッド２に電流
を供給しない。
はハイレベルの信号を出力する。ＭＯＳトランジスタＱ
１３、Ｑ１４がＯＮする。そのため、トランジスタＱ１
６、Ｑ１９のベースは低電圧となるので、トランジスタ
Ｑ１６、Ｑ１９はＯＦＦする。これにより、トランジス
タＱ１７、Ｑ２０のベースの電圧は低電圧となり、トラ
ンジスタＱ１７、Ｑ２０はＯＦＦする。したがって、ト
ランジスタＱ１７、Ｑ２０がＯＦＦするので、磁気ヘッ
ド２に電流が流れない。このように、コントローラ７が
ハイレベルの信号を出力したときには書き込み回路１
２’は非アクティブモードとなり、磁気ヘッド２に電流
を供給しない。
【００４５】そして、アクティブモードのときにコント
ローラ７はローレベルの信号を出力する。これにより、
ＭＯＳトランジスタＱ１３、Ｑ１４はＯＦＦする。これ
により、書き込み回路は入力端子３０〜３３に入力され
る信号に応じて磁気ヘッド２に書き込み電流Ｉ9又はＩ
10を出力する。入力端子３０、３２と入力端子３１、３
３に入力される書き込み信号は連動し同時に切り替わ
る。すなわち、トランジスタＱ２１とＱ１７が同時にＯ
Ｎすることがなく、また、トランジスタＱ２２とＱ２０
が同時にＯＮすることがないようになっている。
ローラ７はローレベルの信号を出力する。これにより、
ＭＯＳトランジスタＱ１３、Ｑ１４はＯＦＦする。これ
により、書き込み回路は入力端子３０〜３３に入力され
る信号に応じて磁気ヘッド２に書き込み電流Ｉ9又はＩ
10を出力する。入力端子３０、３２と入力端子３１、３
３に入力される書き込み信号は連動し同時に切り替わ
る。すなわち、トランジスタＱ２１とＱ１７が同時にＯ
Ｎすることがなく、また、トランジスタＱ２２とＱ２０
が同時にＯＮすることがないようになっている。
【００４６】本実施形態の磁気記録装置によれば、電源
をＯＮした時のような動作の過渡期では、たとえコント
ローラ７よりもバイアス回路２６が先に動作を開始した
としても上述のようにバイアス回路２６はコントローラ
７が安定に動作するまでバイアス電圧ＶBを低電圧に保
つようになっている。このとき、トランジスタＱ１５、
Ｑ１８がＯＦＦする。そのため、トランジスタＱ１６の
ベースに接続されている点Ｃの電圧が低電圧になる。同
様に、トランジスタＱ１９のベースに接続されている点
Ｂの電圧も低電圧になる。このため、トランジスタＱ１
６、Ｑ１９がＯＦＦとなり、トランジスタＱ１６のエミ
ッタ側の点Ｄと、トランジスタＱ１９のエミッタ側の点
Ｅはともに低電圧となる。そのため、トランジスタＱ１
７、Ｑ２０はＯＦＦする。これにより、磁気ヘッド２に
書き込み電流Ｉ9又はＩ10が流れることはない。
をＯＮした時のような動作の過渡期では、たとえコント
ローラ７よりもバイアス回路２６が先に動作を開始した
としても上述のようにバイアス回路２６はコントローラ
７が安定に動作するまでバイアス電圧ＶBを低電圧に保
つようになっている。このとき、トランジスタＱ１５、
Ｑ１８がＯＦＦする。そのため、トランジスタＱ１６の
ベースに接続されている点Ｃの電圧が低電圧になる。同
様に、トランジスタＱ１９のベースに接続されている点
Ｂの電圧も低電圧になる。このため、トランジスタＱ１
６、Ｑ１９がＯＦＦとなり、トランジスタＱ１６のエミ
ッタ側の点Ｄと、トランジスタＱ１９のエミッタ側の点
Ｅはともに低電圧となる。そのため、トランジスタＱ１
７、Ｑ２０はＯＦＦする。これにより、磁気ヘッド２に
書き込み電流Ｉ9又はＩ10が流れることはない。
【００４７】したがって、起動時にはコントローラ７が
動作するよりもバイアス回路２６に電源電圧Ｖｃｃが与
えられたとしても磁気ヘッド２に電流が流れ込まず、磁
気ディスク１にノイズが書き込まれてしまうことがな
い。その後、安定に動作を開始したときにはコントロー
ラ７はローレベルの信号を出力して書き込み回路１２’
の書き込み動作可能なアクティブモードとなる。そし
て、リードライトチャンネル回路６からの書き込み信号
に応じて磁気ヘッド２に電流を供給する。
動作するよりもバイアス回路２６に電源電圧Ｖｃｃが与
えられたとしても磁気ヘッド２に電流が流れ込まず、磁
気ディスク１にノイズが書き込まれてしまうことがな
い。その後、安定に動作を開始したときにはコントロー
ラ７はローレベルの信号を出力して書き込み回路１２’
の書き込み動作可能なアクティブモードとなる。そし
て、リードライトチャンネル回路６からの書き込み信号
に応じて磁気ヘッド２に電流を供給する。
【００４８】
【発明の効果】以上説明したように、本発明の磁気記録
装置によれば、電源投入時に一時遮断回路によって一時
的に書き込み回路が不作動にされるので書き込み回路よ
り磁気ヘッドに出力電流が流れて磁気ディスクに不要な
ノイズが書き込まれてしまうことがない。
装置によれば、電源投入時に一時遮断回路によって一時
的に書き込み回路が不作動にされるので書き込み回路よ
り磁気ヘッドに出力電流が流れて磁気ディスクに不要な
ノイズが書き込まれてしまうことがない。
【００４９】また、請求項２及び請求項３に記載の磁気
記録装置によれば、電源投入時に一時的に書き込み回路
を不作動とするのに第１トランジスタのベース側の寄生
容量を充電することに起因して発生する不要電流をＱ５
を用いて吸収するようにしたので、電源投入時のバイア
ス回路の動作を特定するのに好都合である。
記録装置によれば、電源投入時に一時的に書き込み回路
を不作動とするのに第１トランジスタのベース側の寄生
容量を充電することに起因して発生する不要電流をＱ５
を用いて吸収するようにしたので、電源投入時のバイア
ス回路の動作を特定するのに好都合である。
【００５０】また、請求項４に記載の磁気記録装置によ
れば、電源投入後に所定期間を経て書き込みトランジス
タをＯＮ／ＯＦＦ制御することにより書き込み回路を非
アクティブモードと書き込みモードを実現することがで
きる。
れば、電源投入後に所定期間を経て書き込みトランジス
タをＯＮ／ＯＦＦ制御することにより書き込み回路を非
アクティブモードと書き込みモードを実現することがで
きる。
【図１】 本発明の第１の実施形態の磁気記録装置のブ
ロック図。
ロック図。
【図２】 その磁気記録装置の書き込み回路の回路図。
【図３】 本発明の第２の実施形態の磁気記録装置の書
き込み回路の回路図。
き込み回路の回路図。
【図４】 従来の磁気記録装置の書き込み回路の回路
図。
図。
【図５】 その磁気記録装置の電流源回路４２の回路
図。
図。
１ 磁気ディスク ２ 磁気ヘッド ３ スピンドルモータ ４ ボイスコントロールモータ ５ リードライトプリアンプ ６ リードライトチャンネル回路 ７ コントローラ ８ ドライバ ９ インターフェース １０ パーソナルコンピュータ １１ 読み出し回路 １２ 書き込み回路 １３ デジタル信号処理プロセッサ １４ フラッシュメモリ １５ サーボコントローラ ２１、２２ 入力端子 ２３ 定電流源回路 ２４、２５ 出力端子 ２６ バイアス回路 ２７ 寄生容量 ３０ 第２入力端子 ３１ 第１入力端子 ３２ 第４入力端子 ３３ 第３入力端子 Ｑ１〜Ｑ３ ＰＮＰ型トランジスタ Ｑ４、Ｑ５ ＮＰＮ型トランジスタ Ｑ６ ＰＮＰ型トランジスタ Ｑ７〜Ｑ１２ ＮＰＮ型トランジスタ Ｑ１３、Ｑ１４ Ｎチャネル型ＭＯＳトランジスタ Ｑ１７ 第２ＮＰＮ型トランジスタ Ｑ２０ 第４ＮＰＮ型トランジスタ Ｑ２１ 第１ＮＰＮ型トランジスタ Ｑ２２ 第３ＮＰＮ型トランジスタ Ｒ１〜Ｒ１５ 抵抗 ＶB バイアス電圧 Ｖｃｃ 電源電圧 ＶR 基準電圧
Claims (6)
- 【請求項１】 磁気ディスクにデータを書き込むための
磁気ヘッドと、前記磁気ヘッドに書き込み電流を供給す
るための書き込み回路とを備えた磁気記録装置におい
て、 電源投入時に一時的に前記書き込み回路を不作動にし、
その後作動可能状態になすバイアス遮断回路を備えたこ
とを特徴とする磁気記録装置。 - 【請求項２】 前記書き込み回路は、入力電極に書き込
みデータが与えられ出力電極が前記磁気ヘッドに接続さ
れた書き込みトランジスタとして機能する第１トランジ
スタを有しており、前記一時遮断回路は第２トランジス
タを備え、該第２トランジスタのベースの寄生容量が電
源投入時に充電されることにより第２トランジスタのベ
ース電圧が変化することによる過渡的電流を第２トラン
ジスタに引き込むことにより電源投入時に前記第１トラ
ンジスタを一時的な不作動状態から作動可能状態になす
ことを特徴とする請求項１に記載の磁気記録装置。 - 【請求項３】 前記書き込み回路は入力電極に書き込み
データが与えられ、出力電極が前記磁気ヘッドに接続さ
れた書き込みトランジスタを有しており、 前記一時遮断回路は、電流源からの電流を入力とするＰ
ＮＰ型トランジスタで構成された第１カレントミラー回
路と、 第１カレントミラー回路の第１出力を入力とするＮＰＮ
型トランジスタで構成された第２カレントミラー回路
と、 第１カレントミラー回路の第２出力がベースに接続され
たＰＮＰ型出力トランジスタのコレクタと第２カレント
ミラー回路の出力トランジスタとの接続点にエミッタが
接続されベースが定電圧に接続されコレクタが基準電位
点に接続されたＰＮＰ型トランジスタと、 前記接続点の電圧で前記書き込みトランジスタのバイア
スを制御するようになす手段と、 から成り、前記第１カレントミラー回路を構成するトラ
ンジスタのベース側寄生容量が電源投入時に充電される
につれて前記接続点の電圧が低レベルから一定の高レベ
ルに変化することを利用して前記書き込み回路のトラン
ジスタを電源投入時に一時的に不作動になすことを特徴
とする請求項１に記載の磁気記録装置。 - 【請求項４】 書き込みトランジスタをＯＮ／ＯＦＦ制
御することにより書き込み回路の非アクティブモードと
アクティブモードとを実現するコントローラを更に備え
たことを特徴とする請求項２乃至請求項３のいずれかに
記載の磁気記録装置。 - 【請求項５】 前記書き込みトランジスタは差動増幅器
を構成する差動対トランジスタであり、該差動対トラン
ジスタの出力電極間に磁気ヘッドが接続されていること
を特徴とする請求項２乃至請求項４のいずれかに記載の
磁気記録装置。 - 【請求項６】 前記差動対トランジスタの出力電極はコ
レクタであり、それらのコレクタにもう１つの差動対ト
ランジスタのエミッタがそれぞれ接続されているととも
に、前記２対の差動対トランジスタのベース電極に書き
込みデータが加えられ、その書き込みデータに応じて磁
気ヘッドに一方向とその逆方向に電流が流れるように構
成されていることを特徴とする請求項５に記載の磁気記
録装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21700998A JP3778700B2 (ja) | 1998-07-31 | 1998-07-31 | 磁気記録装置 |
| TW088108502A TW440820B (en) | 1998-07-31 | 1999-05-25 | Magnetic recording device |
| KR1019990022431A KR100552447B1 (ko) | 1998-07-31 | 1999-06-16 | 자기기록장치 |
| US09/362,687 US6335844B1 (en) | 1998-07-31 | 1999-07-29 | Magnetic recording apparatus with a magnetic head for writing data to a magnetic disc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21700998A JP3778700B2 (ja) | 1998-07-31 | 1998-07-31 | 磁気記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000048310A true JP2000048310A (ja) | 2000-02-18 |
| JP3778700B2 JP3778700B2 (ja) | 2006-05-24 |
Family
ID=16697402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21700998A Expired - Fee Related JP3778700B2 (ja) | 1998-07-31 | 1998-07-31 | 磁気記録装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335844B1 (ja) |
| JP (1) | JP3778700B2 (ja) |
| KR (1) | KR100552447B1 (ja) |
| TW (1) | TW440820B (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5154416A (ja) * | 1974-11-07 | 1976-05-13 | Omron Tateisi Electronics Co | |
| JPS61269209A (ja) * | 1985-05-24 | 1986-11-28 | Nec Corp | 書込回路 |
| US4868691A (en) * | 1985-08-02 | 1989-09-19 | Canon Kabushiki Kaisha | Recording or reproducing apparatus |
| KR910008980Y1 (ko) * | 1987-06-30 | 1991-11-18 | 삼성전자주식회사 | 재생회로의 직류전류 누설 방지회로 |
| JPH03185604A (ja) * | 1989-12-14 | 1991-08-13 | Mitsubishi Electric Corp | ヘッドセレクト回路 |
| JP2546974B2 (ja) * | 1994-05-24 | 1996-10-23 | 日本電気アイシーマイコンシステム株式会社 | 磁気ヘッド読み書き回路 |
-
1998
- 1998-07-31 JP JP21700998A patent/JP3778700B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-25 TW TW088108502A patent/TW440820B/zh not_active IP Right Cessation
- 1999-06-16 KR KR1019990022431A patent/KR100552447B1/ko not_active Expired - Fee Related
- 1999-07-29 US US09/362,687 patent/US6335844B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6335844B1 (en) | 2002-01-01 |
| JP3778700B2 (ja) | 2006-05-24 |
| KR20000011307A (ko) | 2000-02-25 |
| TW440820B (en) | 2001-06-16 |
| KR100552447B1 (ko) | 2006-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| KR100398752B1 (ko) | 레이저 구동회로 및 이를 이용한 기록장치 | |
| US6125094A (en) | Current amplifier | |
| JP3778700B2 (ja) | 磁気記録装置 | |
| US20030227704A1 (en) | Bias circuit for magneto-resistive head | |
| US6304401B1 (en) | Magnetic reproducing apparatus that limits distortion of an output signal with increased amplification | |
| JPH06139607A (ja) | レーザダイオードの駆動回路 | |
| JP4083961B2 (ja) | 記録装置 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JP2571604B2 (ja) | 磁気記録再生装置 | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| KR100406121B1 (ko) | 파워앰프 | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| JP2004241043A (ja) | 磁気ディスクメモリ装置と書き込み方法 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP3722611B2 (ja) | 半導体装置 | |
| JPH08293102A (ja) | 磁気記録再生装置 | |
| JP2769048B2 (ja) | リードライトアンプ | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JP3128801B2 (ja) | 磁気記録再生装置の増幅器制御回路 | |
| JPH05211415A (ja) | 半導体装置 | |
| JPH11273014A (ja) | 磁気ディスク装置 | |
| JP2002269792A (ja) | レーザ駆動回路 | |
| JPS6091701A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |