JP2002269792A - レーザ駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 低耐圧のトランジスタにより高電圧で駆動さ
れる半導体レーザを制御することが困難であった。 【解決手段】 半導体レーザＬＤ及び半導体レーザＬＤ
を駆動するトランジスタ７が接続される端子２０と、半
導体レーザの制御端子２５の相互間に保護回路３３が接
続されている。この保護回路３３は端子２０の電圧をト
ランジスタ７の耐圧電圧以下に制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばデータを書
き込むことが可能なコンパクトディスク（ＣＤ−Ｒ／Ｒ
Ｗ）、デジタルバーサタイルディスク（ＤＶＤ−ＲＡ
Ｍ）、光磁気ディスク（ＭＯ）等の光ディスク記録再生
装置に適用され得るレーザ駆動回路に関する。

【０００２】

【従来の技術】光ディスク記録再生装置の半導体レーザ
装置は、半導体レーザを駆動する複数の駆動回路を有し
ている。各駆動回路は、外部から設定される電圧に応じ
て出力電流を制御するＭＯＳトランジスタを有してい
る。これら駆動回路の出力電流は加算され、この加算さ
れた出力電流を半導体レーザに供給することにより半導
体レーザが駆動される。

【０００３】

【発明が解決しようとする課題】ところで、近時、半導
体レーザの高出力化の必要性に起因してその駆動電圧は
高くなる傾向にある。この一方で、半導体レーザを駆動
する駆動回路は、消費電力低減の要求から電源電圧が低
下される傾向にある。

【０００４】上記駆動電圧が高い半導体レーザを駆動す
るためには、駆動回路を構成する素子の一部又は全部を
高耐圧の素子により構成する必要がある。しかし、駆動
回路を高耐圧の素子により構成する場合、新たな回路設
計が必要である。また、高耐圧素子と、低耐圧素子を混
在させる場合、製造プロセスが増大するという問題が発
生する。さらに、高耐圧素子により駆動回路を構成した
場合、記録パルスの特性の劣化や消費電力の増大という
問題が発生する。

【０００５】このように、駆動回路を高耐圧素子により
構成することは得策ではなく、半導体レーザの駆動電圧
より低い電圧で動作可能な駆動回路の開発が望まれてい
る。

【０００６】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、半導体レー
ザの駆動電圧以下の電圧により動作して半導体レーザを
駆動することができ、しかも、半導体レーザの駆動電圧
に耐え得るレーザ駆動回路を提供しようとするものであ
る。

【０００７】

【課題を解決するための手段】本発明のレーザ駆動回路
は、上記課題を解決するため、半導体レーザの一端が接
続されるとともに、前記半導体レーザを駆動する駆動電
流を出力するトランジスタが接続される第１の端子と、
前記半導体レーザの他端に供給される駆動電圧を制御す
るための信号を出力する第２の端子と、前記第１の端子
の電圧と基準電圧とを比較し、これら電圧の誤差電圧に
応じて前記第２の端子から出力される前記信号を制御
し、前記第１の端子の電圧を前記トランジスタの耐圧以
下に制御する保護回路とを具備している。

【０００８】前記トランジスタは第１の電圧により駆動
され、前記半導体レーザの前記駆動電圧は、前記第１の
電圧より高い第２の電圧であり、前記保護回路は前記第
１の端子の電圧を前記第１の電圧とほぼ等しい電圧以下
に制御する。

【０００９】本発明のレーザ駆動回路は、再生時の設定
電圧に応じて再生時の駆動電流を生成する第１の駆動回
路と、記録時の設定電圧に応じて記録時の駆動電流を生
成する第２の駆動回路と、半導体レーザの一端が接続さ
れるとともに、前記第１、第２の駆動回路から出力され
る駆動電流が供給される第１の端子と、前記半導体レー
ザの他端に供給される駆動電圧を制御するための信号を
出力する第２の端子と、前記第１の端子の電圧と基準電
圧とを比較し、これら電圧の誤差電圧に応じて前記第２
の端子から出力される前記信号を制御し、前記第１の端
子の電圧を第１、第２の駆動回路を構成するトランジス
タの耐圧以下に制御する保護回路とを具備している。

【００１０】前記第１、第２の駆動回路は、第１の電圧
により駆動され、前記半導体レーザの前記駆動電圧は、
前記第１の電圧より高い第２の電圧であり、前記保護回
路は前記第１の端子の電圧を前記第１の電圧とほぼ等し
い電圧以下に制御する。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１２】図１は、本発明の第１の実施形態を示すも
のであり、レーザ駆動回路の回路構成を示している。こ
のレーザ駆動回路１において、端子２には駆動電流を設
定するための設定電圧Ｖｃが供給され、端子３５には駆
動パルス信号／ＣＰが供給される。前記端子２にはＯＰ
アンプ（演算増幅器）３の非反転入力端が接続されてい
る。このＯＰアンプ３の出力端はＮチャネルＭＯＳトラ
ンジスタ４及び５のゲートに接続されている。これらト
ランジスタ４、５のソース及び基板は接地端子１２に接
続されている。

【００１３】前記トランジスタ４のドレインはＮチャネ
ルＭＯＳトランジスタ６のソースに接続され、前記トラ
ンジスタ５のドレインはＮチャネルＭＯＳトランジスタ
７のソースに接続されている。このトランジスタ７のド
レインは端子２０に接続されている。これらトランジス
タ６、７の基板は前記接地端子１２に接続されている。
トランジスタ５、７は、後述する半導体レーザＬＤの駆
動用トランジスタであり、他のトランジスタよりサイズ
が大きく設定されている。すなわち、トランジスタ４、
６のゲート幅Ｗ１を、例えばＷ１＝Ａとした場合、トラ
ンジスタ５、７のゲート幅Ｗ２は、例えばＷ２＝Ｎ×Ａ
（Ｎ＞１）に設定されている。

【００１４】また、前記トランジスタ６のドレインはＰ
チャネルＭＯＳトランジスタ８のドレイン及びゲートに
接続されるとともに、ＰチャネルＭＯＳトランジスタ９
のゲートに接続されている。これらトランジスタ８、９
はカレントミラー回路を構成しており、これらトランジ
スタ８、９のソース及び基板は電源端子２１に接続され
ている。この電源端子２１には電源Ｖｃｃが供給されて
いる。

【００１５】前記トランジスタ９のドレインはＮチャネ
ルＭＯＳトランジスタ１０のドレインに接続されてい
る。このトランジスタ１０のゲートは前記トランジスタ
６のゲートに接続されるとともに、前記電源端子２１に
接続されている。このトランジスタ１０の基板は前記接
地端子１２に接続され、ソースは前記ＯＰアンプ３の反
転入力端に接続されるとともに、抵抗１１を介して接地
端子１２に接続されている。

【００１６】一方、前記端子３５には、インバータ回路
ＩＶ１及びバッファ回路ＢＦ１の入力端が接続されてい
る。前記インバータ回路ＩＶ１は電流通路が前記電源端
子２１と接地端子１２の相互間に直列接続されたＰチャ
ネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトラン
ジスタ１４により構成されている。これらトランジスタ
１３、１４のゲートは前記端子３５に接続され、ドレイ
ンは前記トランジスタ７のゲートに接続されている。

【００１７】前記バッファ回路ＢＦ１は、電流通路が前
記電源端子２１と接地端子１２の相互間に直列接続され
たＰチャネルＭＯＳトランジスタ１５とＮチャネルＭＯ
Ｓトランジスタ１６、及び電流通路が前記電源端子２１
と接地端子１２の相互間に直列接続されたＰチャネルＭ
ＯＳトランジスタ１７とＮチャネルＭＯＳトランジスタ
１８とにより構成されている。前記トランジスタ１５、
１６のゲートは前記トランジスタ１３、１４のゲートに
接続され、これらトランジスタ１５、１６のドレインは
トランジスタ１７、１８のゲートに接続されている。こ
れらトランジスタ１７、１８のドレインはキャパシタ１
９を介して前記ＯＰアンプ３の出力端に接続されてい
る。

【００１８】一方、端子３２には、電源電圧Ｖｃｃより
高い半導体レーザＬＤの電源電圧Ｖｐが印加される。こ
の端子３２にはＮＰＮトランジスタ２３のコレクタが接
続されるとともに、抵抗２２の一端が接続されている。
この抵抗２２の他端はトランジスタ２３のベースに接続
されている。このトランジスタ２３のベースは抵抗２４
を介して端子２５に接続される。また、トランジスタ２
３のエミッタと前記端子２０の相互間には半導体レーザ
ＬＤが接続される。この半導体レーザＬＤのアノードと
接地間にはキャパシタ２６が接続されている。

【００１９】前記トランジスタ２３は、半導体レーザＬ
Ｄを含む光ピックアップから離れた位置に配置される。
トランジスタ２３には電源電圧Ｖｃｃより高い電圧Ｖｐ
が供給されるため、このトランジスタ２３の発熱量は大
きい。したがって、トランジスタ２３を光ピックアップ
から離れた位置に配置することにより、光ピックアップ
に対するトランジスタ２３の熱の影響を抑えることがで
きる。

【００２０】前記レーザ駆動回路１は、電源電圧Ｖｃｃ
により駆動される。したがって、レーザ駆動回路１の各
トランジスタは半導体レーザＬＤの電源電圧Ｖｐより低
い電圧で動作する低耐圧のトランジスタである。このた
め、レーザ駆動回路１は、前記電源電圧Ｖｐからレーザ
駆動回路１内の各トランジスタを保護する保護回路３３
を有している。

【００２１】すなわち、前記端子２０と端子２５との相
互間には、保護回路３３が接続されている。この保護回
路３３において、基準電圧生成回路２７は、基準電圧Ｖ
ｒｅｆを発生する。この基準電圧ＶｒｅｆはＯＰアンプ
２８の反転入力端に供給される。このＯＰアンプ２８の
非反転入力端は、低域通過フィルタ（ＬＰＦ）３４を介
して前記端子２０に接続される。この低域通過フィルタ
３４は例えばキャパシタ２９と、抵抗３０とにより構成
され、前記半導体レーザＬＤの駆動電流Ｉ_ＬＤに含まれ
る高周波信号成分を除去する。前記抵抗３０はＯＰアン
プ２８の非反転入力端と端子２０の相互間に直列接続さ
れ、キャパシタ２９はＯＰアンプ２８の非反転入力端と
接地間に接続されている。ＯＰアンプ２８の出力端には
ＮチャネルＭＯＳトランジスタ３１のゲートが接続され
ている。このトランジスタ３１のドレインは前記端子２
５に接続され、ソース及び基板は接地されている。

【００２２】次に、上記構成における動作について説明
する。前記設定電圧Ｖｃは端子２を介してＯＰアンプ３
の非反転入力端に供給される。このＯＰアンプ３の出力
電圧はトランジスタ４、５のゲートに供給される。トラ
ンジスタ４のドレインにはゲートに供給された電圧に応
じたドレイン電流が流れる。トランジスタ６、８には、
トランジスタ４のドレイン電流と同じ電流が流れる。こ
の電流はトランジスタ８からトランジスタ９にミラーさ
れ、トランジスタ１０に流れる。このトランジスタ１０
に流れる電流がモニタ電流Ｉｍとして抵抗１１に帰還さ
れる。モニタ電流Ｉｍに応じて抵抗１１に発生する電圧
は、端子２に供給される設定電圧Ｖｃと等しくなるよ
う、ＯＰアンプ３により帰還制御される。すなわち、モ
ニタ電流Ｉｍと設定電圧Ｖｃ、抵抗１１の抵抗値Ｒ１１
との関係は式（１）のようになる。

【００２３】 Ｉｍ＝Ｖｃ／Ｒ１１ …（１） 一方、前述したように、トランジスタ５のゲート幅Ｗ２
はトランジスタ４のゲート幅Ｗ１のＮ倍に設定されてい
る。このため、半導体レーザＬＤの駆動電流Ｉ _ＬＤは、
式（２）に示すように、モニタ電流ＩｍのＮ倍となる。

【００２４】 Ｉ_ＬＤ＝Ｉｍ×Ｎ …（２） トランジスタ５により生成される駆動電流Ｉ_ＬＤは、ト
ランジスタ７、端子２０を介して半導体レーザＬＤに供
給される。すなわち、端子３５に供給される駆動パルス
信号／ＣＰは、インバータ回路ＩＶ１を介してトランジ
スタ７のゲートに供給される。このため、トランジスタ
７は駆動パルス信号／ＣＰに応じてオン、オフされ、前
記駆動電流Ｉ_ＬＤがトランジスタ７、端子２０を介して
半導体レーザＬＤに供給される。

【００２５】トランジスタ７のスイッチング動作に伴
い、トランジスタ４、５のゲート電圧が変動する。この
ゲート電圧の変動は、トランジスタ７のゲートに供給さ
れる駆動パルス信号／ＣＰの反転信号と逆相の信号をキ
ャパシタ１９を介してトランジスタ４、５のゲートに供
給することにより抑えることができる。したがって、駆
動電流Ｉ_ＬＤに切替ノイズが重畳されることを防止で
き、安定な駆動電流Ｉ_ＬＤを発生することができる。

【００２６】また、前記保護回路３３は、端子２０の電
圧をトランジスタ７の耐圧電圧以下に制御する。すなわ
ち、ＯＰアンプ２８は、基準電圧生成回路２７から供給
される基準電圧Ｖｒｅｆと低域通過フィルタ回路３４を
介して供給される端子２０の電圧を比較し、これらの誤
差電圧を出力する。この誤差電圧はトランジスタ３１の
ゲートに供給される。このトランジスタ３１は、誤差電
圧に応じてトランジスタ２３のベース電圧を制御する。
このため、トランジスタ２３のエミッタ電圧、すなわ
ち、半導体レーザＬＤのアノード電圧ＶＬＤＡ（半導体
レーザＬＤの駆動電圧）が制御され、端子２０の電圧が
トランジスタ７の耐圧電圧以下に制御される。尚、抵抗
２２、２４は半導体レーザＬＤの電源電圧Ｖｐを分圧
し、トランジスタ２３のベース電圧を制御するとともに
に端子２５の端子電圧Ｖｃｎｔをトランジスタ３１の耐
圧電圧以下にしている。

【００２７】上記第１の実施形態によれば、レーザ駆動
回路１の内部に保護回路３３を設け、この保護回路３３
のＯＰアンプ２８により、半導体レーザＬＤの駆動電流
Ｉ_{Ｌ Ｄ}を出力するトランジスタ７が接続される端子２０
の電圧と基準電圧生成回路２７から出力される基準電圧
Ｖｒｅｆとを比較し、このＯＰアンプ２８の出力電圧に
応じて半導体レーザＬＤにレーザ駆動電圧（半導体レー
ザＬＤのアノード電圧ＶＬＤＡ）を供給するトランジス
タ２３を制御している。したがって、レーザ駆動回路の
電源電圧Ｖｃｃより高い駆動電圧により駆動される半導
体レーザＬＤを使用する際において、端子２０の電圧を
トランジスタ７の耐圧以下となるように制御できるた
め、低耐圧のトランジスタによりレーザ駆動回路を構成
できる。このため、レーザ駆動回路内に低耐圧素子と高
耐圧素子を設ける必要がないため、製造プロセスの増大
を防止でき、製造コストの高騰を抑え得る利点を有して
いる。

【００２８】また、半導体レーザＬＤを駆動するトラン
ジスタ７は、ＮチャネルＭＯＳトランジスタにより構成
されている。このため、高速な動作が可能であり、レー
ザ駆動回路１の高周波特性を向上させることが可能であ
る。

【００２９】（第２の実施形態）図２は、本発明の第２
の実施形態を示すものであり、レーザ駆動回路を用いた
ＣＤ−Ｒ等に適用される半導体レーザ装置を示してい
る。

【００３０】この半導体レーザ装置において、レーザ駆
動回路４１の端子４２、４３、４４、４５には、再生時
の駆動電流を設定する再生時駆動電流設定電圧ＶＲＤ
Ｃ、記録時の駆動電流を設定する記録時駆動電流設定電
圧ＶＷＤＣ１、記録時のオーバードライブ電流を設定す
るオーバードライブ電流設定電圧ＶＷＤＣ２、消去時の
駆動電流を設定する消去時駆動電流設定電圧ＶＥＤＣが
それぞれ供給される。これら設定電圧ＶＲＤＣ、ＶＷＤ
Ｃ１、ＶＷＤＣ２、ＶＥＤＣは、それぞれ駆動回路４
６、４７、４８、４９の一方入力端に供給される。これ
ら駆動回路４６、４７、４８、４９は図１に示すレーザ
駆動回路１のうち保護回路３３を除く構成とされてい
る。各駆動回路４６、４７、４８、４９の一方入力端子
は、図１の端子２に相当する。

【００３１】また、端子５０、５１、５２、５３、５
４、５５には、駆動回路をオン、オフする制御信号ＥＮ
ＢＬ、半導体レーザのオン、オフを設定する制御信号／
ＯＵＴＲ、記録パルス信号／ＯＵＴＷ１、オーバードラ
イブ記録パルス信号／ＯＵＴＷ２、消去パルス信号／Ｏ
ＵＴＥ、後述する高周波信号重畳回路５７をオン、オフ
制御する制御信号ＨＦＭがそれぞれ供給される。これら
信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵＴＷ
２、／ＯＵＴＥ、ＨＦＭはロジック回路５６に供給され
る。

【００３２】このロジック回路５６は、図３に示すよう
に、信号ＥＮＢＬ、／ＯＵＴＲ、／ＯＵＴＷ１、／ＯＵ
ＴＷ２、／ＯＵＴＥ、ＨＦＭに応じて、再生時の駆動パ
ルス信号ＣＰＲ、記録時の駆動パルス信号ＣＰＷ１、記
録時オーバードライブの駆動パルス信号ＣＰＷ２、消去
時の駆動パルス信号ＣＰＥ、高周波信号重畳回路５７の
駆動パルス信号ＣＰＨＦＭを生成する。前記駆動パルス
信号ＣＰＲ、ＣＰＷ１、ＣＰＷ２、ＣＰＥは、前記駆動
回路４６、４７、４８、４９の他方入力端子（図１の端
子３５に相当する）にそれぞれ供給され、前記駆動パル
ス信号ＣＰＨＦＭは高周波信号重畳回路５７を構成する
発振器（ＯＳＣ）５７ａに供給される。

【００３３】各駆動回路４６、４７、４８、４９は、各
設定電圧ＶＲＤＣ、ＶＷＤＣ１、ＶＷＤＣ２、ＶＥＤ
Ｃ、及び各駆動パルス信号ＣＰＲ、ＣＰＷ１、ＣＰＷ
２、ＣＰＥに応じて、図３に示すように、再生電流Ｉｄ
ｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉ
ｄｗ２、消去電流Ｉｄｅを生成し、これら電流Ｉｄｒ、
Ｉｄｗ１、Ｉｄｗ２、Ｉｄｅを出力する。また、再生
時、及び消去時において、再生電流Ｉｄｒ、消去電流Ｉ
ｄｅには、高周波信号重畳回路５７から供給される高周
波信号が重畳される。

【００３４】図３に示すように、光ディスクに記録され
たデータの再生、消去、及び光ディスクに対するデータ
の記録動作において、半導体レーザを駆動するための駆
動電流は再生電流Ｉｄｒをベースとして生成される。す
なわち、消去時には再生電流Ｉｄｒに消去電流Ｉｄｅが
重畳され、記録時には記録電流Ｉｄｗ１、記録時オーバ
ードライブ電流Ｉｄｗ２がさらに重畳される。このよう
にして生成された駆動電流Ｉ_LDは、端子５８に接続され
た半導体レーザＬＤに供給される。

【００３５】また、レーザ駆動回路４１の端子５９に
は、再生又は消去時における前記重畳電流の振幅を設定
する切り換え信号Ａｓｅｔが供給される。この切り換え
信号Ａｓｅｔは前記発振器５７ａに接続された増幅器５
７ｂに供給される。さらに、端子６０、６１、６２には
抵抗６３、６４、６５がそれぞれ接続されている。抵抗
６３は再生時における前記発振器５７ａの発振振幅を調
整する抵抗、抵抗６４は消去時における前記発振器５７
ａの発振振幅を調整する抵抗であり、これら抵抗６３、
６４は前記増幅器５７ｂに接続されている。また、前記
抵抗６５は発振器５７ａの発振周波数を調整する抵抗で
あり、発振器５７ａに接続されている。

【００３６】また、端子７０は電源電圧Ｖｃｃが供給さ
れる電源端子であり、端子７１、７２は接地端子であ
る。

【００３７】一方、端子３２には、電源電圧Ｖｃｃより
高い半導体レーザＬＤの電源電圧Ｖｐが印加される。こ
の端子３２にはＮＰＮトランジスタ２３のコレクタが接
続されるとともに、抵抗２２の一端が接続されている。
この抵抗２２の他端はトランジスタ２３のベースに接続
されている。このトランジスタ２３のベースは抵抗２４
を介して端子７３に接続される。

【００３８】また、トランジスタ２３のエミッタと前記
端子５８の相互間には半導体レーザＬＤが接続される。
この半導体レーザＬＤのアノードと接地間にはキャパシ
タ２５が接続されている。このキャパシタ２５には、レ
ーザ駆動回路４１の動作時に、前記高周波信号重畳回路
５７から出力される高周波信号が、図示矢印に示す経路
で流れる。

【００３９】さらに、トランジスタ２３のベースには、
図示せぬ外部回路より制御信号Ｃｓが供給されている。
この制御信号Ｃｓは、例えば半導体レーザＬＤが非動作
時にトランジスタ２３をオフ状態とし、半導体レーザＬ
Ｄに対する電源の供給を停止する。

【００４０】前記端子５８と端子７３の相互間には、保
護回路７４が接続されている。この保護回路７４の構成
は図１に示す保護回路３３と同様である。すなわち、基
準電圧生成回路２７は、基準電圧Ｖｒｅｆを発生する。
この基準電圧ＶｒｅｆはＯＰアンプ２８の反転入力端に
供給される。このＯＰアンプ２８の非反転入力端は、低
域通過フィルタ（ＬＰＦ）３４を介して前記端子５８に
接続される。この低域通過フィルタ３４は、図１と同様
にキャパシタと、抵抗とにより構成されている。ＯＰア
ンプ２８の出力端にはＮチャネルＭＯＳトランジスタ３
１のゲートが接続されている。このトランジスタ３１の
ドレインは前記端子７３に接続され、ソース及び基板は
接地されている。

【００４１】上記保護回路７４の動作は、図１に示す保
護回路３３と同様であり、駆動回路４６〜４９を構成す
るトランジスタの耐圧以下に保持するよう、端子５８の
電圧を制御する。

【００４２】図４は、上記保護回路７４の動作を示すも
のであり、図４（ａ）は、半導体レーザＬＤの駆動電流
Ｉ_ＬＤを示し、図４（ｂ）は、半導体レーザＬＤのアノ
ード電圧ＶＬＤＡを示し、図４（ｃ）は、半導体レーザ
ＬＤのカソード電圧ＶＬＤＫ（レーザ駆動回路４１の端
子５８の電圧）を示している。図４（ｂ）（ｃ）に示す
ように、半導体レーザＬＤのアノード電圧ＶＬＤＡが上
昇した場合においても、半導体レーザＬＤのカソード電
圧ＶＬＤＫは、ほぼ電源電圧Ｖｃｃに保持される。した
がって、レーザ駆動回路４１を構成する低耐圧のトラン
ジスタを保護することができる。

【００４３】上記第２の実施形態によれば、再生電流Ｉ
ｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流
Ｉｄｗ２、消去電流Ｉｄｅを図１に示す構成と同様の駆
動回路４６、４７、４８、４９により生成している。こ
のため、消費電流を大幅に削減することができるととも
に、高速動作が可能なレーザ駆動回路を構成できる。

【００４４】しかも、保護回路７４は、半導体レーザＬ
Ｄのカソード及び駆動回路４６、４７、４８、４９の出
力端が接続される端子５８の電圧をほぼ電源電圧Ｖｃｃ
に保持している。このため、駆動回路４６、４７、４
８、４９を含むレーザ駆動回路４１を低耐圧のトランジ
スタにより構成することができるため、製造プロセスの
増大を防止できるとともに、製造コストの高騰を抑える
ことができる。

【００４５】図５は、本発明の第３の実施形態を示すも
のであり、図２と同一部分には同一符号を付し、異なる
部分についてのみ説明する。第３の実施形態において、
半導体レーザＬＤのアノードと端子３２の相互間にはＰ
ＮＰトランジスタ８０が接続されている。このトランジ
スタ８０のベースは抵抗２４を介して前記端子７３に接
続されている。

【００４６】上記第３の実施形態によれば、半導体レー
ザＬＤにＰＮＰトランジスタ８０を介して電源を供給し
ている。ＰＮＰトランジスタ８０はロスが少ないため、
電源電圧が低下した場合においても、半導体レーザＬＤ
に適切な駆動電圧を供給することができる利点を有して
いる。

【００４７】尚、本発明は、上記実施形態に限定される
ものではなく、本発明の要旨を変えない範囲において種
々変形実施可能なことは勿論である。

【００４８】

【発明の効果】以上、詳述したように本発明によれば、
半導体レーザの駆動電圧未満の電圧により動作して半導
体レーザを駆動することができ、しかも、半導体レーザ
の駆動電圧に耐え得るレーザ駆動回路を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す回路図。

【図２】本発明の第２の実施形態を示す構成図。

【図３】図２の動作を示す波形図。

【図４】図２の保護回路の動作を示す波形図。

【図５】本発明の第３の実施形態を示す構成図。

【符号の説明】

４１…レーザ駆動回路、 ３、２８…ＯＰアンプ、 ２７…基準電圧発生回路、 ＩＶ１…インバータ回路、 ＢＦ１…バッファ回路、 ７…トランジスタ、 ３３、７４…保護回路、 ＬＤ…半導体レーザ、 ４６、４７、４８、４９…駆動回路。

フロントページの続き (72)発明者 森本 誠 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 佐藤 輝忠 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5D119 AA33 AA37 BA01 DA01 DA05 FA05 HA68 5F073 BA05 GA18 GA32

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体レーザの一端が接続されるととも
   に、前記半導体レーザを駆動する駆動電流を出力するト
   ランジスタが接続される第１の端子と、 前記半導体レーザの他端に供給される駆動電圧を制御す
   るための信号を出力する第２の端子と、 前記第１の端子の電圧と基準電圧とを比較し、これら電
   圧の誤差電圧に応じて前記第２の端子から出力される前
   記信号を制御し、前記第１の端子の電圧を前記トランジ
   スタの耐圧以下に制御する保護回路とを具備することを
   特徴とするレーザ駆動回路。
2. 【請求項２】 前記トランジスタは第１の電圧により駆
   動され、前記半導体レーザの前記駆動電圧は、前記第１
   の電圧より高い第２の電圧であり、前記保護回路は前記
   第１の端子の電圧を前記第１の電圧とほぼ等しい電圧以
   下に制御することを特徴とする請求項１記載のレーザ駆
   動回路。
3. 【請求項３】 再生時の設定電圧に応じて再生時の駆動
   電流を生成する第１の駆動回路と、 記録時の設定電圧に応じて記録時の駆動電流を生成する
   第２の駆動回路と、 半導体レーザの一端が接続されるとともに、前記第１、
   第２の駆動回路から出力される駆動電流が供給される第
   １の端子と、 前記半導体レーザの他端に供給される駆動電圧を制御す
   るための信号を出力する第２の端子と、 前記第１の端子の電圧と基準電圧とを比較し、これら電
   圧の誤差電圧に応じて前記第２の端子から出力される前
   記信号を制御し、前記第１の端子の電圧を第１、第２の
   駆動回路を構成するトランジスタの耐圧以下に制御する
   保護回路とを具備することを特徴とするレーザ駆動回
   路。
4. 【請求項４】 前記第１、第２の駆動回路は、第１の電
   圧により駆動され、前記半導体レーザの前記駆動電圧
   は、前記第１の電圧より高い第２の電圧であり、前記保
   護回路は前記第１の端子の電圧を前記第１の電圧とほぼ
   等しい電圧以下に制御することを特徴とする請求項３記
   載のレーザ駆動回路。