HK1119793A - 用於廣泛電源電壓範圍的有效電荷泵 - Google Patents

Description

用于广泛电源电压范围的有效电荷泵

技术领域

本发明涉及一种Dickson电荷泵。更明确地说，本发明涉及一种可以高电源电压或低电源电压操作的Dickson电荷泵。

背景技术

当前正广泛利用非易失性数字数据存储器装置。例如个人数据助理(PDA)、蜂窝式电话和电子笔记本等各种消费品需要非易失性存储器装置来在大容量紧支柱中存储信息。

非易失性存储器装置的缺点是与其操作相关联的高功率消耗率。功率消耗率显然对例如上文所列举装置等便携式产品具有重要意义，因为此类装置通常是电池供能的。

操作此类存储器所消耗的大部分电力去往电荷泵电路，所述电荷泵电路经设置以将电压值升高到电源电平(通常为电池电压电平)以上以进一步向集成在存储器装置中的电路的一部分供电。此电力消耗是由于在非易失性存储器装置中执行例如编程和擦除操作等基本操作所需的高电压引起的。在利用低电压电源电路的情况下，读取操作以及编程和擦除电压高于电源电压。

因此，提供利用尽可能小的电源排出来进行操作的电荷泵电路是非常重要的，且当前集成电路的电源电压日益降低的趋势只能够增加此重要性。

参看图1，典型四级Dickson电荷泵装置的电路图包括串联连接的二极管D₁到D₅，其中耦合电容器C₁到C₄每一者连接到所述二极管D₁到D₅之间的节点。Dickson电荷泵电路还包括输出电容器C_L。所述输出电容器C_L与外部负载103并联连接。输入时钟脉冲CLK_A与CLK_B相对于彼此具有相反相位。将时钟脉冲CLK_A和CLK_B输入到时钟驱动器101。时钟驱动器101具备电源电压V_DD(未图示)。时钟脉冲CLK_A和CLK_B的输出相位分别表示为φ1和φ2。将时钟脉冲相位φ1馈入到电容器C₁和C₃，而将时钟脉冲相位φ2馈入到电容器C₂和C₄。

在其中恒定电流I_out通过外部负载103流出的稳定状态下，去往电荷泵装置的输入电流是来自输入电压V_DD的电流与从时钟驱动器提供的电流的总和。这些电流如下文描述那样，而不管向任何杂散电路电容充电电流或从任何杂散电路电容放电电流。在其中φ1为“高”(即，逻辑“1”)且φ2为“低”(即，逻辑“0”)的时钟周期期间，平均电流2′(I_out)在图式中如实线箭头描绘的方向上流动通过多个路径中的每一者。

在其中φ1为“低”且φ2为“高”的随后时钟周期期间，平均电流2′(I_out)在图式中如虚线箭头描绘的方向上流动通过所述多个路径中的每一者。在整个时钟循环内这些前述电流的每一者的平均电流是I_out。在稳定状态下来自电荷泵装置的增大电压可等式(1)表达，

V_out＝V_in-V_d+n(V_φ′-V₁-V_d)    (1)

其中V_φ′指的是每个连接节点处通过时钟脉冲变化经由耦合电容器诱发的电压幅值；V₁表示由于输出电流I_out引起的电源降；V_in表示输入电压，其通常在正升压时设置为V_DD且在负升压时设置为0伏；V_d指的是前向偏置二极管电压；且n表示泵浦级的数量。

另外，V₁和V_φ′由以下等式表达

其中C₁表示电容器C₁到C₄中的一者的时钟耦合电容；C_s是每个连接节点处的杂散电容；V_φ是时钟脉冲的幅值；f是时钟脉冲的频率；且T是时钟脉冲的时钟周期。通过下式计算电荷泵装置的功率效率η，而不管从时钟驱动器向杂散电容器充电电流或从杂散电容器向时钟驱动器放电电流且假定V_in＝V_DD，

因而，电荷泵装置通过使用二极管作为电荷转移装置连续将电子电荷转移到下一级来升高电压。然而，MOS晶体管比PN结二极管容易实施在半导体集成电路中，这是由于制作过程中的制作兼容性的缘故。

因此，MOS晶体管(如图1B指示)替代图1A的二极管D₁到D₅用作电荷转移装置。通过使用MOS晶体管，等式(1)中的V_d用V_th替代，其中V_th表示MOS晶体管的阈值电压。

图2展示可用于驱动图1A和图1B所示的任一Dickson电荷泵电路的简单环形振荡器。所述环形振荡器是由许多串联连接的反相器元件203₁、203₂、……、203₅组成的。输入与非门201提供一种用于当在与非门201的第一输入(标记为“clk_en”)处呈现低电压信号时禁用振荡器的构件。每个振荡器输出产生信号clk和其在clk_en处的信号为低时时是稳定的(即，φ1＝1，φ2＝0)。当启用时，输入与非门201将来自与非门201的第二输入的信号反相。接着将所述信号通过反相器元件203₁、203₂、……、203₅传播回与非门201的第二输入。这个过程继续进行，直到clk_en处的启用信号回到低为止。将信号传播回第二输入所花费的时间量由反相器元件203₁、203₂、……、203₅中每一者的延迟确定。此反相器延迟取决于电源电压V_DD；电源电压V_DD确定可施加到反相器元件203₁、203₂、……、203₅中每一者内的晶体管的最大栅极-源极电压。栅极-源极电压确定用于反相器元件203₁、203₂、……、203₅中每一者的电流驱动，从而确定传播延迟。将以f₁呈现的信号提供到第一时钟驱动器部分204，所述第一时钟驱动器部分204由与非门205、第一反相器207₁和第二反相器207₂组成，所述元件均以串联方式彼此连接。第一时钟驱动器部分204产生输出“clk”。将具有f₀的信号提供到第二时钟驱动部分208，所述第二时钟驱动部分208由与非门209、第一反相器211₁和第二反相器211₂组成，所述元件均以串联方式彼此连接。第二时钟驱动器部分208产生输出输出信号clk与相对于彼此具有180°的相位差。

发明内容

可与Dickson型电荷泵装置一起使用的示范性电压升压器和调节器尤其适于用高电源电压和低电源电压两者维持效率。对于高电压电源(例如，2.6伏或更高)，电荷泵降低整体功率消耗，从而得到较有效的设计。对于低电压应用(例如，对于低于2.6伏的电源电压)，电荷泵使用升压器电路来将时钟输入电位增加到超过典型Dickson阵列可用的电源电压。另外，电荷泵避免典型Dickson阵列中的固有二极管电压降。

在示范性实施例中，电荷泵设备包含多个开关装置、电压升压器和电压调节装置。所述多个开关装置经配置以将一个或一个以上电荷存储装置连接到电源电压源或将一个或一个以上电荷存储装置从电源电压源关断连接。电压升压器包含所述一个或一个以上电荷存储装置，且连同所述多个开关装置一起经配置以提供高于所述多个开关装置的每一者的阈值电压和所述电源电压源两者的电压输出。所述电压输出适于耦合到电荷泵电路(例如，Dickson型电荷泵)的输入。电压调节装置经耦合以接收电源电压源作为输入且经配置以在电源电压源为低时启用且在电源电压源为高时禁用。

附图说明

图1A是现有技术的Dickson电荷泵。

图1B是展示在CMOS结构中实施的现有技术的电荷泵装置的横截面图。

图2是可用于驱动电荷泵电路的简单环形振荡器电路。

图3是本发明的电荷泵电路的示范性方框图。

图4是图3的电荷泵的示范性经调节电荷泵和升压器电路级。

图5A是图4的经调节电荷泵和升压器电路级的示范性驱动器电路。

图5B是图5A的驱动器电路的功能表示形式。

图6是图3的电荷泵电路的示范性泵级。

具体实施方式

图3的方框图提供本发明电荷泵电路300的各个部分的概观。所述电荷泵电路300包括振荡器电路301、经调节电荷泵和升压器电路303以及多个泵级305₁、305₂。

振荡器电路301接收启用信号pump_on(其通过反相器馈入)和单个输出clk信号。没有论述振荡器301的细节，因为此类电路在此项技术中是众所周知的。可与本发明一起使用的一个示范性振荡器电路详细描述于2004年11月22日申请的题为“OscillatorCircuit for EEPROM High Voltage Generation”的第10/995,458号美国专利申请案(主张2004年8月17日申请的第04/08931号法国专利申请案的优先权)中，所述美国专利申请案连同本申请案共同转让给Atmel Corporation，San Jose，CA。

经调节电荷泵和升压器电路303从振荡器301接收clk信号作为输入。在lv_fuse处将电源电压V_DD连接到经调节电荷泵和升压器电路303，且两个计时输出信号out和向多个泵级305₁、305₂提供时钟和反相时钟输入。所述两个计时输出信号out和的幅值可能被升高或可能不被升高，这取决于输入电源电压V_DD的电位。通常，如果电源电压V_DD小于大约2.6伏，那么输出信号的电位将被升高。下文参看图4、图5A和图5B来描述经调节电荷泵和升压器电路303的细节。

多个泵级305₁、305₂可实施为如参看图1B的基于CMOS的Dickson泵级所描述的典型Dickson型泵级。虽然仅展示两个级，但练技术人员将认识到，可通过并联和/或串联组合多个泵级来获得较高输出电压和/或电流。

在图4的示范性实施例中较详细地描述所述经调节电荷泵和升压器电路303。图4包括时钟反相电路401和多个驱动器电路403₁、403₂。所述时钟反相电路401包括两个并联与非反相器-与非反相器串联连接串，每个串并联连接到另一者。时钟反相电路401的输出c₀和c₂在图4的表格中展示为针对给定输入(即，“0”或“1”)是彼此互补的，其中假定接通电力(即，pwr_on＝1)。每个输出c₀、c₂用作用于多个驱动器电路403₁、403₂的输入。

驱动器电路403₁、403₂的每一者交叉耦合到另一者。驱动器电路403₁、403₂包含控制电压调节和升压器电路两者的主要电路。参看图5A和图5B详细描述示范性电压调节和升压器电路的每一者。

图5A包括特定示范性驱动器电路403的细节，所述驱动器电路403可用作图3的经调节电荷泵和升压器电路303的驱动器级403_i中每一者的输出级。第一和第二大型电容器C₁和C₂存储输入电源电压V_DD。存储在第二大型电容器C₂中的电荷通过PMOS晶体管P1经由clk_out分接头传递到Dickson泵级305_i。clk_out分接头是电源电压V_DD的升压版本。在特定示范性实施例中，第一大型电容器C₁具有4.5皮法的存储值，且第二大型电容器C₂具有55皮法的存储值。下文参看图5B给出一般示范性升压器电路的细节。

图5A还包括电压调节器部分501。电压调节器部分501包括额外电路，其提供反馈路径，从而防止int_hv_out处的输出电压超过IC晶体管的绝对最大额定电压。在这个实施例中，电压调节器部分包括串联连接的PMOS晶体管P₂、P₃和P₄、栅极耦合的NMOS晶体管N₁和N₂、V_DD传输晶体管P₅以及与非门I₁。在特定示范性实施例中，IC晶体管的绝对最大额定电压是5.5伏。

图5B的功能表示形式提供对图5A的升压器电路部分的高级解释。在涉及低电源电压的操作中：在第一时钟相位φ1期间，开关S₁、S₃和S₅接通(即，“闭合”)，而开关S₂和S₄关断(即，“打开”)。开关S₅将输出拉“低”。同时，将电容器C充电到电源电压电平V_DD。在第二时钟相位φ2期间，开关S₁、S₃和S₅关断，而开关S₂和S₄接通。输出电压现在升高到大概电源电压V_DD的两倍。因此，随后泵级305经历在0伏与2′V_DD之间交替的电压，从而使得泵级305更为有效，因为任何二极管电压降都组成总开始电源电压的小得多的百分比。举例来说，假定泵级二极管电压降是0.7伏。对于仅1.2伏的电源电压，由于在二极管上损失的电位引起的百分比效率是然而，通过在进入泵级之前升高电压，百分比效率增加到因此，升压器电路部分产生显著的效率增加。

在涉及高电源电压的操作中：由于电路的调节功能的缘故，开关S₁到S₅以与在低电压操作中不同的方式进行操作。调节电路测量由电路输出的电压。如上文参看图5A所论述，示范性实施例的调节电路包括PMOS晶体管P₂到P₅、NMOS晶体管N₁和N₂以及与非逻辑门I₁。再次回头参看图5B，如果以高电压进行操作，在时钟φ1期间，开关S₁、S₃和S₅接通，而S₂和S₄关断。再次将电容器充电到电位电平V_DD。由于开关S₅接通的缘故，输出电压保持低。在第二时钟相位φ2期间，如果所测量输出电压保持低于大约2.6伏，那么开关S₁和S₅关断，S₂保持关断，S₃保持接通，且S₄接通。此高电压操作与上文描述的低电压操作之间的主要差异在于，恒定关断开关S₂，且恒定接通开关S₃。因此，输出电压不再如在低电压操作中那样升高，而是输出电压在0伏与约2.6伏之间交替。因而，随后Dickson电荷泵级的输入电压始终为0伏或约2.6伏。或者，转移到电荷泵级的能量由电容器C的值加以限制。因此，限制了所汲取的电源电流，进而使得泵级在较高电压处表现良好(例如，具有一致脉冲宽度的一致且众所周知的输出电压)。

图6包括串联连接的多个泵级305₁、305₂、……、305_n，其中每个泵级305_i连接到来自经调节电荷泵和升压器电路303(图3)的clkout信号和互补(即，相反相位)信号两者。在这个实施例中，V_DD传输晶体管601选择为“nw”装置(具有高于正常的阈值电压V_t)而并非“nws”装置，以避免在低电源电压下电流泄漏回到电源。“nw”装置是原有的(即，没有阈值植入)具有p阱的高电压n沟道晶体管。“nw”晶体管具有高于“nws”装置的阈值电压(大约0.22伏)，且因此具有较低泄漏。“nws”装置是在衬底中的原有的高电压n沟道晶体管。“nws”晶体管的阈值电压为约-0.09伏。熟练技术人员将认识到“nws”装置可用于替代具有最小性能差异的“nw”装置。

在前述说明书中，已经参看特定实施例描述了本发明。然而，熟练技术人员将容易明白，在不脱离所附权利要求书中所陈述的本发明较广泛精神和范围的情况下，可对本发明作出各种修改和变化。举例来说，熟练技术人员将了解，虽然已经根据特定电路和特定电压电平描述了升压器和调解器电路，但在不脱离本文所呈现的本发明范围的情况下，可实施等效或类似电路和电压。另外，例如结合升压器电路描述的电容器等各个装置可以是任何电荷存储装置，例如经连接以充当电荷存储机构的晶体管、与制作为集成电路的一部分的交错电介质耦合的一系列板或通过半导体技术中众所周知的技术制作的梳状电容器。在MOS集成电路装置方面描述了其它项目，但所属领域的技术人员将认识到，同样可以容易地采用其它制作技术(例如双极或BiCMOS技术)。因此，应当在说明性而并非限制性意义上考虑说明书和附图。

Claims (13)

1.一种电荷泵设备，其包含：

电压升压器，所述电压升压器具有

(i)电压输入和电压输出，所述电压输入适于耦合到电源电压源，所述电压输出适于耦合到电荷泵电路的输入；

(ii)一个或一个以上电荷存储装置；以及

(iii)多个开关装置，所述多个开关装置经可配置地设置以使得：

在低电源电压操作的第一时钟相位期间，所述多个开关装置的第一部分接通而所述多个开关装置的第二部分关断，当所述第二部分对所述一个或一个以上电荷存储装置进行充电时，所述第一部分中的至少一者将所述电压输出的电平拉低，在第二时钟相位期间，所述第一部分关断，而所述第二部分接通以将所述一个或一个以上经充电的电荷存储装置耦合到所述电压输出，所述电压输出的电平在所述第二相位期间为所述低电源电压源的电平的约两倍，所述电压输出的电平大于所述多个开关装置的每一者的阈值电压。

2.根据权利要求1所述的电荷泵设备，其中当所述电压升压器操作时，所述电压输出的电平大于所述多个开关装置的每一者的阈值电压。

3.根据权利要求1所述的电荷泵设备，其进一步包含：

振荡器级，所述振荡器级经配置以产生时钟输出和反相时钟输出；以及Dickson电荷泵，其具有多个级。

4.根据权利要求3所述的电荷泵设备，其中所述电源电压源通过传输晶体管供应到所述Dickson电荷泵，所述传输晶体管经选择以避免在低电源电压下电流泄漏回到所述电源电压源。

5.根据权利要求1所述的电荷泵设备，其中所述多个开关装置由MOS晶体管组成。

6.根据权利要求1所述的电荷泵设备，其中所述一个或一个以上电荷存储装置由电容器组成。

7.一种电荷泵设备，其包含：

电压升压器，所述电压升压器具有

(i)电压输入和电压输出，所述电压输入适于耦合到电源电压源，所述电压输出适于耦合到电荷泵电路的输入；

(ii)一个或一个以上电荷存储装置；

(iii)多个开关装置，所述多个开关装置经可配置地设置以使得：

在低电源电压操作的第一时钟相位期间，所述多个开关装置的第一部分接通而所述多个开关装置的第二部分关断，当所述第二部分对所述一个或一个以上电荷存储装置进行充电时，所述第一部分中的至少一者将所述电压输出的电平拉低，在第二时钟相位期间，所述第一部分关断，而所述第二部分接通以将所述一个或一个以上经充电的电荷存储装置耦合到所述电压输出，所述电压输出的电平在所述第二相位期间为所述低电源电压源的电平的约两倍，所述电压输出的电平大于所述多个开关装置的每一者的阈值电压；以及

电压调节装置，所述电压调节装置经耦合以接收所述电源电压源作为输入，所述电压调节装置经配置以在所述电源电压源为低时启用且在所述电源电压源为高时禁用。

8.根据权利要求7所述的电荷泵设备，其中当所述电压升压器操作时，所述电压输出的电平高于所述多个开关装置的每一者的阈值电压。

9.根据权利要求7所述的电荷泵设备，其进一步包含：

振荡器级，所述振荡器级经配置以产生时钟输出和反相时钟输出；以及Dickson电荷泵，其具有多个级。

10.根据权利要求9所述的电荷泵设备，其中所述电源电压源通过传输晶体管供应到所述Dickson电荷泵，所述传输晶体管经选择以避免在低电源电压下电流泄漏回到所述电源电压源。

11.根据权利要求7所述的电荷泵设备，其中所述多个开关装置由MOS晶体管组成。

12.根据权利要求7所述的电荷泵设备，其中所述一个或一个以上电荷存储装置由电容器组成。

13.根据权利要求7所述的电荷泵设备，其中低电压小于约2.6伏。