HK1188033B - 具有增强离子掺杂的方法及装置 - Google Patents

Description

具有增强离子掺杂的方法及装置

技术领域

本发明大体上涉及图像传感器，且更特定来说但不排他地，涉及前侧照明CMOS图像传感器。

背景技术

图像传感器已变得普遍。其广泛用于数码静物相机、蜂窝电话、安全摄像机以及医疗、汽车及其它应用中。对较高性能的需要已鼓励对这些图像传感器进行进一步小型化及集成。因此，用于制造图像传感器(例如，CMOS图像传感器(“CIS”))的技术继续大幅提高。

前侧照明(FSI)图像传感器装置包含制造在半导体晶片的前侧上的成像阵列，其中光可在半导体晶片处从相同前侧接收。相比之下，背侧照明(BSI)图像传感器包含制造在半导体晶片的前侧上但通过此晶片的相对背侧接收光的成像阵列。为检测经由背侧接收的光，与FSI像素阵列的硅晶片相比，BSI像素阵列的硅晶片可为相对薄的。

通常，像素阵列由包含一个或一个以上半导体衬底的掺杂区域的像素单元构成。此类掺杂区域的形成在先前已通过经由半导体衬底的前侧执行某种掺杂剂的扩散及/或植入来实现。此扩散或植入的深度(如从半导体衬底的前侧测量)通常限于延伸到衬底中不超过约2μm深。迄今为止，延伸此类掺杂区域的深度(例如，以较高功率离子植入)已受到像素单元制造的其它约束条件的限制，例如需要在掺杂期间同时实施有效遮蔽以形成及/或保护像素单元结构。

此类掺杂区域的受限深度影响量子效率及像素单元性能的其它度量。举例来说，关于操作像素单元以检测具有较长波长(例如，与可见光的波长相比)的光而言，情况尤为如此。举例来说，红外线辐射比可见光在像素单元硅中被吸收地更深。根据常规掺杂技术形成的光电二极管区域的不足深度导致大量穿过常规像素单元的光电二极管的红外线光未被检测到。

发明内容

在一个方面中，本发明涉及一种制造像素单元的方法，所述方法包含：通过所述像素单元的衬底的背侧以第一掺杂剂掺杂所述衬底，在以所述第一掺杂剂的所述掺杂之后，薄化所述衬底以形成所述衬底的前侧；在所述薄化所述衬底之后：通过所述衬底的所述前侧以第二掺杂剂掺杂所述衬底；以及形成金属层，其中所述衬底的所述前侧面朝向所述金属层。

在另一方面中，本发明涉及一种像素阵列。所述像素阵列包含：第一像素单元，其包含形成在半导体衬底中的掺杂区域，其中所述掺杂区域的掺杂剂浓度分布包含：第一部分，其包含沿着在所述衬底的背侧与和所述背侧相反的所述衬底的前侧之间延伸的线的第一浓度梯度，其中所述第一浓度梯度是根据第一对数正态分布曲线；及第二部分，其包含沿着在所述衬底的所述背侧与所述衬底的所述前侧之间延伸的所述线的第二浓度梯度，其中所述第二浓度梯度是根据第二对数正态分布曲线。

在另一方面中，本发明涉及一种图像传感器装置。所述图像传感器装置包含像素阵列及经耦合以从所述像素阵列读出图像数据的读出电路。所述像素阵列包括第一像素单元，其包含形成在半导体衬底中的掺杂区域，其中所述掺杂区域的掺杂剂浓度分布包括：第一部分，其包含沿着在所述衬底的背侧与和所述背侧相反的所述衬底的前侧之间延伸的线的第一浓度梯度，其中所述第一浓度梯度是根据第一对数正态分布曲线；以及第二部分，其包含沿着在所述衬底的所述背侧与所述衬底的所述前侧之间延伸的所述线的第二浓度梯度，其中所述第二浓度梯度是根据所述第二对数正态分布曲线。

附图说明

在附图的图式中，通过实例且而非限制来说明本发明的多种实施例，且其中：

图1A到1F为根据一实施例的说明像素单元制造过程的元件的横截面图。

图2为根据一实施例的说明用于制造像素单元的方法的要素的框图。

图3为根据一实施例的说明包含一个或一个以上掺杂区域的像素单元的元件的框图。

图4为根据一实施例的说明前侧照明图像传感器中的两个像素的像素电路的元件的电路图。

图5为根据一实施例的说明前侧照明图像传感器的元件的框图。

图6为根据一实施例的像素单元的掺杂剂浓度分布的曲线图。

具体实施方式

本文中描述用于成像传感器的像素单元的改进掺杂的过程、设备及系统的实施例。在一实施例中，通过半导体衬底的背侧执行像素单元的半导体衬底的第一掺杂。在第一掺杂之后，半导体衬底可经薄化以暴露所述衬底的另一侧，例如，其中刚刚暴露的侧将用作与背侧相对的前侧。在前侧通过此薄化暴露之后，可通过所述前侧执行半导体衬底的第二掺杂，(例如)以形成也包含由第一掺杂形成的掺杂区域的像素单元结构的第二部分。

图1A提供根据一实施例的用于制造像素阵列的组合件100a中的元件的高级视图。举例来说，此像素阵列可作为前侧照明(FSI)图像传感器来操作，但某些实施例在此方面是不限制的。

在一实施例中，组合件100a包含一衬底105，其包括一种或一种以上已知半导体材料的多种组合中的任一者以用作像素阵列的衬底。作为说明而非限制，衬底105可包含p型半导体、n型半导体、未掺杂(即，既不是p型也不是n型)半导体及/或其某种组合中的一者或一者以上。在一个实施例中，衬底105包含p型外延硅衬底。衬底105可包含一侧(由说明性背侧115表示)，其将用作衬底105的相对于一路径的背侧，其中光将沿着该路径而由衬底105接收。举例来说，FSI像素阵列可由组合件100a制造，其中由此FSI像素阵列在其操作期间接收的光将进入衬底105的某个前侧(未展示)(其为相对于背侧115的相对侧)。在替代实施例中，BSI像素阵列可由组合件100a制造，其中由此BSI像素阵列接收的光将经由背侧115进入衬底105。

在一实施例中，衬底105包含一个或一个以上掺杂区域，其各自具有大体上不同于衬底105的掺杂。举例来说，衬底105的此类一个或一个以上掺杂区域可包含由扩散过程形成的一个或一个以上扩散区域及/或由植入过程形成的一个或一个以上植入区域。为避免模糊各种实施例的某些特征，在本文中相对于一个或一个以上植入区域及/或用于形成此类一个或一个以上植入区域的植入过程来论述此类掺杂区域。然而，在不同实施例中，此论述可经扩展以额外地或替代地应用于一个或一个以上扩散区域及/或用于实现此类一个或一个以上扩散区域的扩散过程。

作为说明而非限制，一个或一个以组合件100a可包含形成在衬底105中的一个或一个以上植入区域110a。组合件100a的制造可包含执行一个或一个以上植入过程以将掺杂剂通过背侧115变化地植入到衬底105中，例如，以用于形成一个或一个以上植入区域110a。一个或一个以上植入区域110a的数目及相应形状及尺寸仅说明一个实施例，而非限制某些其它实施例。举例来说，组合件100a可包含由通过背侧115的植入形成的多种额外或替代植入区域中的任一者。

本文中关于一个或一个以上植入区域110a的说明性第一植入区域112a来论述多种实施例的特征。然而，此论述可经扩展以变化地应用于通过经由背侧115将掺杂剂植入到衬底105中而形成的一个或一个以上额外或替代植入区域。在一实施例中，第一植入区域112a最终用作由组合件100a形成的像素阵列的像素单元中的某结构或像素单元之间的结构的至少一部分。作为说明而非限制，第一植入区域112a可最终用作电路元件(例如，像素单元的此光电二极管)的至少一部分，例如，其中衬底105为p型硅衬底且第一植入区域112a为衬底105中的n型掺杂光电二极管区域的至少一部分。在另一实施例中，第一植入区域112a可最终用作由组合件100a形成的像素阵列中扩散阱(例如，p型阱)的至少一部分。在又一实施例中，第一植入区域112a可最终用作隔离结构的一部分以使像素单元的不同电路元件彼此电隔离及/或使不同像素单元彼此电隔离。然而，某些实施例不限于可最终包含第一植入区域112a的特定类型的像素单元结构。在某些实施例中，作为最终形成的像素单元的制造的一部分，一个或一个以上像素单元结构可随后形成在第一植入区域112a中。

举例而言，形成第一植入区域112a可包含通过安置在背侧115的表面上的光致抗蚀剂掩模层(未展示)中的开口植入掺杂剂。光致抗蚀剂掩模层中的此开口可使对应于第一植入区域112a的所要形状的背侧115的表面的一部分暴露。举例来说，光致抗蚀剂掩模可限制第一植入区域112a在沿着背侧105的表面的一些或所有方向上的延伸。在某些实施例中，用于将光致抗蚀剂材料涂覆至半导体衬底的常规技术适合用于在背侧115上形成此光致抗蚀剂掩模层。作为说明而非限制，用于形成第一植入区域112a的光致抗蚀剂层可至少部分地基于用于通过经由半导体衬底的前侧的植入来形成常规像素单元结构的掩模层的颠倒。

在组合件100a的制造期间的某点处，衬底105可具有某种厚度t0，例如，如从背侧115的表面到与背侧115相反的其它某侧所测量。举例来说，衬底105在形成一个或一个以上植入区域110a的植入处理之前及/或之后可具有厚度t0。作为说明而非限制，厚度t0可为725μm(这对于某200mm直径晶片是典型的)或775μm在(这对于300mm直径晶片是典型的)。某些实施例不限于衬底105的特定厚度t0。

图1B提供根据一实施例的用于制造像素阵列的组合件100b中的元件的高级视图。举例来说，组合件100b可从用于形成组合件100a的处理之后的额外处理中产生。

在一实施例中，在已通过背侧115植入一个或一个以上植入区域110a之后，衬底105可为额外植入处理做准备，例如，通过衬底105不同于背侧115的侧植入掺杂剂。准备此额外处理可包含将载体晶片130(也称为装卸晶片(handlingwafer))直接或间接地附接到衬底105上。

举例来说，可将载体晶片130附接到衬底105的背侧115以提供物理支撑(例如，以缓冲及/或吸收应力)，使得衬底105及/或其中的结构不被在随后制造处理期间施加到组合件100b的力损坏。在某些实施例中，载体晶片130可由一种或一种以上材料构成，包含但不限于电介质材料、半导体材料、金属或其它导体及/或类似物。在组合件100b用于制造FSI像素阵列的实施例中，如果有必要，载体晶片130可保持永远附接到衬底105，但在组合件100b用于制造BSI像素阵列的实施例中，载体晶片130可在BSI像素阵列的制造完成之后移除。

在一实施例中，载体晶片130可经由接合层125附接至背侧115，例如，其中接合层125包含一层氧化物材料。举例来说，此氧化物材料可在将载体晶片130定位到接合层125之前沉积到背侧115上。额外地或替代地，可将氧化物材料涂覆到载体晶片130以用于粘附到背侧115及/或沉积在其上的任何氧化物材料。

接合层125可由多个组件层(未展示)构成，但某些实施例在此方面是不限制的。举例来说，接合层125可包含由多晶硅形成的组件层，(例如)以用作用于稍后制造处理中的电极。接合层125的此多晶硅层可提供对此多晶硅的电压施加，(例如)以影响第一植入区域112a中的载体的行为。接合层125可具有额外功能，例如用作红外线吸收层以防止红外线辐射的反射或用作红外线反射层以将红外线辐射反射回到用于额外信号收集的光敏区域。

图1C提供根据一实施例的用于制造像素阵列的组合件100c中的元件的高级视图。举例来说，组合件100c可根据用于形成组合件100b的处理之后的额外处理来产生。

在一实施例中，在将载体晶片130粘附到衬底105的背侧115之后，可通过从衬底105移除材料来将衬底105的厚度t0减小到较小厚度t1。将衬底105从其初始厚度t0薄化到较小厚度t1可形成(例如，暴露)另一侧(由说明性前侧115表示)，其将用作衬底105相对于一路径的前侧，其中光在像素阵列的操作期间将沿着该路径由衬底105接收。薄化衬底105可允许额外离子植入，(例如)以延伸掺杂深度超过一个或一个以上植入区域100a中的一些或所有的深度。

将衬底105的厚度从t0减小到t1可通过使用机械技术(例如，研磨或化学机械抛光(CMP))移除衬底材料来实现。在又一实施例中，可使用其它技术(例如，湿式化学蚀刻或干式化学蚀刻)来移除此材料以暴露前侧120。在其它实施例中，可使用机械技术与化学技术的组合或不同化学技术的组合来移除此材料。

图1D提供根据一实施例的用于制造像素阵列的组合件100d中的元件的高级视图。举例来说，组合件100d可为在一个或一个以上随后制造过程中改变组合件100c的定向(例如，倒置)的结果。在一实施例中，组合件100d的此定向可使前侧120面向向上方向以促进植入、扩散或其它离子掺杂过程。

图1E提供根据一实施例的用于制造像素阵列的组合件100e中的元件的高级视图。举例来说，组合件100e可根据用于形成组合件100d的处理之后的额外处理来产生。

在一实施例中，组合件100e包含一个或一个以上植入区域110b。组合件100e的制造可包含执行一个或一个以上植入过程以将掺杂剂通过前侧120变化地植入到衬底105中，例如，用于形成一个或一个以上植入区域110b。一个或一个以上植入区域110b的数目及相应形状、尺寸等等仅说明一个实施例而非限制某些其它实施例。举例来说，组合件100e可包含通过经由前侧120的植入而形成的多种额外或替代植入区域中的任一者。

在一实施例中，一个或一个以上植入区域110b中的一些或所有各自与一个或一个以上植入区域110a的相应一者对准。作为说明而非限制，红外线对准器以传感器光检测哪一个红外线灯通过组合件100d的部分植入衬底105发信号。基于感测此红外线光，红外线对准器可确定衬底105中的一个或一个以上植入区域100a的位置。基于一个或一个以上植入区域110a的所确定的位置，对准器可确定如何定位一个或一个以上植入区域110b。举例来说，对准器可根据一个或一个以上植入区域110a的位置来确定如何在前侧120上形成光致抗蚀剂掩模层(未展示)以用于形成一个或一个以上植入区域110a。

本文中关于一个或一个以上植入区域110b的说明性第二植入区域112b论述多种实施例的特征。然而，此论述可经扩展以变化地应用于通过经由前侧120将掺杂剂植入到衬底105中而形成的一个或一个以上额外或替代植入区域。在一实施例中，第二植入区域112b最终用作由组合件100e形成的像素阵列的像素单元中的某结构或像素单元之间的结构的至少一部分。作为说明而非限制，第二植入区域112b可最终用作光电二极管或其它电路元件、扩散阱、隔离结构及/或类似物的至少一部分。举例来说，此像素结构可包含第一植入区域112a及第二植入区域112b，例如，其中第一植入区域112a及第二植入区域112b彼此相连。然而，某些实施例不限于可最终包含第二植入区域112b的特定类型的像素单元结构。在某些实施例中，作为最终形成的像素单元的制造的一部分，一个或一个以上像素单元结构可随后形成在第二植入区域112b内。

举例来说，将第二植入区域112b通过前侧120植入到衬底105中可包含通过安置在前侧120的表面上的掩模层(未展示)中的开口来执行离子植入。举例来说，此掩模可限制第二植入区域112b在沿着前侧120的表面的一些或所有方向上的延伸，(例如)以用于塑形包含第二植入区域112b的最终像素结构的至少一部分。在一实施例中，可应用遮蔽及/或掺杂技术用于界定各自与第一植入区域112a的各自边缘对准的第二植入区域112b的一个或一个以上边缘。替代地或此外，第二植入区域112b的制造可导致第二植入区域112b与第一植入区域112a相连。

图1F提供根据一实施例的像素阵列100f的元件的高级视图。举例来说，像素阵列100f可根据在用于形成组合件100e的处理之后的额外处理来产生。

在一实施例中，一个或一个以上植入区域110a及一个或一个以上植入区域110b可形成像素阵列100f中的电路元件或其它像素单元结构。作为说明而非限制，第一植入区域112a及第二植入区域112b可形成像素单元结构112c中的一些或所有。像素单元结构112c可用作像素单元的电路元件的至少一部分或用作用于辅助此像素单元电路元件的操作的结构。举例来说，像素单元结构112c可包含光电二极管、扩散阱、隔离结构及/或类似物。

像素阵列100f的制造可包含在组合件100e的衬底105中及/或其上形成一个或一个以上额外像素单元结构。作为说明而非限制，像素阵列100f的制造可包含形成一个或一个以上金属层(由说明性金属堆叠135表示)。在一实施例中，衬底105的前侧120面朝向金属堆叠135的一个或一个以上金属层。像素阵列100f的制造可进一步包含在金属堆叠135上形成滤光器140及/或微透镜145，但某些实施例在此方面是不限制的。金属堆叠135、滤光器140及微透镜145中的一些或所有的形成可根据常规像素单元制造技术。某些实施例不限于可添加到例如组合件100e的组合件的特定类型、数目、种类等等的额外像素单元结构，例如，微透镜、滤光器、金属层及/或其它结构。

图2说明根据一实施例的用于制造像素单元的方法200的要素。举例来说，方法200可制造具有关于图1A至1F论述的一些或所有特征的结构。

方法200可包含在210处通过衬底的背侧以第一掺杂剂掺杂衬底。举例来说，以第一掺杂剂掺杂可形成前侧照明像素单元的像素结构的至少一部分。在一实施例中，第一掺杂剂包含p型掺杂剂(例如，硼、铝、镓、铟及/或铊)，但某些实施例在此方面是不限制的。在替代实施例中，第一掺杂剂包含n型掺杂剂(例如磷、锑及/或类似物)。某些实施例不限于将特定类型(例如，n型或p型)的掺杂剂掺杂到特定类型(例如，n型或p型)的衬底区域中。

在210处的掺杂之后，方法200可进一步包含在220处执行衬底的薄化以形成衬底的前侧。举例来说，薄化衬底可包含一个或一个以上处理，包含但不限于研磨、化学机械抛光(CMP)、湿式化学蚀刻、干式化学蚀刻及/或类似物。在某些实施例中，在210处的掺杂之后(例如，在220处的薄化之前)，将载体层接合到衬底的背侧。此载体层可经接合以保护衬底免受由220处的衬底薄化及/或由经薄化衬底的稍后定向或处理而强加的应力。

在薄化衬底之后，方法200可包含在230处通过衬底的前侧以第二掺杂剂掺杂衬底。在一实施例中，第二掺杂剂与第一掺杂剂具有相同的掺杂剂类型，(例如)其中第一及第二掺杂剂都为p型。在一实施例中，以第一掺杂剂掺杂形成衬底中的第一掺杂区域，其中以第二掺杂剂掺杂形成衬底中与第一掺杂区域毗连的第二掺杂区域。

像素单元的电路元件或其它结构可由第一掺杂区域及第二掺杂区域构成。此电路元件或结构自身可被认为是掺杂区域，例如，其中第一掺杂区域及第二掺杂区域各自为此掺杂区域的子区域。举例来说，第一掺杂区域及毗连的第二掺杂区域可一起用作光电二极管、扩散阱、隔离结构及/或类似物。从衬底的前侧及背侧掺杂可允许形成具有是根据常规技术掺杂的区域的厚度两倍的连续、聚合掺杂区域。举例来说，掺杂区域可延伸超过～2微米的典型限制，(例如)其中在一个实施例中，掺杂区域具有至少3微米的深度(在本文中也称为厚度)。

在230处以第二掺杂剂掺杂衬底可包含执行对准以保证由230处的掺杂产生的一个或一个以上掺杂区域相对于由210处的掺杂产生的一个或一个以上掺杂区域正确地定位。作为说明而非限制，红外线对准器可用于确定已位于衬底中的一个或一个以上掺杂区域的位置。基于先前掺杂区域的所确定位置，对准器可确定如何在衬底的前侧上定位光致抗蚀剂掩模层以遮蔽以第二掺杂剂的掺杂。

在230处以第二掺杂剂掺杂之后，衬底(例如，连同接合至衬底的背侧的任何载体层)可经提供以用于额外处理。举例来说，方法200可进一步包含用于制造衬底中及/或衬底上的多种额外像素单元结构中的任一者的一个或一个以上额外操作(未展示)。额外地或替代地，金属层可直接或间接地形成在衬底的前侧上，例如，金属层包含用于像素阵列的操作的一个或一个以上金属迹线。额外地或替代地，一个或一个以上彩色滤光器、微透镜及/或其它结构可直接或间接地形成在此金属层上。此类额外像素单元结构的形成可根据多种常规技术的任一者且可不限制某些实施例。

图3为根据一实施例的前侧照明(“FSI”)CMOS图像传感器(“CIS”)的像素单元300中的元件的横截面图。举例来说，像素单元300可根据包含方法200的一些或所有特征的过程来制造。

在一实施例中，像素单元300可包含具有前侧350及后侧355的衬底320，其中像素单元300的多种结构形成在前侧350中或前侧350上，且其中金属堆叠305直接或间接形成在前侧350上。金属堆叠305可包含一个或一个以上金属层(由说明性金属层M1、M2及M3表示)，其经图案化以允许入射在像素单元300上的光(由虚线箭头306指示)(例如)经由微透镜308而到达光电二极管区域PD310。在一个实施例中，PD310经配置以主要响应于红外线光。像素单元300可进一步包含安置在微透镜308下方的彩色滤光器312，但某些实施例在此方面是不限制的。

像素单元300的一个或一个以上电路元件或其它结构可变化地形成在衬底320中及/或衬底320上。作为说明而非限制，衬底320可包含p型外延层或其它合适半导体材料，其中形成PD310、PD310上的p型钉扎层316、安置在p阱330中的浮动扩散(“FD”)区域325及浅沟槽隔离(“STI”)335。转移晶体管TX340(未完全说明)可安置在PD310与FD区域325之间，以用于将由PD310输出的信号转移到FD区域325。像素阵列可包含一个或一个以上额外结构(例如，p阱338中的STI337)以电隔离像素单元300与毗连像素单元(未展示)。

在一实施例中，像素单元300可如下操作。在整合期(也称为曝光或积累期)期间，光306入射在PD310上。PD310响应于入射光306而产生电荷。所述电荷保持在PD310中。在此阶段，TX340可由于小于TX340的阈值电压的TX340的栅极上的偏压而关断(例如，阻碍PD310与FD区域325之间的电子流动)。在整合期之后，TX340可接通以从PD310读出对应于所产生电荷的信号。举例来说，可将正偏压施加到TX340的栅极以辅助从PD310到FD区域325的电荷转移。在PD310中的电信号已转移到FD区域325之后，可关断TX340以准备下一个整合期。基于从PD310转移到FD325的电荷，像素单元300的额外电路345可操作以产生像素单元300将经由金属堆叠305中的迹线输出的模拟信号。

在一实施例中，衬底320中的给定掺杂区域(例如，PD310)包含彼此相邻的第一子区域及第二子区域(例如分别为第一掺杂子区域360及第二掺杂子区域365)。举例来说，第一子区域360可至少部分地通过经由背侧355执行的掺杂(例如，按操作210)来形成。额外地或替代地，第二子区域365可至少部分地通过经由前侧350的掺杂(例如，按操作220)来形成。与根据常规(例如，一侧)掺杂技术形成的光电二极管区域的深度相比，此两侧掺杂可提供PD310以具有到衬底320中的更长延伸。PD310深入衬底320中的额外延伸可改进像素单元300的敏感度，例如红外线敏感度。

PD310或任何其它掺杂区域可通过特定掺杂剂浓度分布来表征。如本文中所使用，“掺杂剂浓度分布”指代各种程度的掺杂剂浓度的集合，各种程度针对掺杂区域中的不同相应位置，(例如)其中位置沿着在衬底的背侧与衬底的前侧之间延伸的线。图6为根据一实施例的像素单元中的掺杂区域的一个类型的掺杂剂浓度分布600的说明性曲线图。然而，根据不同实施例，掺杂区域可具有多种替代掺杂剂浓度分布中的任一者。图6中展示的特定浓度值仅为说明性的而非限制多种实施例。

本文中参考像素单元300来论述掺杂剂浓度分布600的特征。然而，此论述可经扩展以变化地应用于根据不同实施例的多种其它掺杂剂浓度分布中的任一者及/或多种像素单元中的任一者。在一实施例中，通过背侧355的用于形成第一子区域的掺杂可向用于整个掺杂区域的掺杂剂浓度分布600贡献第一浓度分量610。第一浓度分量610可包含其自身的相应掺杂剂，其展现根据(例如，符合)特定曲线(例如第一对数正态分布曲线)的浓度梯度。额外地或替代地，通过衬底320的前侧350的用于形成第二子区域的掺杂可向用于整个掺杂区域的掺杂剂浓度分布600贡献第二浓度分量620。第二浓度分量620可包含其自身的相应掺杂剂，其展现根据另一曲线(例如，根据第二对数正态分布曲线)的浓度梯度。为辅助说明多种实施例的特征，以对数尺度展示掺杂剂浓度分布600的浓度水平。浓度分量610、620中的任一者或两者可变化地展现根据不同实施例的一个或一个以上不同对数正态分布特性(例如，偏斜、平均值、标准偏差及/或类似物)。

浓度分量610、620的相应浓度曲线可在衬底320中彼此偏离，(例如)因为其对应于通过衬底320的相反相应侧的掺杂。因此，整个掺杂区域的掺杂剂浓度分布600可包含第一部分630，其中第一浓度分量610占主导地位且其中第二浓度分量620可忽略或甚至不可检测。举例来说，此第一部分630可邻近背侧355而定位，通过背侧355执行掺杂以形成第一子区域。额外地或此外，整个掺杂区域的掺杂剂浓度分布600可包含第二部分650，其中第二浓度分量620占主导地位且其中第一浓度分量610可忽略或甚至不可检测。举例来说，此第二部分650可邻近前侧350而定位，通过前侧350执行掺杂以形成第二子区域。

因此，多种实施例包含或以其它方式提供包括具有掺杂剂浓度分布600的掺杂区域的像素单元，所述掺杂剂浓度分布600包含展现根据第一对数正态分布曲线的第一浓度梯度的第一部分630及展现根据第二对数正态分布曲线的第二浓度梯度的第二部分650。第一部分630及第二部分650可分别对应于第一子区域及与所述第一子区域毗连的第二子区域。在一实施例中，掺杂剂浓度分布600的第三部分640定位在第一部分630与第二部分650之间。第三部分640可展现不仅仅根据第一对数正态分布曲线且不仅仅根据第二对数正态分布曲线的浓度梯度。作为说明而非限制，第三部分640的浓度梯度可根据包含第一对数正态分布曲线及第二对数正态分布曲线的曲线之和。在一实施例中，掺杂剂浓度分布600包含两个或两个以上局部浓度最大值，(例如)其中局部最大值中的一者实质上等于第一对数正态分布曲线的最大值及/或其中另一局部最大值实质上等于第二对数正态分布曲线的最大值。

图4为根据本发明的实施例的说明FSI成像阵列内的两个四晶体管(“4T”)像素Pa410及Pb420的像素电路400的电路图。像素电路400为用于实施根据关于图1A到1F论述的技术而形成的像素的一个可能像素电路架构。然而，应理解此类实施例不限于4T像素架构；相反，受益于本发明的所属领域的一般技术人员将理解本教示也适用于3T设计、5T设计及多种其它像素架构。在图4中，像素Pa410及Pb420以两行及一列布置。在所说明的实施例中，像素Pa410及Pb420中的每一者包含光电二极管PD、转移晶体管T1、复位晶体管T2、源极跟随器(“SF”)晶体管T3及选择晶体管T4。在一个实施例中，PD经配置以主要响应于红外线光。在操作期间，转移晶体管T1可接收转移信号TX，其将积累在光电二极管PD中的电荷转移到浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到用于暂时性地存储图像电荷的存储电容器。复位晶体管T2可耦合在电源轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下复位(例如，将FD放电或充电到预设电压)。浮动扩散节点FD可耦合到SF晶体管T3的栅极。SF晶体管T3可耦合在电源轨VDD与选择晶体管T4之间。SF晶体管T3可作为自像素提供高阻抗输出的源极跟随器而操作。最后，选择晶体管T4可在选择信号SEL的控制下将像素电路400的输出选择性地耦合到读出列线。在一个实施例中，TX信号、RST信号及SEL信号由控制电路(未展示)变化地产生。

图5说明根据一实施例的成像系统500的元件。成像系统500可包含光学器件501、用于经由光学器件501接收光的图像传感器502及用于接收及处理由图像传感器502基于此接收到的光而产生的信号的电路。在成像系统500中，用于接收及处理由图像传感器502产生的信号的电路表示为包含说明性信号调节器512、模/数转换器514、数字信号处理器516、存储装置518及显示器520中的一者或一者以上。然而，根据不同实施例，可提供用于接收及处理此类信号的一个或一个以上额外或替代组件的多种组合中的任一者。

光学器件501(其可包含折射、衍射或反射光学器件或其组合)可耦合到图像传感器502以将图像聚焦到图像传感器的像素阵列504中的像素上。像素阵列504可捕获所述图像且成像系统500的剩余部分可处理所得像素数据以表示所述图像。

举例来说，图像传感器502可包括像素阵列504及信号读取及处理电路510。像素阵列504可包含以行506及列508布置的多个像素。在操作像素阵列504以捕获图像期间，像素阵列504中的一些或所有像素可在某曝光期期间捕获入射光(即，光子)且将所收集到的光子转换成电荷。由此类像素产生的相应电荷可各自读出为对应的模拟信号，其中此模拟信号的特性(例如，其电荷、电压或电流)表示在曝光期期间入射在像素上的光的强度。

所说明的像素阵列504经规则地塑形，但在其它实施例中，所述阵列可具有与所展示不同的规则或不规则布置且可包含比所展示更多或更少的像素、行及列。额外地或此外，像素阵列504可为彩色图像传感器(例如，包含经设计以在光谱的可见部分捕获图像的红色、绿色及蓝色像素)、黑色及白色图像传感器及/或经设计以在光谱的不可见部分(例如，红外线或紫外线)中捕获图像的图像传感器。

图像传感器502可包含信号读取及处理电路510，其具有用以从像素阵列504的一些或所有像素有方法地读取模拟信号且在一实施例中进一步提供处理(例如，以过滤此类信号、校正有缺陷像素、提供白平衡及/或类似物)的逻辑。在一实施例中，电路510可仅执行一些信号处理，(例如)其中其它信号处理由一个或一个以上其它组件(例如，信号调节器512或DSP516)执行。虽然在图式中展示为与像素阵列504分离的元件，但在一些实施例中读取及处理电路510可与像素阵列504集成(例如)在相同硅衬底上及/或以其它方式包含嵌入在像素阵列504内的电路逻辑。在其它实施例中，读取及处理电路510可为不仅在像素阵列504外部而且在图像传感器502外部的元件。

信号调节器512可耦合到图像传感器502以接收及调节来自像素阵列504及读取及处理电路510的模拟信号。在不同实施例中，信号调节器512可包含用于调节模拟信号的多种组件。可在信号调节器512中发现的组件的实例包含滤波器、放大器、偏移电路、自动增益控制等等。模/数转换器(ADC)514可耦合到信号调节器512以从信号调节器512接收对应于像素阵列504中的每一像素的经调节模拟信号且将这些模拟信号转换成数字值。

数字信号处理器(DSP)516可耦合到模/数转换器514以从ADC514接收数字化像素数据，且处理数字数据以产生最终数字图像。举例来说，DSP516可包含处理器及内部存储器(DSP516可在所述内部存储器中存储及检索数据)。在图像由DSP516处理之后，其可输出到存储单元518(例如快闪存储器或光学或磁性存储单元)及显示单元520(例如LCD屏幕)中的一者或两者。

本文中描述用于像素单元制造及操作的技术及架构。在以上描述中，出于解释目的而阐述许多特定细节以提供对某些实施例的透彻理解。然而，所述领域的技术人员将明白可在没有这些特定细节的情况下实践某些实施例。在其它实例中，以框图形式展示结构及装置以避免模糊描述。

说明书中对“一个实施例”或“一实施例”的参考意味着结合所述实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。在说明书中多处出现短语在“一个实施例中”不必都指代同一实施例。

根据对计算机存储器内的数据位的操作的算法及符号表示来呈现本文中的详细描述的一些部分。这些算法描述及表示为计算领域中的技术人员用于最有效地向所属领域中的其它技术人员传递其工作实质的手段。此处，算法一般被认为是导致所要结果的首尾一致的步骤序列。所述步骤为需要物理量的物理操纵的步骤。通常但非必要地，这些物理量呈能够被存储、转移、组合、比较及以其它方式操纵的电或磁信号的形式。有时已证明(主要由于共同用途)将这些信号称为位、值、元件、符号、字符、术语、数目或类似物是方便的。

然而，应注意，所有这些术语及类似术语与适当物理量相关联且仅为应用于这些物理量的方便标签。除非以其它方式明确陈述(如从本文中的论述明白)，否则应理解，在整个描述中使用术语(例如，“处理”或“计算”或“确定”或“显示”或类似物)的论述指代计算机系统或类似电子计算装置(其操纵且将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储、传输或显示装置内的物理量的其它数据)的动作及处理。

某些实施例还涉及用于执行本文中的操作的设备。此设备可出于所要目的而特定构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒介中，例如但不限于任何类型的磁盘(包含，软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)(例如动态RAM(DRAM)、EPROM、EEPROM))、磁卡或光卡或适于存储电子指令且耦合到计算机系统总线的任何类型的媒介。

本文中呈现的算法及显示器并不固有地与任何特定计算机或其它设备相关。可以根据本文中的教示的程序来使用多种通用系统，或可证明构建更多的专用设备来执行所要方法步骤是方便的。许多这些系统的所要结构将从本文中的描述出现。此外，不参考任何特定编程语言来描述某些实施例。应理解，多种编程语言可用于实施如本文中描述的此类实施例的教示。

基于本文中所描述的内容，可在不脱离本发明的范围的情况下对所揭示的本发明的实施例及实施方案做出各种修改。因此，应以说明性而非限制意义理解本文中的说明及实例。应仅参考所附权利要求书来度量本发明的范围。

Claims (19)

1.一种制造像素单元的方法，所述方法包含：

通过所述像素单元的衬底的背侧以第一掺杂剂掺杂所述衬底；

在以所述第一掺杂剂进行掺杂之后，薄化所述衬底以形成所述衬底的前侧；

在所述薄化所述衬底之后：

通过所述衬底的所述前侧以第二掺杂剂掺杂所述衬底；以及

形成金属层，其中所述衬底的所述前侧面朝向所述金属层，且其中光经由所述前侧面进入所述衬底；

其中以所述第一掺杂剂进行的掺杂形成光电二极管的第一掺杂区域，且以所述第二掺杂剂进行的掺杂形成所述光电二极管的第二掺杂区域。

2.根据权利要求1所述的方法，其进一步包含在以所述第一掺杂剂进行掺杂之后，将载体层接合到所述衬底的所述背侧。

3.根据权利要求2所述的方法，其中在将所述载体层接合到所述衬底的所述背侧时执行所述薄化所述衬底。

4.根据权利要求1所述的方法，其中所述第一掺杂剂和所述第二掺杂剂中的每一者包含相应的n型掺杂剂。

5.根据权利要求1所述的方法，其中以所述第一掺杂剂的所述掺杂将形成前侧照明像素单元的一个或一个以上像素结构。

6.根据权利要求1所述的方法，其中所述第一掺杂区域毗连所述第二掺杂区域。

7.根据权利要求6所述的方法，其中所述像素单元的第一像素结构包括所述第一掺杂区域及所述第二掺杂区域。

8.根据权利要求7所述的方法，其中所述第一像素结构进一步包含扩散阱及隔离结构。

9.根据权利要求7所述的方法，其中所述前侧与所述背侧之间的所述衬底的厚度为至少三微米。

10.一种像素阵列，其包括：

第一像素单元，其包含形成在半导体衬底中的掺杂区域，其中所述掺杂区域的掺杂剂浓度分布包括：

第一部分，其通过从所述衬底的前侧进行掺杂而形成，其中所述第一部分形成光电二极管的第一掺杂区域且包含沿着在所述衬底的背侧与所述衬底的与所述背侧相反的前侧之间延伸的线的第一浓度梯度，且其中所述第一浓度梯度是根据第一对数正态分布曲线；及

第二部分，其通过从所述衬底的所述背侧进行掺杂而形成，其中所述第二部分形成所述光电二极管的第二掺杂区域且包含沿着在所述衬底的所述背侧与所述衬底的所述前侧之间延伸的所述线的第二浓度梯度，其中所述第二浓度梯度是根据第二对数正态分布曲线，且其中光经由所述前侧面进入所述衬底。

11.根据权利要求10所述的像素阵列，其中所述掺杂剂浓度分布进一步包括：

第三部分，其定位在所述第一部分与所述第二部分之间，其中所述第三部分包含根据第三曲线的浓度梯度，所述第三曲线不仅仅根据所述第一对数正态分布曲线且不仅仅根据所述第二对数正态分布曲线。

12.根据权利要求11所述的像素阵列，其中所述第三部分的所述浓度梯度是根据包含所述第一对数正态分布曲线及所述第二对数正态分布曲线的曲线之和。

13.根据权利要求10所述的像素阵列，其中所述掺杂区域的所述掺杂剂浓度分布包含两个或两个以上局部掺杂剂浓度最大值。

14.根据权利要求13所述的像素阵列，其中所述两个或两个以上局部最大值中的一者实质上等于所述第一对数正态分布曲线的最大值。

15.一种图像传感器装置，其包括：

像素阵列，其包含：

第一像素单元，其包含形成在半导体衬底中的掺杂区域，其中所述掺杂区域的掺杂剂浓度分布包括：

第一部分，其通过从所述衬底的前侧进行掺杂而形成，其中所述第一部分形成光电二极管的第一掺杂区域且包含沿着在所述衬底的背侧与所述衬底的与所述背侧相反的前侧之间延伸的线的第一浓度梯度，且其中所述第一浓度梯度是根据第一对数正态分布曲线；以及

第二部分，其通过从所述衬底的所述背侧进行掺杂而形成，其中所述第二部分形成所述光电二极管的第二掺杂区域且包含沿着在所述衬底的所述背侧与所述衬底的所述前侧之间延伸的所述线的第二浓度梯度，其中所述第二浓度梯度是根据第二对数正态分布曲线，且其中光经由所述前侧面进入所述衬底；以及

读出电路，其经耦合以从所述像素阵列读出图像数据。

16.根据权利要求15所述的图像传感器装置，其中所述掺杂剂浓度分布进一步包括：

第三部分，其定位在所述第一部分与所述第二部分之间，其中所述第三部分包含根据第三曲线的浓度梯度，所述第三曲线不仅仅根据所述第一对数正态分布曲线且不仅仅根据所述第二对数正态分布曲线。

17.根据权利要求16所述的图像传感器装置，其中所述第三部分的所述浓度梯度是根据包含所述第一对数正态分布曲线及所述第二对数正态分布曲线的曲线之和。

18.根据权利要求15所述的图像传感器装置，其中所述掺杂区域的所述掺杂剂浓度分布包含两个或两个以上局部掺杂剂浓度最大值。

19.根据权利要求18所述的图像传感器装置，其中所述两个或两个以上局部最大值中的一者实质上等于所述第一对数正态分布曲线的最大值。