[go: up one dir, main page]

FI13744Y1 - Teststruktur - Google Patents

Teststruktur Download PDF

Info

Publication number
FI13744Y1
FI13744Y1 FIU20254035U FIU20254035U FI13744Y1 FI 13744 Y1 FI13744 Y1 FI 13744Y1 FI U20254035 U FIU20254035 U FI U20254035U FI U20254035 U FIU20254035 U FI U20254035U FI 13744 Y1 FI13744 Y1 FI 13744Y1
Authority
FI
Finland
Prior art keywords
test structure
lines
ryhmä
polished surface
silicon
Prior art date
Application number
FIU20254035U
Other languages
English (en)
Finnish (fi)
Inventor
Feng Gao
Thomas Werner
Jussi Kinnunen
Mikko Utriainen
Original Assignee
Chipmetrics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmetrics Oy filed Critical Chipmetrics Oy
Publication of FI13744Y1 publication Critical patent/FI13744Y1/sv

Links

Classifications

    • H10P74/277—
    • H10P74/203—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H10P50/644—
    • H10P74/27—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Teststruktur, kännetecknad av att teststrukturen omfattar en polerad yta (122) som omfattar flera grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) vilka omfattar åtminstone fyra linjer (104C), som har åtminstone två olika funktionella materialskikt (110, 112, 114, 116), och i en grupp av flera grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) är tjockleken (T1) mellan 5 nm och 200 nm på var och en av de nämnda fyra linjerna (110, 112, 114, 116); linjernas (104C) grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) ligger på ett avstånd av 2 μm –10 μm från varandra; och linjerna (104C) i de åtminstone två olika funktionella materialskikt (110, 112, 114, 116) är anpassade för att bilda ett kilformat tvärsnitt i teststrukturen (10), där kilens vinkel följer en känd kristallriktning i substratmaterialet (100) i teststrukturen (10).

Claims (8)

Skyddskrav
1. Teststruktur, kännetecknad avattteststrukturen omfattar en polerad yta (122) som omfattar flera grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) vilka omfattar ätminstone fyra linjer (104C), som har ätminstone tvä olika funktionella materialskikt (110, 112, 114, 116), och i en grupp av flera grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) är tjockleken (T1) mellan 5 nm och 200 nm pä var och en av de nämnda fyra linjerna (110, 112, 114, 116); linjernas (104C) grupper (RYHMÄ 1, RYHMÄ 2, RYHMÄ 3) ligger pä ett avständ av 2 um -10 um frän varandra; och linjerna (104C) i de åtminstone två olika funktionella materialskikt (110, 112, 114, 116) är anpassade för att bilda ett kilformat tvärsnitt i teststrukturen (10), där kilens vinkel följer en känd kristallriktning i substratmaterialet (100) i teststrukturen (10).
2. Teststruktur enligt krav 1, kännetecknad avattlinjerna (110, 112, 114, 116) av de åtminstone två olika funktionella material bildar en vinkel som avviker frän normalen för teststrukturens polerade yta (118) pä grund av en känd kristallriktningen av kisel.
3. Teststruktur enligt krav 2, kännetecknad av att den nämnda vinkeln är anpassad för att avvika frän normalen (N1) pä den polerade ytan (118) pägrundav kristallplan (111) och (100) i kiseln.
4. Teststruktur enligtkravl, kdnnetecknad avattmaterialetidet ätminstone ena funktionella materialskiktet (110, 112, 114, 116) är nägot av följande: kisel, kiselnitrid, kiseloxid och en eller flera metaller.
5. Teststruktur enligt krav 1 kän n eteckn ad av att teststrukturen omfattar på den polerade ytan (122) av teststrukturen (10) åtminstone ett ytterligare skikt som är anpassat för att efterlikna åtminstone ett av följande: en elektrisk komponent, en optisk komponent, en mekanisk komponent eller en kombination av dessa i tillverkningsfasen, så att den polerade ytan (122) kan analyseras med åtminstone ett av följande: optisk ellipsometri, optisk reflektometri, optisk spridningsmätning, optisk kritisk dimension (OCD) metrologi, sveptestmikroskopi, atomkraftmikroskopi (AFM), svepelektronmikroskopi och transmissionselektronmikroskopi.
6. Teststruktur enligt krav 1, känn eteckn ad avattteststrukturen omfattar tusentals linjer (104C).
7. Teststruktur enligt krav 1, kännetecknad av att en storlek pä området som omfattar linjerna (104C) beror på analysmetoder.
8. Teststruktur enligt krav 1, känn eteckn ad avattteststrukturen omfattar en första del (850) som omfattar den polerade ytan (122) med linjerna (104C) och en andra del (852) som är fäst vid den första delen (850), den andra delen (852) omfattar en fördjupning (854) och den andra delen (852) är anpassad för att täcka linjerna (104C), där fördjupningen (854) är vänd mot linjerna (104C) då den andra delen (852) och linjerna (104C) befinner sig på ett avstånd från varandra som avviker från noll.
FIU20254035U 2024-05-22 2025-05-21 Teststruktur FI13744Y1 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FI20245651 2024-05-22

Publications (1)

Publication Number Publication Date
FI13744Y1 true FI13744Y1 (sv) 2025-06-06

Family

ID=95895761

Family Applications (1)

Application Number Title Priority Date Filing Date
FIU20254035U FI13744Y1 (sv) 2024-05-22 2025-05-21 Teststruktur

Country Status (2)

Country Link
FI (1) FI13744Y1 (sv)
WO (1) WO2025242966A1 (sv)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209091B1 (en) * 2011-08-05 2015-12-08 Maxim Integrated Products, Inc. Integrated monolithic galvanic isolator
US10490661B2 (en) * 2016-11-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dopant concentration boost in epitaxially formed material

Also Published As

Publication number Publication date
WO2025242966A1 (en) 2025-11-27

Similar Documents

Publication Publication Date Title
US5534359A (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
TWI651809B (zh) 特徵尺寸縮減技術(三)
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US9187320B2 (en) Method for etching a complex pattern
TWI481548B (zh) 微機電系統奈米結構之製造方法
US20100117188A1 (en) Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US11361971B2 (en) High aspect ratio Bosch deep etch
US9529127B2 (en) Method for producing a refractive or diffractive optical device
US11084032B2 (en) Method to create multilayer microfluidic chips using spin-on carbon as gap fill and spin-on glass tone inversion
JP3875047B2 (ja) 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置
JP3813128B2 (ja) 微細構造の製造方法
US8778195B2 (en) Method to fabricate a mould for lithography by nano-imprinting
CN104217983B (zh) 用于处理载体的方法和载体
FI13744Y1 (sv) Teststruktur
Chien et al. Controlling the etch selectivity of silicon using low-RF power HBr reactive ion etching
CN111252730A (zh) 一种非对称半导体结构的制备方法
EP0628809A1 (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
US11192101B2 (en) Method to create multilayer microfluidic chips using spin-on carbon as gap filling materials
EP3449210B1 (en) Apparatus associated with analysis of thin film layer and manufacturing method thereof
JP2550601B2 (ja) 半導体装置の製造方法
US20090098734A1 (en) Method of forming shallow trench isolation structure and method of polishing semiconductor structure
US8486514B2 (en) Method to fabricate a mould for lithography by nano-imprinting
CN119626981A (zh) 一种沟槽隔离结构及其制备方法
EP4181172A1 (en) Method for forming self-aligned double pattern, and semiconductor structure
Gerlt et al. Reduced Etch Lag and High Aspect Ratios by Deep Reactive Ion Etching (DRIE). Micromachines 2021, 12, 542

Legal Events

Date Code Title Description
FGU Utility model registered