[go: up one dir, main page]

EP2168159A1 - Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung - Google Patents

Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung

Info

Publication number
EP2168159A1
EP2168159A1 EP08786014A EP08786014A EP2168159A1 EP 2168159 A1 EP2168159 A1 EP 2168159A1 EP 08786014 A EP08786014 A EP 08786014A EP 08786014 A EP08786014 A EP 08786014A EP 2168159 A1 EP2168159 A1 EP 2168159A1
Authority
EP
European Patent Office
Prior art keywords
material application
component
upper edge
electronic component
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08786014A
Other languages
English (en)
French (fr)
Inventor
Gernot Schimetta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP2168159A1 publication Critical patent/EP2168159A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/30—
    • H10W42/20—
    • H10W42/284—
    • H10W74/144—
    • H10W74/147—
    • H10W70/093—
    • H10W70/60—
    • H10W72/07131—
    • H10W72/07331—
    • H10W72/07336—
    • H10W72/074—
    • H10W72/325—
    • H10W72/352—
    • H10W72/354—
    • H10W72/874—
    • H10W90/00—
    • H10W90/734—

Definitions

  • the present invention relates to an electronic component, in particular a power component or a power semiconductor component according to the preamble of the main claim and a device according to the independent claim and a method for their preparation.
  • Top has one or more structured connections, so-called pads, which are surrounded by an additional passivation, for example, glass or a polyimide and the like.
  • This passivation can be performed up to the edges of the upper side of the component, the upper edges.
  • the critical isolation path has the upper component edges and the side surfaces of the component.
  • the insulation between the top and bottom terminals is created by the air gap between the bonding wire loop and the substrate.
  • a module may additionally be created with a potting, in particular silicone Gelverguss.
  • At least one electrically insulating material application is produced on at least one upper edge of an electronic component, in particular a power semiconductor component, used in particular in the high-voltage region. This generation at these critical points causes an increase in the insulation security, especially in power semiconductor modules, whereby the use of larger insulation film layer thicknesses is avoided.
  • Film causes the at least one electrically insulating material application creates a rounding of at least a portion of the at least one upper edge of the component.
  • a rounding is thus created by creating a radius of curvature or by increasing a radius of curvature.
  • the thinning of the applied insulation film is significantly reduced, so that the use of thicker insulation films can be avoided.
  • the material application for rounding, in cross section to the upper edge profile, and along the upper edge profile, on the surface or surfaces of the device side facing away from a rounded course In this way, the rounding can be easily generated.
  • a rounding of upper edges, as well as a rounding of a transition of an upper edge to the next upper edge In such, in particular angular transitions, the cross-section of the material application is rotated along the upper edge course, from one upper edge to the next upper edge, in accordance with the angle between both adjacent upper edges. It creates a fillet along the edge course. This way becomes special effectively avoided a dilution of an insulating film or insulation layer.
  • the rounded course of the material application in cross-section is part of a circular line and / or an ellipse line.
  • the material application can be carried out according to a ball chain with balls of different radii. In this way, the material application can be adapted to a corresponding insulation requirement and / or to a corresponding insulation layer.
  • the material application is formed partially cylindrical and / or in the form of a wall along the upper edge profile.
  • the material application in the region of a transition of two upper edges in the form of a partial sphere is the basis of a material application.
  • the material application for rounding is also formed in edge regions of the at least one upper surface and / or at least one lateral surface along the upper edge profile.
  • the material application for the rounding covers partially or completely a, in particular glass or a polyimide-containing passivation layer.
  • a passivation layer surrounds the at least one upper electrical contact surface disposed at the top and may extend to the upper edge or edges.
  • the material application may partially cover the upper contact surface. That is, the generated material application may cover the passivation of the electronic device, but not the contact surface to a large extent.
  • the material application has a high insulation strength, and / or a favorable partial discharge behavior and / or a viscosity such that the material can flow down from the top side of the component in the direction of gravity, on the side of the component and / or the material the material application, in particular by means of UV light or heat curable. That is, as a material materials are used which have a high insulation strength and / or a favorable partial discharge behavior. Liquid applied materials can be cured by a subsequent curing process using, for example, UV light or heat and the like.
  • formation of the material application on the upper edges is created by means of screen printing, metering and / spraying.
  • the material application is formed on at least one electronic component arranged on a wafer, in particular an unsealed wafer.
  • a plurality of electronic components arranged on a wafer can be produced with the material application.
  • a mass in particular an adhesive, is provided on all lateral surfaces produced on the side of the component and on all lateral edges, from the substrate. casting compound, applied as a slope.
  • Such an abutment may be covered, at least in part, by the material application from the top side of the component.
  • a lamination or deep-drawing process in particular for high components, which are, for example,> 700 ⁇ m, is simplified.
  • the side edges are covered or "rubbed" by means of a component with the potting compound.
  • At least one contact surface is in contact with a layer of electrically conductive material.
  • the insulation between electrical terminals on the top of the device and at its bottom can be provided improved in terms of voltage safety or insulation resistance with unchanged overall thickness of the insulation layers or insulation films used .
  • the total layer thicknesses of the insulation layers or insulation films used can be reduced to reduce process time and process costs.
  • the conventional type of planar contacting according to WO 03030247 is effectively improved by providing the layer of electrically conductive material over the material application according to the invention for rounding in a simple manner.
  • the formation of the material application on the upper edges is carried out by means of screen printing and / dosing and / spraying.
  • jetting prior to the formation of the material application, an abovementioned embankment, in particular by means of a dosing or spraying step, which is referred to as jetting generated.
  • the material of the material application is provided with a suitable viscosity such that the material flows down in the direction of gravity on the side surfaces of the component and at least partially on the slope.
  • a suitable viscosity such that the material flows down in the direction of gravity on the side surfaces of the component and at least partially on the slope.
  • the following further steps are carried out: laminating the electrically insulating insulating layer to the component having the material for rounding and to the substrate under vacuum so that the insulating layer closely covers and covers the upper side with the upper electrical contact surface and the substrate adheres to the device and the substrate; Exposing the at least one contact surface to be contacted on the upper side of the component by opening respective windows in the insulating layer.
  • a surface contacting of each exposed contact surface with a layer of electrically conductive material takes place.
  • the present invention is based on a
  • Figure 1 an embodiment of a device according to the invention
  • Figure 2 another embodiment of a device according to the invention.
  • FIG. 1 shows an exemplary embodiment of a device according to the invention.
  • Reference numeral 1 shows an embodiment of an electronic component, specifically a power semiconductor 1.
  • the power semiconductor 1 has an upper electrical contact surface 12 on its upper side.
  • the power semiconductor 1 has on its underside a lower electrical contact surface 13.
  • a passivation layer 11 of the power semiconductor 1 surrounds or comprises the electrical contact surface 12 arranged on the top side.
  • the passivation layer 11 extends from the upper contact surface 12 to the upper edge of the power semiconductor 1.
  • the passivation layer 11 comprises, for example, a polyimide or glass or the like on.
  • the power semiconductor 1 is fixed by means of a fastening 2 on a substrate 3.
  • the attachment 2 can be created for example by means of solder or a conductive adhesive.
  • Reference numeral 4 denotes an embankment which is optional.
  • the slope 4 is created from the substrate 3, at all lateral surfaces produced on the side of the electronic component 1 and at all lateral edges.
  • Reference number 7 denotes at least one upper edge or upper edges 7 produced by the coincidence of the at least one upper surface on the upper side and the at least one lateral surface of the structural element 1.
  • Reference numeral 5 denotes the material application 5 for rounding the upper edge 7 or edges 7 From the top side of the component 1, the material application 5 can at least partially
  • FIG. 1 shows a device according to the invention prior to surface contacting the exposed contact surface 12 on the top with a layer of electrically conductive material.
  • the electrically insulating material application 5 for rounding the edge or edges 7 is generated in the embodiment in cross section as a rounded course, as part of a circular line. In this way, the rounding is created particularly simple. Other rounded profiles in cross section are also usable.
  • the at least one window shows a plan view of a device with an electronic component 1 fastened to a substrate 3, wherein the electrically insulating insulation layer 6 is applied to the component 1 and to the substrate 3.
  • the at least one upper electrical contact surface 12 is contacted flatly with a layer 8 of electrically conductive material. The layer 8 is guided away from the component 1 via two material applications 5 covered by the insulation layer 6.
  • FIG. 2 shows that at least one electrically insulating material application 5 for at least one, below the insulation layer 6, by means of the coincidence of the at least one upper surface on the upper side and the at least one lateral surface, generates at least one of them Part of the upper edge 7 is formed.
  • all four upper edges 7 each have a material application 5. These material applications 5 cover all four upper edges 7 completely. Likewise, only one, two or three material applications 5 can be produced on the respective one, two or three edges 7. It is also possible that only the upper edges 7 have complete material applications 5, via which a planar electrically conductive layer 8 leads away from an upper electrical contact surface 12 from the electronic component or power semiconductor 1. It can instead of a complete upper edge 7, only part of this upper edge 7 may be covered by the material application 5, in the region in which the layer 8 applied to the insulating layer 6 covers the edge 7. However, the width of the material application 5 can also be greater than the width of the layer 8. Furthermore, a plurality of material applications 5 may be provided below the layer 8 and the insulation layer 6.
  • gaps can be generated between the material applications arranged along the edge 7.
  • any desired combinations of the layers 8 with the edges 7 and the material applications 5 can be generated. The more areas of material application 5 are produced, the higher the insulation resistance and the higher the material usage and the production time.
  • FIG. 2 also shows the rounded transition 9 from one edge 7 to the next. Likewise, FIG. 2 shows a slope 4.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft insbesondere eine Vorrichtung mit einem auf einem Substrat (3) befestigtem elektronischen Bauelement (1), insbesondere einem elektronischen Leistungsbauelement oder Halbleiterleistungsbauelement, wobei auf dem Bauelement (1) und auf dem Substrat (3) eine elektrisch isolierende Isolationsschicht (6) aufgebracht ist. Zur Flächenkontaktierung oberer elektrischer Kontaktflächen (12) des elektronischen Bauelements (1) werden Fenster in der Isolationsschicht (6) geöffnet. Danach erfolgt ein flächiges Kontaktieren der freigelegten oberen elektrischen Kontaktflächen (12). Es ist Aufgabe der vorliegenden Erfindung bei derart flächig kontaktierten elektronischen Bauelementen (1) bei unveränderter Gesamtschichtdicke der verwendeten Isolationsschichten (6), die Isolation zwischen elektrischen Anschlüssen (12, 13) an der Bauelementoberseite und an dessen Unterseite hinsichtlich Spannungssicherheit beziehungsweise Isolationsfestigkeit zu verbessern. Durch eine Verrundung von oberen Kanten (7) des Bauelements (1), mittels einer elektrisch isolierenden Materialaufbringung (5), wird ein Ausdünnen der elektrisch isolierenden Folie (6) im Bereich der mindestens einen oberen Kante (7) beziehungsweise oberen Kanten (7) vermieden. Auf diese Weise kann bei gleicher Dicke der Isolationsschicht (6) eine erhöhte Spannungssicherheit beziehungsweise Isolationsfestigkeit bereitgestellt werden.

Description

Beschreibung
Elektronisches Bauelement und Vorrichtung mit hoher Isolationsfestigkeit sowie Verfahren zu deren Herstellung
Die vorliegende Erfindung betrifft ein elektronisches Bauelement, insbesondere ein Leistungsbauelement oder ein Leistungshalbleiterbauelement gemäß dem Oberbegriff des Hauptanspruchs sowie eine Vorrichtung gemäß dem Nebenanspruch und ein Verfahren zu deren Herstellung.
Bei einer herkömmlichen Aufbau- und Verbindungstechnik für Leistungsmodule, insbesondere für Hochspannungsanwendungen, ist einerseits die elektrische Verschaltung der Komponenten bereit zu stellen, und andererseits ist die Isolation zwischen Leitern und Bauteilen sicherzustellen. Insbesondere bei Leistungshalbleiter-Bauteilen, wie es beispielsweise Insula- ted Gate Bipolartransistoren (IGBT), Metalloxidsemiconductor- Feldeffekttransistoren (MOSFET) , Thyristoren und Dioden sind, sind mindestens ein elektrischer Anschluss an der Ober- und an der Unterseite angeordnet. Es muss insbesondere die Isolation zwischen diesen Anschlüssen sichergestellt sein. Insbesondere bei Leistungshalbleitern ist eine Seite, insbesondere die Unterseite, herkömmlicherweise als ganzflächige Metalli- sierung ausgeführt. Die andere Seite, die insbesondere die
Oberseite ist, hat ein oder mehrere strukturierte Anschlüsse, sogenannte Pads, die von einer zusätzlichen Passivierung, die beispielsweise Glas oder ein Polyimid und der gleichen aufweist, umgeben sind. Diese Passivierung kann bis zu den Rän- dern der Bauteiloberseite, den oberen Kanten, geführt werden. Der kritische Isolationspfad weist die oberen Bauteilkanten und die Seitenflächen des Bauelements auf.
Gemäß der herkömmlichen Drahtbondtechnik wird die Isolation zwischen Ober- und Unterseite-Anschlüssen durch die Luftstrecke zwischen Bonddraht-Loop und Substrat erzeugt. Zur Erhöhung der Spannungssicherheit, das heißt zur Verhinderung von Teilentladung oder Durchschlägen, kann ein Modul zusätzlich mit einem Verguss, insbesondere Silikon-Gelverguss, geschaffen sein.
Auf herkömmliche Weise wird die Siemens intern so bezeichnete Kontaktierung „Siemens Planar Interconnect Technology
(SiPLIT)" verwendet. Dieses herkömmliche Kontaktierungsver- fahren ist beispielsweise in der WO 03030247 näher beschrieben, deren Inhalt ausdrücklich zur Offenbarung dieser Anmeldung gehört. Gemäß dieses Verfahrens wird die Isolation durch eine Isolationsfolie, die über das gesamte Modul gezogen beziehungsweise tiefgezogen beziehungsweise laminiert und im Bereich der elektrischen Anschlüsse geöffnet bereitgestellt.
Zur Vereinfachung des Laminations- oder Tiefziehprozesses, insbesondere bei hohen Bauteilen, die beispielsweise > 700μm sind, wurden nach dem Befestigen der Bauteile, beispielsweise mittels eines Lötprozesses, die Seitenkanten der Bauteile mit einer Vergussmasse versehen beziehungsweise „angeböscht" . Eine derartige Anböschung, die beispielsweise mittels eines Do- sier- oder Sprühprozesses, der auch Jetting genannt wird, geschaffen werden kann, ist in Figur 1 dargestellt. Da diese Anböschung entsprechend dem kapillaren Verhalten der Verguss- beziehungsweise Abdeckmasse auf herkömmliche Weise lediglich die Seitenkanten eines Bauelements, jedoch nicht die oberen Kanten eines Bauelements bedeckt, liegen die oberen Bauelementkanten vor dem Laminier- oder Tiefziehprozess, ungeschützt frei. Isolationsfolien, die im Laminier- oder Tiefziehverfahren aufgebracht werden, besitzen für die vorstehend genannten Bauteilhöhen herkömmlicherweise Schichtdicken im Bereich zwischen circa 100 und 500 μm. Entsprechend dem kleinen Krümmungsradius der ungeschützten oberen Bauelementkanten wird die Isolationsfolie beim oder nach Aufbringen auf das Bauelement, in diesem Bereich auf bis zu 50 % der ursprünglichen Schichtdicke gedünnt, woraus sich eine geringere Isola- tionsfestigkeit beziehungsweise Spannungssicherheit der gesamten Anordnung ergibt. Um dennoch eine ausreichende Isolation bereitzustellen, wird herkömmlicher Weise die Gesamt- schichtdicke der Folie erhöht. Dies verursacht nachteiligerweise erhebliche Kostennachteile. Es erhöht sich der Materialeinsatz. Das beispielsweise mittels Laser ausgeführte und im Bereich der Anschlüsse erfolgende Abtragen der eine erhöh- te Schichtdicke aufweisenden Folie benötigt mehr Zeit. Auf diese Weisen steigen entsprechend einer erhöhten Prozessdauer ebenso die Prozesskosten an.
Es ist Aufgabe der vorliegenden Erfindung bei einem, herkömm- licher Weise gemäß der WO 03030247, flächig kontaktierbaren elektronischen Bauelement, insbesondere Leistungsbauelement oder Leistungshalbleiterbauelement, bei unveränderter Gesamtschichtdicke der verwendbaren Isolationsschichten oder Isolationsfolien, die Isolation zwischen elektrischen Anschlüssen an der Bauelement-Oberseite und an dessen Unterseite hinsichtlich Spannungssicherheit beziehungsweise Isolationsfestigkeit verbessert bereit zu stellen. Alternativ sollen bei gleicher Spannungssicherheit, die Gesamtschichtdicken verwendbarer Isolationsschichten oder Isolationsfolien zur Ver- ringerung von Prozessdauer und Prozesskosten verkleinert werden. Es soll ein Herstellungsverfahren für derartige elektronische Bauelemente angegeben werden. Die Verbesserungen sollen ebenso für ein auf einem Substrat angeordnetes elektronisches Bauelement, dessen entsprechendes Herstellungsverfahren und/oder dessen flächiges Kontaktieren geschaffen sein. Es sollen insbesondere elektronische Bauelemente für den Hochspannungsbereich und/oder Leistungsmodule verbessert werden.
Spannungssicherheit ist gegeben, falls Teilentladungen und Durchschläge dauerhaft wirksam verhindert werden.
Die Aufgabe wird durch ein elektronisches Bauelement gemäß dem Hauptanspruch, ein Verfahren gemäß dem zugeordneten Nebenanspruch sowie eine Vorrichtung gemäß einem weiteren Ne- benanspruch und ein dazugehöriges Verfahren gemäß einem weiteren Nebenanspruch gelöst. Es erfolgt ein Erzeugen mindestens einer elektrisch isolierenden Materialaufbringung an mindestens einer oberen Kante eines, insbesondere im Hochspannungsbereich verwendeten, elektronischen Bauelements, insbesondere Leistungshalbleiter- bauelements. Dieses Erzeugen an diesen kritischen Stellen bewirkt eine Erhöhung der Isolationssicherheit insbesondere bei Leistungshalbleitermodulen, wobei die Verwendung größerer Isolationsfolienschichtdicken vermieden wird. Das Erzeugen der mindestens einen Materialaufbringung zur Verrundung min- destens eines Teils der oberen Kante vor dem Aufbringen der
Folie bewirkt, dass die mindestens eine elektrisch isolierende Materialaufbringung eine Verrundung mindestens eines Teils der mindestens einen oberen Bauelementkante schafft. Eine Verrundung wird also mittels Erzeugens eines Krümmungsradius oder mittels eines Vergrößerns eines Krümmungsradius geschaffen. Als Folge des erzeugten oder vergrößerten Krümmungsradius ist die Dünnung der aufgebrachten Isolationsfolie deutlich verringert, sodass die Verwendung dickerer Isolationsfolien vermieden werden kann.
Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen .
Gemäß einer vorteilhaften Ausgestaltung weist die Material- aufbringung zur Verrundung, im Querschnitt zum oberen Kantenverlauf, und entlang des oberen Kantenverlaufs, auf der der Fläche oder den Flächen des Bauelements abgewandten Seite einen gerundeten Verlauf auf. Auf diese Weise kann die Verrundung einfach erzeugt werden. Mit einer derartigen Material- aufbringung erfolgen eine Verrundung oberer Kanten, sowie eine Verrundung eines Übergangs einer oberen Kante zur nächsten oberen Kante. Bei derartigen, insbesondere eckigen Übergängen wird der Querschnitt der Materialaufbringung entlang des oberen Kantenverlaufs, von einer oberen Kante zur nächsten obe- ren Kante, entsprechend dem Winkel zwischen beiden benachbarten oberen Kanten gedreht. Es wird eine Verrundung entlang des Kantenverlaufs erzeugt. Auf diese Weise wird besonders wirksam eine Verdünnung einer Isolationsfolie oder Isolationsschicht vermieden.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist der ge- rundete Verlauf der Materialaufbringung im Querschnitt Teil einer Kreislinie und/einer Ellipsenlinie. Dies sind besonders einfach zu realisierende Ausführungsformen.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist der ge- rundete Verlauf der Materialaufbringung, im Querschnitt, entlang des oberen Kantenverlaufs, örtlich verschieden oder örtlich variabel. Beispielsweise kann die Materialaufbringung entsprechend einer Kugelkette mit Kugeln unterschiedlicher Radien ausgeführt sein. Auf diese Weise kann die Materialauf- bringung an eine entsprechende Isolationsanforderung und/oder an eine entsprechende Isolationsschicht angepasst sein.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Materialaufbringung teilzylinderförmig und/oder in Form eines Walls entlang des oberen Kantenverlaufs ausgebildet. Dies sind ebenso einfach zu erzeugende Ausführungsformen.
Gemäß einer weiteren vorteilhaften Ausgestaltung weist die Materialaufbringung im Bereich eines Übergangs zweier oberer Kanten die Form einer Teilsphäre auf. Auf diese Weise ist eine einfache geometrische Form Grundlage einer Materialaufbringung.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Ma- terialaufbringung zur Verrundung zudem in Randbereichen der mindestens einen oberen Fläche und/oder mindestens einen seitlichen Fläche entlang des oberen Kantenverlaufs ausgebildet.
Gemäß einer weiteren vorteilhaften Ausgestaltung bedeckt die Materialaufbringung zur Verrundung teilweise oder ganz eine, insbesondere Glas oder ein Polyimid aufweisende Passivie- rungsschicht . Eine derartige Passivierungsschicht umgibt die an der Oberseite angeordnete mindestens eine obere elektrische Kontaktfläche und kann sich bis zu der oberen Kante oder den oberen Kanten erstrecken. Die Materialaufbringung kann teilweise die obere Kontaktfläche bedecken. Das heißt die er- zeugte Materialaufbringung kann die Passivierung des elektronischen Bauelements bedecken, nicht jedoch in hohem Maße die Kontaktfläche .
Gemäß einer weiteren vorteilhaften Ausgestaltung weist die Materialaufbringung eine hohe Isolationsfestigkeit, und/oder ein günstiges Teilentladungsverhalten und/oder eine Viskosität derart auf, dass das Material von der Oberseite des Bauelements her in Schwerkraftrichtung, an der Seite des Bauelements herabfließen kann und/oder das Material der Material- aufbringung, insbesondere mittels UV-Licht oder Wärme aushärtbar ist. Das heißt als Material werden Stoffe verwendet, die eine hohe Isolationsfestigkeit und/oder ein günstiges Teilentladungsverhalten aufweisen. Flüssig aufgebrachte Stoffe können durch einen anschließenden Aushärtprozess mittels beispielsweise UV-Licht oder Wärme und der gleichen ausgehärtet werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung des dem elektronischen Bauelement zugeordneten Verfahrens wird ein Ausbilden der Materialaufbringung auf den oberen Kanten mittels Siebdruck, Dosieren und/Sprühen geschaffen.
Gemäß einer vorteilhaften Ausgestaltung erfolgt ein Ausbilden der Materialaufbringung auf mindestens einem auf einem Wafer, insbesondere einem ungesagten Wafer, angeordneten elektronischen Bauelement. Es kann eine Vielzahl von auf einem Wafer angeordneten elektronischen Bauelementen mit der Materialaufbringung erzeugt werden.
Gemäß einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Vorrichtung ist an allen auf der Seite des Bauelements erzeugten seitlichen Flächen und allen seitlichen Kanten, vom Substrat her, eine Masse, insbesondere eine Ver- gussmasse, als Anböschung aufgebracht. Eine derartige Anbö- schung kann von der Oberseite des Bauelements her, zumindest teilweise von der Materialaufbringung bedeckt sein. Mittels dieser Anböschung wird ein Laminations- oder Tiefziehprozess insbesondere für hohe Bauteile, die beispielsweise > 700 μm sind, vereinfacht. Nach dem Befestigen des Bauelements, beispielsweise mittels eines Lötprozesses, werden die Seitenkanten mittels eines Bauelements mit der Vergussmasse bedeckt beziehungsweise „angeböscht" .
Gemäß einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Vorrichtung ist in jeweils mindestens einem Fenster jeweils mindestens eine Kontaktfläche flächig mit einer Schicht aus elektrisch leitendem Material kontaktiert. Indem diese Schichten über mindestens eine mit der Isolationsschicht bedeckte Materialaufbringung zur Verrundung vom Bauelement weg geführt werden, kann bei unveränderter Gesamtschichtdicke der verwendeten Isolationsschichten oder Isolationsfolien, die Isolation zwischen elektrischen Anschlüssen an der Bauelement-Oberseite und an dessen Unterseite hinsichtlich Spannungssicherheit beziehungsweise Isolationsfestigkeit verbessert bereitgestellt werden. Alternativ können bei gleicher Spannungssicherheit, die Gesamtschichtdicken der verwendeten Isolationsschichten oder Isolationsfolien zur Verringerung von Prozessdauer und Prozesskosten verkleinert werden. Die herkömmliche Art der planaren Kontaktierung gemäß der WO 03030247 wird durch die Bereitstellung der Schicht aus elektrisch leitendem Material über der erfindungsgemäßen Materialaufbringung zur Verrundung auf einfache Weise wirksam verbessert.
Gemäß einer vorteilhaften Ausgestaltung eines der erfindungsgemäßen Vorrichtung entsprechenden Verfahrens wird das Ausbilden der Materialaufbringung auf den oberen Kanten mittels Siebdruck und/Dosieren und/Sprühen ausgeführt.
Gemäß einer vorteilhaften Ausgestaltung wird vor dem Ausbilden der Materialaufbringung eine vorstehend beschriebene An- böschung, insbesondere mittels eines Dosier- oder Sprühschrittes, das als Jetting bezeichnet wird, erzeugt.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Ma- terial der Materialaufbringung mit einer geeigneten Viskosität derart bereitgestellt, das das Material in Schwerkraftrichtung an den Seitenflächen des Bauelements und zumindest teilweise an der Anböschung herabfließt. Die Erzeugung der Materialaufbringung zur Verrundung, die beispielsweise mit- tels Siebdruck, Dosieren, Sprühen erfolgen kann, kann vorteilhaft an bereits befestigten elektronischen Bauelementen durchgeführt werden, sodass die Materialaufbringung, entsprechend der Viskosität des verwendeten Materials, zu einem kleinen Teil an den Bauelementkanten und an der optionalen Anböschung herabfließen kann.
Gemäß einer weiteren vorteilhaften Ausgestaltung werden weitere folgende Schritte ausgeführt: Auflaminieren der elektrisch isolierenden Isolationsschicht auf das die Material- aufbringung zur Verrundung aufweisende Bauelement und auf das Substrat unter Vakuum, sodass die Isolationsschicht die Oberseite mit der oberen elektrischen Kontaktfläche und das Substrat enganliegend bedeckt und auf dem Bauelement und dem Substrat haftet; Freilegen der mindestens einen zu kontaktie- renden Kontaktfläche auf der Oberseite des Bauelements durch Öffnen jeweiliger Fenster in der Isolationsschicht.
Gemäß einer vorteilhaften Ausgestaltung erfolgt nach dem Freilegen ein flächiges Kontaktieren jeder freigelegten Kon- taktfläche mit einer Schicht aus elektrisch leitendem Material .
Die vorliegende Erfindung wird anhand eines
Ausführungsbeispieles in Verbindung mit der Figur näher be- schrieben. Es zeigt
Figur 1: ein Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung; Figur 2: ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung.
Figur 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung. Bezugszeichen 1 zeigt ein Ausführungsbeispiel eines elektronischen Bauelements, und zwar einen Leistungshalbleiter 1. Der Leistungshalbleiter 1 weist auf seiner Oberseite eine obere elektrische Kontaktfläche 12 auf. Der Leistungshalbleiter 1 weist auf seiner Unterseite eine untere elektrische Kontaktfläche 13 auf. Eine Passivierungsschicht 11 des Leistungshalbleiters 1 umgibt beziehungsweise umfasst die an der Oberseite angeordnete elektrische Kontaktfläche 12. Die Passivierungsschicht 11 erstreckt sich von der oberen Kontaktfläche 12 bis zu der oberen Kante des Leistungshalb- leiter 1. Die Passivierungsschicht 11 weist beispielsweise ein Polyimid oder Glas oder Vergleichbares auf. Der Leistungshalbleiter 1 ist mittels einer Befestigung 2 auf einem Substrat 3 befestigt. Die Befestigung 2 kann beispielsweise mittels Lot oder eines Leitklebstoffs geschaffen sein. Be- zugszeichen 4 bezeichnet eine Anböschung, die optional ist. Die Anböschung 4 ist vom Substrat 3 her, an allen auf der Seite des elektronischen Bauelements 1 erzeugten seitlichen Flächen und an allen seitlichen Kanten geschaffen. Bezugszeichen 7 kennzeichnet mindestens eine mittels des Zusammentref- fens der mindestens einen oberen Fläche auf der Oberseite und der mindestens einen seitlichen Fläche des Bauelements 1 erzeugte obere Kante oder obere Kanten 7. Bezugszeichen 5 kennzeichnet die Materialaufbringung 5 zur Verrundung der oberen Kante 7 oder Kanten 7. Von der Oberseite des Bauelements 1 her, kann die Materialaufbringung 5 zumindest teilweise die
Anböschung 4 bedecken. Bezugszeichen 6 bezeichnet eine elektrisch isolierende Isolationsschicht beziehungsweise eine elektrisch isolierende Isolationsfolie 6. Gemäß Figur 1 ist eine zu kontaktierende obere elektrische Kontaktfläche 12 auf der Oberseite des Bauelements 1 durch das Öffnen eines Fensters in der Isolationsschicht 6 freigelegt. Figur 1 zeigt eine erfindungsgemäße Vorrichtung vor einem Flächenkontaktieren der freigelegten Kontaktfläche 12 auf der Oberseite mit einer Schicht aus elektrisch leitendem Material. Die elektrisch isolierende Materialaufbringung 5 zur Verrundung der Kante oder Kanten 7 ist im Ausführungsbeispiel im Querschnitt als gerundeter Verlauf, als Teil einer Kreislinie erzeugt. Auf diese Weise ist die Verrundung besonders einfach geschaffen. Andere gerundete Verläufe im Querschnitt sind ebenso verwendbar .
Fig. 2 zeigt eine Draufsicht auf eine Vorrichtung mit einem auf einem Substrat 3 befestigten elektronischen Bauelement 1, wobei auf dem Bauelement 1 und auf dem Substrat 3 die elektrisch isolierende Isolationsschicht 6 aufgebracht ist. In dem mindestens einen Fenster ist die mindestens eine obere elekt- rische Kontaktfläche 12 flächig mit einer Schicht 8 aus elektrisch leitendem Material kontaktiert. Die Schicht 8 wird über zwei mit der Isolationsschicht 6 bedeckte Materialaufbringungen 5 vom Bauelement 1 weg geführt.
Fig. 2 zeigt, dass auf mindestens einer, mittels des Zusammentreffens der mindestens einen oberen Fläche auf der Oberseite und der mindestens einen seitlichen Fläche, erzeugten oberen Kante 7, unterhalb der Isolationsschicht 6, mindestens eine elektrisch isolierende Materialaufbringung 5 zur Verrun- düng mindestens eines Teils der oberen Kante 7 ausgebildet ist .
Beispielsweise können, wie dies in Fig. 2 dargestellt ist, alle vier oberen Kanten 7 jeweils eine Materialaufbringung 5 aufweisen. Diese Materialaufbringungen 5 bedecken alle vier oberen Kanten 7 vollständig. Es können ebenso lediglich eine, zwei oder drei Materialaufbringungen 5 auf jeweils den entsprechenden einen, zwei oder drei Kanten 7 erzeugt sein. Ebenso ist es möglich, dass lediglich die oberen Kanten 7 vollständige Materialaufbringungen 5 aufweisen, über die eine flächige elektrisch leitende Schicht 8 von einer oberen elektrischen Kontaktfläche 12 vom elektronischen Bauelement oder Leistungshalbleiter 1 weg führt. Es kann anstelle einer vollständigen oberen Kante 7, lediglich ein Teil dieser oberen Kante 7 von der Materialaufbringung 5 bedeckt sein, und zwar in dem Bereich, in dem die auf der Isolationsschicht 6 aufgebrachte Schicht 8 die Kante 7 bedeckt. Die Breite der Materialaufbringung 5 kann aber ebenso größer als die Breite der Schicht 8 sein. Des Weiteren kann eine Mehrzahl von Materialaufbringungen 5 unterhalb der Schicht 8 und der Isolationsschicht 6 geschaffen sein. Gemäß dieser Ausgestaltung können zwischen den entlang der Kante 7 angeordneten Materi- alaufbringungen 5 Lücken erzeugt sein. Grundsätzlich sind beliebige Kombinationen der Schichten 8 mit den Kanten 7 und den Materialaufbringungen 5 erzeugbar. Je mehr Bereiche von Materialaufbringungen 5 erzeugt sind, umso höher ist die Isolationsfestigkeit und umso höher sind der Materialeinsatz und die Fertigungsdauer.
Fig. 2 zeigt ebenso den gerundeten Übergang 9 von einer Kante 7 zur nächsten. Ebenso zeigt Fig. 2 eine Anböschung 4.

Claims

Patentansprüche
1. Elektronisches Bauelement (1), insbesondere ein Leistungsbauelement oder ein Leistungshalbleiterbauelement, mit je- weils an einer Oberseite und an einer Unterseite angeordneten mindestens einen elektrischen Kontaktfläche (12, 13), wobei auf dem Bauelement (1), auf mindestens einer oberen Fläche auf der Oberseite und mindestens einer seitlichen Fläche eine elektrisch isolierende Isolationsschicht (6), insbesondere eine elektrisch isolierende Isolationsfolie, positionierbar ist, die bei der mindestens einen oberen elektrischen Kontaktfläche (12) mindestens ein Fenster aufweist, in dem die mindestens eine obere elektrische Kontaktfläche (12) frei von der Isolationsschicht (6) ist, dadurch gekennzeichnet, dass auf mindestens einer, mittels des Zusammentreffens der mindestens einen oberen Fläche auf der Oberseite und der mindestens einen seitlichen Fläche, erzeugten oberen Kante (7), unterhalb der Isolationsschicht (6), mindestens eine elektrisch isolierende Materialaufbringung (5) zur Verrundung mindestens eines Teils der oberen Kante (7) ausgebildet ist.
2. Elektronisches Bauelement (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Materialaufbringung (5) zur Verrundung, im Querschnitt zum Verlauf der oberen Kante (7) und entlang des Verlaufs der oberen Kante (7), auf der dem Bauelement (1) abgewandten Seite einen gerundeten Verlauf aufweist.
3. Elektronisches Bauelement (1) nach Anspruch 2, dadurch gekennzeichnet, dass der gerundete Verlauf der Materialaufbringung (5) im Querschnitt Teil einer Kreislinie und/oder einer Ellipsenlinie ist .
4. Elektronisches Bauelement (1) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der gerundete Verlauf der Materialaufbringung (5) im Querschnitt entlang des Verlaufs der oberen Kante (7) örtlich variabel ist.
5. Elektronisches Bauelement (1) nach einem oder mehreren der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Materialaufbringung (5) teilzylinderförmig und/oder in Form eines Walls entlang des Verlaufs der oberen Kante (7) ausgebildet ist.
6. Elektronisches Bauelement (1) nach einem oder mehreren der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Materialaufbringung (5) im Bereich von Übergängen von o- beren Kanten (7) teilsphärenförmig ist.
7. Elektronisches Bauelement (1) nach einem oder mehreren der vorangehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Materialaufbringung (5) zur Verrundung in Randbereichen der mindestens einen oberen Fläche und/oder der mindestens einen seitlichen Fläche entlang des Verlaufs der oberen Kante (7) ausgebildet ist.
8. Elektronisches Bauelement (1) nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Materialaufbringung (5) zur Verrundung optional zumindest teilweise eine, insbesondere Glas oder ein Polyimid aufweisende, Passivierungsschicht (11) bedeckt, die die an der O- berseite angeordnete mindestens eine elektrische Kontaktfläche (12) umgibt und sich bis zu der oberen Kante (7) erstrecken kann, wobei die Materialaufbringung (5) optional teil- weise die obere elektrische Kontaktfläche (12) bedeckt.
9. Elektronisches Bauelement (1) nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialaufbringung (5) eine hohe Isolationsfestigkeit aufweist und/oder das Material der Materialaufbringung (5) ein günstiges Teilentladungsverhalten aufweist und/oder das Material der Materialaufbringung (5) eine Viskosität derart aufweist, dass das Material von der Oberseite des Bauelements her, in Schwerkraftrichtung, an der Seite des Bauelements (1) herab fließen kann und/oder das Material der Materialaufbringung (5) , insbesondere mittels UV-Licht oder Wärme, aushärt- bar ist.
10. Verfahren zum Herstellen eines elektronischen Bauelements (1) nach einem oder mehreren der vorangehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass auf mindestens einer, mittels des Zusammentreffens der mindestens einen oberen Fläche auf der Oberseite und der mindestens einen seitlichen Fläche, erzeugten oberen Kante (7), unterhalb der aufzubringenden Isolationsschicht (6), mindestens eine elektrisch isolierende Materialaufbringung (5) zur Ver- rundung mindestens eines Teils der oberen Kante (7) ausgebildet wird.
11. Verfahren nach Anspruch 10, gekennzeichnet durch
Ausbilden der Materialaufbringung (5) auf der oberen Kante (7) mittels Siebdruck und/oder Dosieren und/oder Sprühen.
12. Verfahren nach Anspruch 10 oder 11, gekennzeichnet durch
Ausbilden der Materialaufbringung (5) auf mindestens einem auf einem Wafer, insbesondere ungesagten Wafer, angeordneten elektronischen Bauelement (1) .
13. Vorrichtung mit einem auf einem Substrat (3) befestigten elektronischen Bauelement (1) nach einem oder mehreren der Ansprüche 1 bis 9, wobei auf dem Bauelement (1) und auf dem Substrat (3) die elektrisch isolierende Isolationsschicht (6) aufgebracht ist, dadurch gekennzeichnet, dass auf mindestens einer, mittels des Zusammentreffens der min- destens einen oberen Fläche auf der Oberseite und der mindestens einen seitlichen Fläche, erzeugten oberen Kante (7), unterhalb der Isolationsschicht (6), mindestens eine elektrisch isolierende Materialaufbringung (5) zur Verrundung mindestens eines Teils der oberen Kante (7) ausgebildet ist.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass an allen auf der Seite des Bauelements (1) erzeugten seitlichen Flächen und allen seitlichen Kanten, vom Substrat (3) her, eine Masse, insbesondere eine Vergussmasse, als Anbö- schung (4) aufgebracht ist, die optional, von der Oberseite des Bauelements (1) her, zumindest teilweise von der Materialaufbringung (5) bedeckt ist.
15. Vorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass in dem mindestens einen Fenster die mindestens eine obere e- lektrische Kontaktfläche (12) flächig mit mindestens einer Schicht (8) aus elektrisch leitendem Material kontaktiert ist, die über mindestens eine mit der Isolationsschicht (6) bedeckte Materialaufbringung (5) vom Bauelement (1) weg geführt wird.
16. Verfahren zum Herstellen einer Vorrichtung nach einem o- der mehreren der Ansprüche 13 bis 15, mit den Schritten:
- Befestigen des elektronischen Bauelements (1) auf dem Substrat (3) ,
- Ausbilden mindestens einer elektrisch isolierenden Materialaufbringung (5) zur Verrundung mindestens eines Teils einer mindestens einen oberen Kante (7) nach einem oder mehreren der Ansprüche 1 bis 9, auf mindestens einer, mittels des Zusammentreffens der mindestens einen oberen Fläche auf der O- berseite und der mindestens einen seitlichen Fläche, erzeug- ten oberen Kante (7), entlang mindestens eines Teils des Verlaufs der oberen Kante (7) .
17. Verfahren nach Anspruch 16, gekennzeichnet durch
Ausbilden der Materialaufbringung (5) auf der oberen Kante (7) mittels Siebdruck und/oder Dosieren und/oder Sprühen.
18. Verfahren nach Anspruch 16 oder 17, gekennzeichnet durch vor dem Ausbilden der Materialaufbringung (5) erfolgendes Erzeugen einer Anböschung (4) gemäß Anspruch 14, insbesondere mittels eines Dosier- oder Sprühschrittes.
19. Verfahren nach Anspruch 18, gekennzeichnet durch
Bereitstellen des Materials der Materialaufbringung (5) mit einer geeigneten Viskosität derart, dass das Material in Schwerkraftrichtung an den Seitenflächen und Seitenkanten des Bauelements und zumindest teilweise an der Anböschung (4) herabfließt .
20. Verfahren nach einem oder mehreren der Ansprüche 16 bis
19. mit den weiteren Schritten: - Auflaminieren der elektrisch isolierenden Isolationsschicht (6) auf das die Materialaufbringung (5) zur Verrundung aufweisende Bauelement (1) und auf das Substrat (3) unter Vakuum, so dass die Isolationsschicht (6) die Oberseite mit der oberen elektrischen Kontaktfläche (12) und das Substrat (3) eng anliegend bedeckt und auf dem Bauelement (1) und dem Substrat (3) haftet,
- Freilegen der mindestens einen zu kontaktierenden oberen elektrischen Kontaktfläche (12) auf der Oberseite des Bauelements (1) durch Öffnen jeweiliger Fenster in der Isolations- schicht ( 6) .
21. Verfahren nach Anspruch 20, gekennzeichnet durch nach dem Freilegen erfolgendes flächiges Kontaktieren jeder freigelegten oberen elektrischen Kontaktfläche (12) mit einer Schicht aus elektrisch leitendem Material.
EP08786014A 2007-07-17 2008-07-10 Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung Withdrawn EP2168159A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007033288A DE102007033288A1 (de) 2007-07-17 2007-07-17 Elektronisches Bauelement und Vorrichtung mit hoher Isolationsfestigkeit sowie Verfahren zu deren Herstellung
PCT/EP2008/058956 WO2009010440A1 (de) 2007-07-17 2008-07-10 Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
EP2168159A1 true EP2168159A1 (de) 2010-03-31

Family

ID=39863106

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08786014A Withdrawn EP2168159A1 (de) 2007-07-17 2008-07-10 Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung

Country Status (4)

Country Link
EP (1) EP2168159A1 (de)
CN (1) CN101809736A (de)
DE (1) DE102007033288A1 (de)
WO (1) WO2009010440A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
EP3343600A1 (de) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
FR3069128B1 (fr) * 2017-07-13 2020-06-26 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
DE202018105660U1 (de) * 2018-10-02 2020-01-07 Alanod Gmbh & Co. Kg Elektroisoliertes elektrisches Leitungsband, insbesondere für Elektromotoren und Transformatoren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1553243A (en) 1975-08-04 1979-09-26 Gen Electric Semiconductor
US4977107A (en) 1989-08-23 1990-12-11 Motorola Inc. Method for manufacturing semiconductor rectifier
US6303977B1 (en) 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
WO2005096374A1 (de) 2004-03-15 2005-10-13 Siemens Aktiengesellschaft Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009010440A1 *

Also Published As

Publication number Publication date
CN101809736A (zh) 2010-08-18
WO2009010440A1 (de) 2009-01-22
DE102007033288A1 (de) 2009-01-22

Similar Documents

Publication Publication Date Title
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102015115999B4 (de) Elektronische Komponente
DE102015101440B4 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
DE102007041926B4 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102019214998A1 (de) Organischer Schaltungsträger und dessen Anwendung bei Stromrichtern und in Fahrzeugen
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
WO2016193038A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
EP2168159A1 (de) Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
DE102010061573A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007041921A1 (de) Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102015102822A1 (de) Halbleitervorrichtung mit mehreren auf einem Träger montierten Chips
DE102019129675A1 (de) Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102007035608A1 (de) Halbleitermodul mit Weichvergussschicht und Verfahren zur Herstellung desselben
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat
DE102013108967A1 (de) Verfahren und Herstellung eines Elektronikmoduls und Elektronikmodul

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100115

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

17Q First examination report despatched

Effective date: 20100512

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS AKTIENGESELLSCHAFT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130129