DE102005041099A1

DE102005041099A1 - LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik

Info

Publication number: DE102005041099A1
Application number: DE102005041099A
Authority: DE
Inventors: Karl Weidner
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2005-08-30
Filing date: 2005-08-30
Publication date: 2007-03-29
Also published as: US20090278157A1; CN101253623B; TWI313075B; KR101295606B1; WO2007025521A3; TW200715621A; CN101253623A; JP2009506558A; WO2007025521A2; US7859005B2; EP1920462A2; JP5215853B2; KR20080039904A

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Halbleiterstruktur, insbesondere mit einer mittels elektrischen Bauelementen (2) auf einem Substrat (1) erzeugten Oberflächenstruktur oder Topografie, mit den Schritten DOLLAR A - Aufbringen von elektronischen Bauelementen (2) auf einem Substrat (1); DOLLAR A - Aufbringen einer Isolierschicht (3) auf die mittels Bauelementen (2) auf dem Substrat (1) erzeugte Topografie; DOLLAR A - Erzeugen von Ankontaktierungsöffnungen (5) in der Isolierschicht (3) an Kontaktierungsstellen der elektronischen Bauelemente; DOLLAR A - planares Metallisieren der Isolierschicht (3) und der Ankontaktierungsstellen in den Ankontaktierungsöffnungen (5); DOLLAR A - zur Erzeugung von elektrischen Verbindungen (4) erfolgendes Strukturieren der Metallisierung. DOLLAR A Das Verfahren zeichnet sich dadurch aus, dass die Isolierschicht (3) eine Glasbeschichtung aufweist.

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.

Bei der derzeitigen planaren Verbindungstechnologie (SiPLIT siehe WO 03/030247) schließt eine gleichmäßig über die Topografie auflaminierte Folie in einer vorbestimmten Schichtdicke die Bauteile ein und bietet nach bekanntem Verfahren für die planare Verbindungstechnik die Isolierschicht. Das Grundkonzept einer flachen Bauweise mit planarer Verbindungstechnik ermöglicht durch Verwendung einer Isolierfolie vielseitige, anwendungsspezifische Gestaltungsmöglichkeiten.

Herkömmlicherweise werden Bauteile bisher mit einem so genannten "Clear Mould Compound" abgedeckt. Durch die Verwendung herkömmlicher Isolierfolien wird nachteiliger Weise eine eingeschränkte thermische, alterungsbezogene bzw. UV-bezogene Beständigkeit ermöglicht.

Es ist daher Aufgabe der vorliegenden Erfindung, eine thermisch-mechanisch, chemisch-physikalisch stabile Struktur, das heißt eine Struktur, die insbesondere mit planarer Verbindungstechnik erzeugt wurde, bereitzustellen, die alterungsbeständig, weitgehend unbeeinflusst von Umwelteinflüssen ist und in Verbindung mit Lichtquellen eine hohe Lichtausbeute ermöglicht.

Die Aufgabe wird durch ein Verfahren gemäß dem Anspruch 1 gelöst. Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.

Durch die Verwendung einer Glasbeschichtung anstelle der herkömmlichen Verwendung von Polymerfolien wird die Aufgabe gelöst. Durch die Verwendung einer Glasbeschichtung kann eine hermetische Abdeckung der SiPLIT-Struktur derart erzeugt werden, dass die Struktur keinen Umwelteinflüssen ausgesetzt ist. Ein weiterer Vorteil liegt in der hohen Transparenz, so dass eine hohe Lichtausbeute in Verbindung mit Lichtquellen ermöglicht wird. Da eine Glasbeschichtung eine hohe UV-Stabilität gegenüber ultravioletter Strahlung aufweist, kann die Alterungsbeständigkeit der Struktur gegenüber herkömmlichen Folien wirksam verbessert werden. Die Glasbeschichtung ermöglicht eine thermisch-mechanische Stabilität. Dazu ist der Koeffizient thermischer Ausdehnung CTE (coefficient of thermal expansion) der Glasbeschichtung an denen der Bauelemente beziehungsweise des Substrats angepasst. Der CTE der Glasbeschichtung weist bevorzugt einen Wert CTE [10^–7K^–1] = 5 bis 30 auf. Zudem kann eine hohe chemisch-physikalische Stabilität geschaffen werden. Die Verwendung einer Glasbeschichtung hat keinen Einfluss auf das Verfahren der Erzeugung planarer Verbindungs- und Aufbaustrukturen, so dass bei der Verwendung von Glasbeschichtungen auf einfache Weise in das Verfahren integriert werden kann. Durch den einfachen Ersatz von Polymerfolien durch Glasbeschichtungen ist somit eine Prozesstauglichkeit für ein SiPLIT-Verfahren gegeben. Die Isolierschicht kann ebenso vollständig aus der Glasbeschichtung bestehen.

Gemäß einer vorteilhaften Ausgestaltung weist die Glasbeschichtung Borosilikatglas auf. Die Glasbeschichtung kann vollständig aus Borosilikatglas erzeugt sein. Das Glas kann alkalihaltig sein. Es kann ebenso aus mehreren Glasschichten aufgebaut sein.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird zuerst eine Polymerbeschichtung auf den Bauelementen und/oder dem Substrat und danach die Isolierschicht aufgebracht, wobei eine thermomechanische Entkopplung der Isolierschicht von den Bauelement- und Substratflächen geschaffen wird. Die Polymerbeschichtung ist bevorzugt derart hochelastisch bereitgestellt, dass thermomechanische Spannungen ausgeglichen werden können. Es können Unterschiede der Ausdehnungskoeffizienten (CTE) von Glasbeschichtung und Bauelement- und Substratflächen mittels der Polymerbeschichtung ausgeglichen werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung kann die Isolierschicht nebeneinander angeordnete Glasbeschichtungen und Polymerbeschichten aufweisen. Damit kann die Isolierschicht wirksamer den jeweiligen Funktionen der Bauelemente angepasst werden. Eine Glasbeschichtung ist insbesondere für LED-Chips vorteilhaft.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Glasbeschichtung lediglich im elektrisch aktiven Bereich eines Bauelements angeordnet. Als elektrisch aktiver Bereich beispielsweise eines LED-Chips wird hier der Licht emittierende Bereich angenommen.

Gemäß einer weiteren vorteilhaften Ausgestaltung kapselt die Glasbeschichtung elektrische Bauelemente, insbesondere ein LED-Chip, hermetisch ein. Die Bauelemente sind bevorzugt auf einem Substrat angeordnet.

Gemäß einer weiteren Ausgestaltung weist die Glasbeschichtung eine Dicke, insbesondere im Bereich von 5 bis 500 μm, auf.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird die Glasbeschichtung mittels Physical Vapour Deposition (PVD) und/oder Plasma Ion Assisted Deposition (PIAD), insbesondere electron-beam PVD-PIAD aufgebracht.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird die Glasbeschichtung mittels Lift-Off-Verfahren strukturiert.

Gemäß einer weiteren vorteilhaften Ausgestaltung werden Kontaktöffnungen mittels Laserbearbeitung, chemischem Ätzen, Trockenätzen, Sandstrahlen erzeugt.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Metallisieren mittels eines Seedlayers beispielsweise aus TiW und/oder TiCu ausgeführt. Es kann dabei mittels Sputtern eine dünne metallische Schicht auf die Isolierschicht aufgebracht werden. Es können CVD, PVD oder elektrolytische Verfahren verwendet werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird ein Strukturieren der Metallisierung mittels eines Fotoverfahrens ausgeführt.

Die vorliegende Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit der Figur näher beschrieben. Es zeigt:
1 ein Ausführungsbeispiel einer erfindungsgemäßen SiPLIT-Anordnung.
1 zeigt eine Anordnung eines LED-Chips 2 auf einem Substrat 1. Auf dem Substrat 1 und auf dem LED-Chip 2 ist eine dünne Borosilikatglasschicht (Isolierschicht 3) aufgebracht. Diese dient als hermetische Abdeckung für den LED-Chip 2 als auch für das Substrat 1. Die Borosilikatglasschicht kann alternativ oder kumulativ ebenso als Dielektrikum verwendet werden. Die Einkapselung von LED-Chips 2 mit Borosilikatglas als hermetische Abdeckung und als Dielektrikum eignet sich besonders für die Herstellung einer planaren Verbindungs- und Aufbautechnik wie beispielsweise der SiPLIT-Prozess (siehe dazu die Patentanmeldung WO 03/030247). Die dünne Glasbeschichtung, die beispielsweise über PVD-, PIAD-Verfahren erzeugt werden kann, kann nach deren Aufbringen auf das elektronische Bauelement 2 und das Substrat 2 durch eine so genannte "Lift-Off"-Technik strukturiert werden. Dazu wird beispielsweise eine Klebefolie auf angeordnete Erhöhungen aufgebracht und diese abgehoben. Öffnungen 5 zur Erzeugung von planaren Ankontaktierungen werden vorzugsweise durch Laserbearbeitung, chemischen Ätzen, Trockenätzen und/oder Sandstrahlen geschaffen. Andere Verfahren sind ebenso denkbar. Elektrische Verbindungen 4 auf der Glasschicht werden auf die vorstehend genannten "Seedlayer Metallisierung" folgend mittels Strukturierung der Metallisierung mittels eines Fotoverfah rens ausgebildet. Grundsätzlich sind auch andere herkömmliche Ankontaktierungsverfahren verwendbar. Die Glasbeschichtung wirkt als Isolierung und kann strukturiert werden. Das Substrat 1 kann beispielsweise als Wafer, als Printed Circuit Boards (PCB) und/oder Flexmaterial erzeugt sein. Eine elektrische Verbindung eines Bauelements 2 kann ebenso zu einem Rückseitenkontakt 6 auf der dem Bauelement 2 abgewandten Seite des Substrats 1 ausgebildet sein. Der Inhalt der WO 03/030247 zählt hiermit vollständig zur Offenbarung dieser Anmeldung.

Claims

Verfahren zur Erzeugung einer Halbleiterstruktur, insbesondere mit einer mittels elektrischen Bauelementen (2) auf einem Substrat (1) erzeugten Oberflächenstruktur oder Topografie, mit den Schritten – Aufbringen von elektronischen Bauelementen (2) auf einem Substrat (1); – Aufbringen einer Isolierschicht (3) auf die mittels Bauelementen (2) auf dem Substrat (1) erzeugte Topografie; – Erzeugen von Ankontaktierungsöffnungen (5) in der Isolierschicht (3) an Kontaktierungsstellen der elektronischen Bauelemente; – planares Metallisieren der Isolierschicht (3) und der Ankontaktierungsstellen in den Ankontaktierungsöffnungen (5); – zur Erzeugung von elektrischen Verbindungen (4) erfolgendes Strukturieren der Metallisierung, dadurch gekennzeichnet, dass die Isolierschicht (3) eine Glasbeschichtung aufweist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Glasbeschichtung Borosilikatglas aufweist.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zuerst eine Polymerbeschichtung auf den Bauelementen (2) und/oder dem Substrat (1) und danach die Isolierschicht (3) aufgebracht wird, wobei eine thermomechanische Entkopplung der Isolierschicht (3) von den Bauelement- und Substratflächen geschaffen wird.
Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Isolierschicht (3) nebeneinander angeordnete Glasbeschichtungen und Polymerbeschichtungen aufweist.
Verfahren nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Glasbeschichtung lediglich im elektrisch aktiven Bereich eines Bauelements (2) angeordnet ist.
Verfahren nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Glasbeschichtung ein elektronisches Bauelement (2), insbesondere ein LED-Chip, hermetisch einkapselt und/oder abdeckt.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Glasbeschichtung 5 bis 500 μm dick ist.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der Glasbeschichtung mittels PVD- und/oder PVD-PIAD-Verfahren ausgeführt wird.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Strukturierung der Glasbeschichtung mittels Lift-Off-Verfahren ausgeführt wird.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Erzeugen der Ankontaktierungsöffnungen (5) mittels Laserbearbeitung, chemischem Ätzen, Trockenätzen, Sandstrahlen ausgeführt wird.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Metallisieren mittels eines Seedlayers ausgeführt wird.
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Strukturieren der Metallisierung mittels eines Fotostrukturierens ausgeführt wird.
Halbleiterstruktur die mittels eines Verfahrens nach einem der vorangehenden Ansprüche erzeugt ist, dadurch gekennzeichnet, dass eine eine Glasbeschichtung aufweisende Isolierschicht (3) auf einer durch elektronische Bauelemente (2) auf einem Substrat geschaffenen Oberflächenstruktur angeordnet ist.
Halbleiterstruktur nach Anspruch 13, dadurch gekennzeichnet, dass die elektronischen Bauelemente (2) über Ankontaktierungsöffnungen (5) in der Glasbeschichtung planar kontaktiert und an elektrischen Verbindungen (4) angeschlossen sind.