DE69321700T2

DE69321700T2 - Nicht-flüchtige Halbleiterspeicher

Info

Publication number: DE69321700T2
Application number: DE69321700T
Authority: DE
Inventors: Takao C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Akaogi; Hiromi C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Kawashima
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1993-01-14
Filing date: 1993-12-29
Publication date: 1999-03-18
Anticipated expiration: 2013-12-30
Also published as: US5428580A; EP0606769A3; JPH06215592A; JP3212396B2; KR960005354B1; EP0606769A2; EP0606769B1; KR940018871A; DE69321700D1

Description

Die Erfindung betrifft allgemein elektrisch wiederbeschreibbare nichtflüchtige Halbleiterspeicher (im folgenden einfach als nichtflüchtige Speicher bezeichnet), wie beispielsweise E²PROMs, Flash-Speicher und ähnliches.
Elektrisch wiederbeschreibbare nichtflüchtige Speicher enthalten beispielsweise E²PROMs und Flash-Speicher, die eine Gesamtlöschfähigkeit oder selektive Gesamtlöschfähigkeit besitzen. Flash-Speicher haben in den letzten Jahren die Aufmerksamkeit auf sich gezogen und zwar aufgrund deren Fähigkeiten entsprechend einer hohen Bitdichte. Die vorliegende Erfindung ist auf elektrisch wiederbeschreibbare nichtflüchtige Speicher jeglichen Typs anwendbar. In der folgenden Beschreibung wird jedoch ein Flash-Speicher als ein repräsentatives Beispiel verwendet.
Eine nichtflüchtige Speicherzelle kann eine Zweischicht-Gatestruktur besitzen, die aus einem Steuergate und einem schwebenden Gate besteht, in welchem Informationen dadurch speicherbar sind, indem die Eigenschaft ausgenutzt wird, daß dann, wenn vorgeschriebene Spannungen an das Steuergate, den Drainanschluß und den Sourceanschluß angelegt werden, der zwischen dem Drainanschluß und dem Source anschluß fließende Strom sich abhängig davon ändert, ob eine Ladung auf dem schwebenden Gate gespeichert ist oder nicht. Im allgemeinen wird in Verbindung mit Flash-Speichern die Injektion einer Ladung in das schwebende Gate als Schreibvorgang bezeichnet und das Extrahieren einer Ladung aus dem schwebenden Gate wird als Löschvorgang bezeichnet.
Wenn gewöhnlich bei Flash-Speichern Daten wieder eingeschrieben werden, d. h. bei Datenlösch- und Schreiboperationen, um die Genauigkeit der Wiedereinschreiboperation sicherzustellen, wird eine Leseoperation durchgeführt, um die wieder eingeschriebenen Daten zu verifizieren, und zwar nach der Durchführung der Wiedereinschreiboperation.
Für Flash-Speicher gibt es Vorschriften, wie beispielsweise Versorgungsspannungsgrenzwerte, innerhalb welcher eine richtige Betriebsweise der Vorrichtung garantiert wird und auch eine garantierte Periode und Betriebszeit für eine zuverlässige Aufbewahrung der gespeicherten Daten garantiert wird. Damit die Vorrichtung innerhalb der Grenzwerte, die durch die Vorschriften vorgesehen sind, richtig arbeitet, ist es erforderlich, daß die gespeicherten Daten eine solche Grenze besitzen, daß sie in korrekter Weise unter den schlechtesten Bedingungen ausgelesen werden können. Auch müssen, um die zuverlässige Aufbewahrung der gespeicherten Daten für längere Zeitperioden zu garantieren, die Daten mit solch einer Grenze vorgesehen werden, daß eine Beeinflussung der Bewertung von deren logischem Wert durch irgendeine Änderung, die unter den schlechtesten Bedingungen auftreten kann, und zwar während der Aufbewahrungsperiode, verhindert wird, wobei derartige Änderungen einen Ladungsverlust und eine Ladungsinjektion umfassen, die an dem schwebenden Gate auftreten können, was immer dafür als Ursache gelten mag.
Daher werden bei Flash-Speichern striktere Bedingungen hinsichtlich der Spannung auferlegt, die an das Steuergate angelegt wird, und zwar zur Realisierung der Verifizie rungsoperation, als bei normalen Operationen, um zu bestätigen, daß die wieder eingeschriebenen Daten einen zuverlässigen Rahmen haben. Spezieller gesagt, wird bei einem Schreib-Verifizierungsvorgang die an das Steuergate angelegte Spannung auf etwa 6,5 V eingestellt, die höher ist als die normalerweise angelegte Spannung, und es wird dabei bestimmt, ob der logische Wert "L" bei dieser Spannung noch ausgegeben werden kann. Bei einer Lösch-Verifizierungsoperation wird die an das Steuergate angelegte Spannung auf etwa 3,5 V eingestellt, was niedriger ist als die normalerweise angelegte Spannung, und es wird dabei ermittelt, ob der logische Wert "H" bei dieser Spannung noch ausgegeben werden kann. Die an das Steuergate angelegte Spannung, um eine Verifizierungsoperation durchzuführen, wird als Verifizierungsspannung bezeichnet und dieser Ausdruck wird auch in der vorliegenden Beschreibung verwendet.
Mit fortschreitenden Anstrengungen bei der Herstellung von Flash-Speichern mit hoher Dichte wird die Speicherzellengröße zunehmend kleiner, was dazu führt, daß die Speicherzellen-Treiberfähigkeiten abfallen. Andererseits werden höhere Betriebsgeschwindigkeiten der Vorrichtung verlangt. Eine Annäherung, um dieser Forderung zu genügen, besteht darin, ein Verfahren der Erhöhung der Betriebsgeschwindigkeiten anzuwenden, welches bei asynchronen Speichern weit verbreitet verwendet wird und welches die Durchführung von Operationen mit sich bringt, wie beispielsweise die Aufladung einer Bitleitung nach der Detektierung einer Änderung eines Adressensignals. Eine Adressen-Übergangs-Detektorschaltung (im folgenden als ATD-Schaltung bezeichnet) wird dazu verwendet, um eine Adressensignaländerung zu detektieren.
Ferner sind nichtflüchtige Speicher, wie beispielsweise Flash-Speicher, aufgrund der Natur von deren Eigenschaften dazu erforderlich, um ein richtiges Datenauslesen beim Einschalten sicherzustellen, und zwar in Einklang mit den Eingangsbedingungen, die zu diesem Zeitpunkt eingestellt werden, was erforderlich macht, daß die gleiche Operation, die durchgeführt wird, wenn eine Adressensignaländerung aufgetreten ist, dann durchgeführt wird, wenn das Einschalten der Stromversorgung detektiert wird.
Wenn ein Flash-Speicher mit einer ATD-Schaltung ausgestattet ist und so konstruiert ist, um die gleiche Operation durchzuführen, wenn die Stromversorgung eingeschaltet wird, so als ob eine Adressensignaländerung aufgetreten ist, ergibt sich ein Problem, welches in Verbindung mit dem Flash-Speicher spezifisch ist, da der Flash-Speicher gelöscht werden kann. Im allgemeinen liegt der Versorgungsspannungspegel, der beim Einschalten des Stromes detektiert wird, bei etwa 3 V.
Andererseits liegt die Verifizierungsspannung für den Löschvorgang bei etwa 3,5 V. Dies bedeutet, daß eine Speicherzelle, die als gelöscht in einer Verifizierungsoperation verifiziert wurde, Daten "L" zum Zeitpunkt des Einschaltens des Stromes ausgeben kann, wenn die Schwellenwertspannung irgendwo zwischen 3 V und 3,5 V liegt. Das heißt, es kann die Speicherzelle, obwohl sie gelöscht worden ist, so beurteilt werden, als ob sie sich in einem Einschreibzustand befindet. Solch ein Fehler stellt ein ernstes Problem dar, da dadurch die Zuverlässigkeit der Speichervorrichtung verschlechtert wird.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine nichtflüchtige Halbleiterspeichervorrichtung geschaffen, die elektrisch wiederbeschreibbare Speicherzellen besitzt und dafür geeignet ist, um eine Leseoperation durchzuführen, um eine Verifizierung zu realisieren, und zwar nach einer Einschreib- oder einer Löschoperation, um dabei zu verifizieren, ob die Schreiboperation oder die Löschoperation, die hierbei in Betracht steht, in korrekter Weise erreicht worden ist, und wobei die Leseoperation zur Durchführung einer Verifizierung dadurch ausgeführt wird, indem ein vorbestimmter Abschnitt der Schaltungsanordnung der Vorrichtung mit einer Spannung eines ersten Verifizierungspegels beschickt wird, der niedriger liegt als eine Versorgungsspannung, die an den vorbestimmten Abschnitt in einer normalen Leseoperation angelegt wird, oder wobei eine Spannung eines zweiten Verifizierungspegels an den vorbestimmten Abschnitt der Schaltung angelegt wird, der höher liegt als die genannte Versorgungsspannung, wobei die nichtflüchtige Halbleiterspeichervorrichtung folgendes aufweist:
eine Adressen-Übergangs-Detektorschaltung zum Generieren eines Adressen-Übergangssignals durch Detektieren einer Änderung in einem Adressensignal; und
eine Übergangs-Operationsschaltung zum Durchführen von vorgeschriebenen Operationen in Einklang mit dem Adressen- Übergangssignal;
dadurch gekennzeichnet, daß die Vorrichtung ferner eine Versorgungsspannungs-Detektorschaltung umfaßt, um ein Initialisierungs-Übergangssignal zu erzeugen, wenn die Versorgungsspannung beim Einschalten der Stromversorgung einen ersten Versorgungsspannungs-Übergangsschwellenwert erreicht, der höher liegt als der erste Verifizierungspegel;
und daß die Übergangs-Operationsschaltung auch derart betreibbar ist, um solche vorgeschriebenen Operationen in Einklang mit dem Initialisierungs-Übergangssignal durchzuführen.
Bei solch einer Halbleiterspeichervorrichtung, wie beispielsweise einem Flash-Speicher, werden die vorgeschriebenen Operationen, wie das Aufladen einer Bitleitung, nach dem Detektieren einer Adressensignaländerung und dem Einschalten der Stromversorgung durchgeführt und es können dann die gespeicherten Daten korrekt zum Zeitpunkt der Einschaltung der Stromversorgung gelesen werden.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine nichtflüchtige Halbleiterspeichervorrichtung mit elektrisch wiederbeschreibbaren Speicherzellen geschaffen, die dafür ausgebildet ist, um eine Leseoperaticn zur Durchführung einer Verifizierung durchzuführen, und zwar nach einer Schreib- oder einer Löschoperation, um dabei zu verifizieren, ob die Schreib- oder Löschoperation, die in Betracht steht, in korrekter Weise erreicht worden ist, wobei die Leseoperation zur Realisierung der Verifizierung dadurch ausgeführt wird, indem an einem vorbestimmten Abschnitt der Schaltungsanordnung der Vorrichtung eine Spannung eines ersten Verifizierungspegels angelegt wird, der niedriger liegt als eine Versorgungsspannung, die an den vorbestimmten Abschnitt in einer normalen Leseoperation angelegt wird, oder eine Spannung eines zweiten Verifizierungspegels, der höher liegt als die Versorgungsspannung,
gekennzeichnet durch eine Versorgungsspannungs-Detektorschaltung, die beim Einschalten der Stromversorgung detektiert, ob die Versorgungsspannung niedriger liegt als ein erster Versorgungsspannungs-Übergangsschwellenwert, der höher liegt als der erste Verifizierungspegel und die Leseoperationen an der nichtflüchtigen Halbleiterspeichervorrichtung verhindert, wenn die Versorgungsspannung niedriger liegt als der erste Versorgungsspannungs-Übergangsschwellenwertpegel.
Die Spannungspegel sind in der Reihenfolge der abnehmenden Größe, der zweite Verifizierungspegel, die Versorgungsspannung, der Versorgungsspannungs-Übergangsschwellenwertpegel und der erste Verifizierungspegel. Bei einem gewöhnlichen Flash-Speicher entspricht der erste Verifizierungspegel der Verifizierungsspannung zur Durchführung eines Löschvorganges und der zweite Verifizierungspegel entspricht der Verifizierungsspannung für einen Schreibvorgang. Es wird somit die Verifizierungsspannung zur Durchführung eines Löschvorganges auf einen niedrigeren Pegel als der Versorgungsspannungs-Übergangsschwellenwertpegel eingestellt. Wenn demzufolge die Spannung des Stromversor gungs-Übergangsschwellenpegels an das Steuergate angelegt wird, um einen Lesevorgang des Einschaltens der Stromversorgung durchzuführen, da der Löschvorgang bei der Verifizierungsspannung verifiziert wurde, die niedriger war als diese, wird eine gelöschte Speicherzelle ohne Einführung eines Fehlers beurteilt, die sich in einem gelöschten Zustand zum Zeitpunkt des Einschaltens der Stromversorgung befindet.
Ein nichtflüchtiger Speicher, der die vorliegende Erfindung verkörpert, kann die wünschenswerten hohen Betriebsgeschwindigkeiten realisieren und kann einen exakten Auslesevorgang realisieren, und zwar selbst beim Einschalten der Stromversorgung.
Es wird im folgenden anhand von Beispielen auf die beigefügten Zeichnungen eingegangen, in welchen:
Fig. 1 ein Diagramm ist, welches eine Speicherzellenkonstruktion eines früher in Betracht gezogenen Flash-Speichers zeigt;
Fig. 2A bis 2C Diagramme sind, die jeweils Lese-, Schreib- und Löschverfahren für den Flash-Speicher der Fig. 1 veranschaulichen;
Fig. 3 ein Diagramm ist, welches die Schaltungskonfiguration eines früher in Betracht gezogenen Flash-Speichers wiedergibt;
Fig. 4 ein Diagramm ist, welches die Einstellung eines Lösch-Grenzbereiches und einer Verifizierungsspannung veranschaulicht;
Fig. 5 ein Diagramm ist, welches die Grundkonfiguration eines Flash-Speichers wiedergibt, der die vorliegende Erfindung verkörpert;
Fig. 6 ein Diagramm ist, welches die Beziehungen zwischen verschiedenen Spannungspegeln in einem Flash-Speicher, der die vorliegende Erfindung verkörpert, veranschaulicht;
Fig. 7 ein Blockschaltbild von einer Ausführungsform der Erfindung ist;
Fig. 8 ein Diagramm ist, welches ein Beispiel der Konstruktion einer Adressen-Übergangs-Detektorschaltung bei der Ausführungsform nach Fig. 7 zeigt;
Fig. 9 ein Diagramm ist, welches ein Beispiel der Konstruktion einer Versorgungsspannungs-(Vcc)-Detektorschaltung der Ausführungsform nach Fig. 7 wiedergibt;
Fig. 10 ein Zeitsteuerdiagramm ist, welches die Operation der Versorgungsspannungs-(Vcc)-Detektorschaltung nach Fig. 9 veranschaulicht;
Fig. 11 ein Diagramm ist, welches ein Beispiel der Konstruktion einer Verifizierungsspannungs-Generatorschaltung bei der Ausführungsform nach Fig. 7 wiedergibt;
Fig. 12 ein Diagramm ist, welches Beispiele der Konstruktion eines Leseverstärkers und eines Reihendekodierers bei der Ausführungsform nach Fig. 7 wiedergibt; und
Fig. 13 ein Zeitsteuerdiagramm ist, welches die Betriebsweisen der Ausführungsform nach Fig. 7 veranschaulicht.
Fig. 1 ist ein Diagramm, welches ein Beispiel einer Speicherzellenstruktur für einen früher in Betracht gezogenen Flash-Speicher veranschaulicht. In allen Zeichnungen sind gleiche Funktionselemente mit den gleichen Bezugszeichen bezeichnet und eine Erläuterung solcher Elemente wird für jede der Zeichnungen daher nicht notwendigerweise wiederholt.
Wie dargestellt ist, besitzt die Speicherzelle eine zweischichtige Gatestruktur, die aus einem Steuergate (CG) 201 und einem schwebenden Gate (FG) 202 besteht, in welchem eine Informationsspeicherung dadurch erreicht wird, indem die Eigenschaft ausgenutzt wird, daß dann, wenn vorgeschriebene Spannungen an das Steuergate 201, den Drainanschluß (D) 204 und den Sourceanschluß (S) 203 angelegt wer den, der zwischen dem Drainanschluß 204 und dem Sourceanschluß 203 fließende Strom abhängig davon variiert, ob eine Ladung an dem schwebenden Gate 202 gespeichert ist oder nicht. Im allgemeinen stellt bei Flash-Speichern ein logischer Wert "High" den gelöschten Zustand dar, d. h. den Zustand, bei dem keine Ladung an dem schwebenden Gate 202 gespeichert ist, und ein logischer Wert "Low" stellt einen Zustand dar, bei dem eine Ladung an dem schwebenden Gate 202 gespeichert ist. Das Injizieren einer Ladung in das schwebende Gate 202 wird als Schreibvorgang bezeichnet.
Im folgenden wird beschrieben, auf welche Weise Operationen gemäß dem Schreiben von Informationen, Lesen von Informationen, Löschen von Informationen an der Speicherzelle durchgeführt werden, welche die in Fig. 1 gezeigte Struktur hat. Die Fig. 2A bis 2C zeigen die Bedingungen der Spannungen, die an verschiedene Abschnitte der Flash-Speicherzelle angelegt werden, um die Operationen gemäß dem Lesen von Informationen, Schreiben von Informationen und Löschen von Informationen durchzuführen: (1) für eine Schreiboperation, (2) für eine Leseoperation und (3) für eine Löschoperation.
Um ein Einschreiben durchzuführen, wird eine hohe Spannung Vpp (etwa 12 V) an das Steuergate (CG) angelegt, etwa 6 V an den Drainanschluß (D) angelegt und 0 V an den Sourceanschluß (S) angelegt. Unter diesen Bedingungen fließen Elektronen durch die Speicherzelle und erzeugen ein hohes elektrisches Feld nahe dem Drainanschluß (D) und einige Elektronen werden durch dieses Feld beschleunigt und erlangen ausreichend Energie, um die Energiebarriere des Gate- Isolierfilms zu überwinden und driften auf das schwebende Gate (FG) entsprechend einer Injektion. Da das schwebende Gate (FG) elektrisch gegenüber anderen Schaltungszonen isoliert ist, kann die injizierte Ladung in diesem halb dauerhaft gespeichert werden.
Um einen Lesevorgang auszuführen, wird eine Versorgungsspannung Vcc (etwa 5 V) an das Steuergate (CG) ange legt, etwa 1 V an den Drainanschluß (D) und 0 V an den Sourceanschluß (S) angelegt. Die Schwellenwertspannung des Zellentransistors variiert abhängig vom Vorhandensein oder Fehlen der Ladung an dem schwebenden Gate (FG), so daß der Strom, der durch die ausgewählte Speicherzelle fließt, entsprechend variiert. Durch Erfassen und Verstärken dieses Stroms wird die Information ausgelesen.
Um einen Löschvorgang durchzuführen, wird 0 V an das Steuergate (CG) angelegt, die hohe Spannung Vpp (etwa 12 V) an den Sourceanschluß (S) angelegt und der Drainanschluß (D) wird offen gelassen. Dadurch wird dann die Ladung von dem schwebenden Gate (FG) entfernt und zum Sourceanschluß (S) gezogen.
Fig. 3 zeigt ein Diagramm, welches einen Zellenblock eines früher in Betracht gezogenen Flash-Speichers mit dessen peripherer Schaltung veranschaulicht. Es sei darauf hingewiesen, daß in der Zeichnung die gleichen Funktionselemente mit den gleichen Bezugszeichen für sowohl den Speicher nach Fig. 3 als auch eine Ausführungsform der Erfindung, die im folgenden beschrieben wird, bezeichnet sind.
In Fig. 3 bezeichnet das Bezugszeichen 13 einen Reihendekodierer, um selektiv Wortleitungen zu steuern; 14 ist ein Spaltendekodierer; 15 bezeichnet eine Quellen-Stromversorgungsschaltung; 16 ist eine Zellenmatrix; 17 ist ein Spaltengatter, welches aus Transistoren Qk besteht, die durch ein Bitleitungs-Wählsignal von dem Spaltendekodierer 14 getrieben wird; 18 ist ein Leseverstärker; und 19 ist ein Schreibverstärker. Ferner repräsentiert Qij eine Speicherzelle in einem Matrix-Array von Speicherzellen; jeder Transistor Qk steuert die Verbindung zwischen der zugeordneten Bitleitung und dem Leseverstärker.
Das Steuergate 201 von jeder Speicherzelle ist mit einer Wortleitung verbunden, die sich von dem Reihendekodierer 13 aus erstreckt, während der Drainanschluß 204 mit der Bitleitung verbunden ist und der Sourceanschluß 203 mit der Quellen-Stromversorgungsschaltung 15 verbunden ist. Ein tatsächlicher Flash-Speicher enthält eine Vielzahl solcher Zellenblöcke.
Der Reihendekodierer 13 dekodiert ein Adressensignal und legt das Reihenadressensignal an die ausgewählte Wortleitung an, während der Spaltendekodierer 14 ein Adressensignal dekodiert und ein Bitleitungs-Wählsignal ausgibt, um die Transistoren Qk selektiv zu erregen. Es wird dann ein Zugriff auf die Speicherzelle durchgeführt, die an die so ausgewählte Wortleitung und Bitleitung angeschlossen ist. Der Löschvorgang wird dadurch erreicht, indem eine hohe Spannung von Quellen-Stromversorgungsschaltung 15 an die Soureleitung angelegt wird, an die die Speicherzellen gemeinsam angeschaltet sind. Somit werden die Speicherzellen, die gemeinsam an die gleiche Soureleitung angeschaltet sind, zu einem Zeitpunkt alle gelöscht.
Wie oben beschrieben ist, wird in Flash-Speichern, wenn Daten wieder eingeschrieben werden, d. h. bei Datenlösch- und Einschreiboperationen, um die Genauigkeit der Wiedereinschreiboperation sicherzustellen, eine Leseoperation durchgeführt, um die wieder eingeschriebenen Daten nach der Durchführung des Wiedereinschreibvorganges zu verifizieren. Bei der Einschreiboperation werden, nachdem ein logischer Wert "Low" geschrieben wurde, die Daten ausgelesen, um zu bestätigen, daß der logische Wert gleich ist "Low"; bei der Löschoperation werden, nachdem ein logischer Wert "High" eingeschrieben wurde, und zwar beim Löschen der früheren Daten, alle die Speicherzellen, die zusammen gelöscht wurden, ausgelesen, um zu bestätigen, daß der in jeder Zelle gespeicherte logische Wert gleich ist "High". Die Wiedereinschreiboperation wird vervollständigt, wenn die Verifizierung erfolgreich beendet worden ist; andererseits wird dann, wenn die Verifizierung fehlgeschlagen ist, die Wiedereinschreiboperation wiederholt und es wird die Veri fizierungsoperation erneut durchgeführt. Solch eine Verifizierungsoperation wird entweder durch eine externe Steuereinrichtung durchgeführt oder wird automatisch initialisiert unter Verwendung der internen Schaltungsanordnung, die in dem Flash-Speicher enthalten ist.
Damit ferner die Vorrichtung innerhalb der Grenzen, die durch die Spezifikation vorgegeben sind, richtig arbeitet, ist es erforderlich, daß die gespeicherten Daten einen solchen Grenzbereich bilden, daß sie in korrekter Weise unter den schlechtesten Bedingungen ausgelesen werden können.
Fig. 4 zeigt ein Diagramm, welches unter Verwendung einer Löschoperation als ein Beispiel die Effekte der Änderung erläutert, die unter den schlechtesten Bedingungen während der Festhalte- oder Zurückhalteperiode auftreten können und veranschaulicht den erforderlichen Grenzwert, um eine Kompensation für solch eine Änderung zu erzielen.
Wenn die Spannung an das Steuergate (CG) angelegt wird und sich unter den in Fig. 2B gezeigten Bedingungen für eine Leseoperation ändert und wenn die Schwellenwertspannung der Steuergatespannung geprüft wird, kann gezeigt werden, daß in einem Flash-Speicher die Schwellenwertspannung eine gegebene Beziehung zu dem Ausmaß der Ladung hat, die an dem schwebenden Gate gespeichert ist. Das bedeutet, daß die Schwellenwertspannung der Steuergatespannung den Zustand der Ladung anzeigt, die an dem schwebenden Gate gespeichert ist.
Gewöhnlich wird der Leseverstärker dadurch durchgeführt, indem die Versorgungsspannung an das Steuergate angelegt wird. Wenn die zulässigen Versorgungsspannungsgrenzen durch die strichlierten Linien in Fig. 4 festgelegt sind, wenn sich die Schwellenwertspannung der Speicherzelle auf dem Pegel befindet, der durch S1 angezeigt ist, wird der logische Wert "High" in korrekter Weise ausgegeben, wenn die Versorgungsspannung sich auf dem normalen Lesepegel befindet, der in der Mitte zwischen dem oberen und dem unteren Grenzwert des zulässigen Versorgungsspannungsbereiches liegt; wenn jedoch die untere Grenzwertspannung in dem zulässigen Bereich zum Zwecke des Lesen angelegt wird, wird ein logischer Wert "Low" ausgegeben. Es sei hier angenommen, daß die Schwellenwertspannung der Speicherzelle sich im Laufe der Zeit von dem anfänglichen Pegel S2 auf den endgültigen Pegel S3 geändert hat. Zu Beginn wurde "High" selbst dann ausgegeben, wenn die untere Grenze der Versorgungsspannung angelegt wurde, jedoch nach der Änderung wird "Low" ausgegeben, selbst wenn die Zwischenwertspannung innerhalb der zulässigen Versorgungsspannungsgrenzen zum Zwecke des Auslesens angelegt wird.
Um daher bei Flash-Speichern das zuvor erläuterte Problem zu vermeiden, wird der Spannung eine striktere Bedingungen auferlegt, die an das Steuergate angelegt wird, um die Verifizierungsoperation durchzuführen, als für normale Operationen, um sicherzustellen und zu bestätigen, daß der Wiedereinschreibzustand in einem verläßlichen Grenzbereich stattfindet.
Gewöhnlich werden Serien von Verifizierungsoperationen inklusive der Erzeugung und dem Anlegen der Verifizierungsspannung automatisch unter Verwendung der internen Schaltungsanordnung durchgeführt.
Fig. 5 zeigt ein Diagramm, welches ein Beispiel der Grundkonfiguration des nichtflüchtigen Halbleiterspeichers veranschaulicht, welcher die vorliegende Erfindung verkörpert.
In Fig. 5 ist mit dem Bezugszeichen 100 ein Abschnitt bzw. Sektion angezeigt, die identisch mit der einen ist, die in dem nichtflüchtigen Halbleiterspeicher von Fig. 3 enthalten ist, und umfaßt einen Adressenpuffer 11, einen Reihendekodierer 13, einen Spaltendekodierer 14, eine Zellenmatrix 16, ein Spaltengatter 17, einen Leseverstärker 18, einen Schreibverstärker 19 und eine Eingabe-/Ausgabe- Schaltung 20. Ferner wird bei dem veranschaulichten nicht flüchtigen Halbleiterspeicher eine Verifizierungs-Leseoperation durchgeführt, und zwar nach einer Einschreib- oder einer Löschoperation, um zu verifizieren, ob der Einschreibvorgang oder die Löschoperation in richtiger Weise erfolgen konnten; bei der Verifizierungs-Leseoperation wird ein Lesevorgang durchgeführt, indem an einen vorgeschriebenen Abschnitt eine Spannung mit einem ersten Verifizierungspegel angelegt wird, der niedriger ist als die Versorgungsspannung, die bei einem normalen Lesevorgang angelegt wird, oder eine Spannung eines zweiten Verifizierungspegels angelegt, der höher ist als die normale Versorgungsspannung, wodurch die Genauigkeit des Einschreibens oder der Löschoperation dadurch verifiziert wird, indem die Operation zu einem höheren oder niedrigeren Pegel hin durchgeführt wird.
Der nichtflüchtige Halbleiterspeicher nach Fig. 5 enthält auch eine Adressen-Übergangs-Detektorschaltung 1, um ein Adressen-Übergangssignal dadurch zu erzeugen, indem eine Änderung in einem Adressensignal detektiert wird, enthält eine Versorgungsspannungs-Detektorschaltung 3 zum Erzeugen eines Initialisierungs-Übergangsimpulses, wenn die Versorgungsspannung beim Einschalten der Stromversorgung einen ersten Versorgungsspannungs-Übergangsschwellenwertpegel erreicht, der höher liegt der erste Verifizierungspegel, und enthält eine Übergangs-Operationsschaltung 2 zum Durchführen von vorgeschriebenen Operationen, wie beispielsweise Aufladen der Bitleitung in Einklang mit dem Adressen-Übergangssignal und dem Initialisierungs-Übergangssignal.
Fig. 6 zeigt ein Diagramm, welches die Beziehungen zwischen den verschiedenen Spannungspegeln in einem Speicher veranschaulicht, der die Erfindung verkörpert.
Die Spannungspegel sind in der Reihenfolge abnehmender Größe gezeigt, wie dies in Fig. 6 dargestellt ist, entsprechend dem zweiten Verifizierungspegel V3, der Versorgungs spannung V1, dem Versorgungsspannungs-Übergangsschwellenwertpegel V4 und dem ersten Verifizierungspegel V2. Bei einem gewöhnlichen Flash-Speicher entspricht der erste Verifizierungspegel V2 der Verifizierungsspannung für einen Löschvorgang und der zweite Verifizierungspegel V3 entspricht der Verifizierungsspannung für einen Einschreibvorgang. Somit wird die Verifizierungsspannung für den Löschvorgang auf einen niedrigeren Pegel als der Versorgungsspannungs-Übergangsschwellenwertpegel V4 eingestellt. Wenn demzufolge die Spannung des Spannungs-Übergangsschwellenwertpegels V4 an das Steuergate angelegt wird, um die Stromeinschaltung zu lesen, wird, da der Löschvorgang bei der Verifizierungsspannung verifiziert wurde, die niedriger liegt als der Spannungs-Übergangsschwellenwertpegel V4, die gelöschte Speicherzelle beurteilt, und zwar ohne Fehlschlag oder Fehler, daß sie sich in einem gelöschten Zustand zum Zeitpunkt des Einschaltens des Stromes befand und es wird der logische Wert "High" ausgegeben.
Fig. 7 zeigt ein Diagramm, welches eine beispielhafte Ausführungsform der Erfindung veranschaulicht.
In Fig. 7 bezeichnet das Bezugszeichen 11 einen Adressenpuffer und eine Verriegelungsschaltung, an die ein Adressensignal eingegeben wird, und 12 bezeichnet einen Blockdekodierer, der das Adressensignal für jede Zellenmatrix dekodiert, die aus einer Vielzahl von Blöcken besteht. Das Bezugszeichen 13 bezeichnet einen Reihendekodierer, 14 bezeichneten einen Spaltendekodierer, 15 bezeichnet einen Quellenregler, 16 bezeichnet eine Zellenmatrix, die aus einer Vielzahl von Blöcken besteht, 17 bezeichnet ein Spaltengatter, 18 bezeichnet einen Leseverstärker, 19 bezeichnet einen Schreibverstärker und 20 bezeichnet eine Eingabe- /Ausgabe-Schaltung. Das Bezugszeichen 21 bezeichnet eine Vpp-/Vcc-Wählschaltung, um die Spannung zwischen einer externen Versorgungsspannung Vcc und einer hohen Spannung Vpp für die Anlage an bestimmte Schaltungselemente (siehe Fig. 7 selbst) in Einklang mit dem Betriebsmodus umzuschalten. Wie in Fig. 2 gezeigt ist, muß eine hohe Spannung an bestimmte Anschlüsse der Speicherzellen angelegt werden, um einen Schreibvorgang und Löschvorgang durchzuführen, und es muß eine hohe Spannung Vpp den Schaltungselementen, die in Fig. 7 gezeigt sind, durch die Wählschaltung 21 zugeführt werden, wenn eine Schreib- oder eine Löschoperation durchgeführt wird. Das Bezugszeichen 22 gibt eine Steuerschaltung an, um die verschiedenen Abschnitte der Vorrichtung in Einklang mit externen Steuersignalen, /CE (Chip-Wählsignal), /OE (Lese-Freigabesignal) und /WE (Einschreib- Freigabesignal) zu steuern. Das Bezugszeichen 23 bezeichnet eine Verifizierungsspannungs-Generatorschaltung, welche Verifizierungsspannungen für die Einschreib- und Löschoperationen von der Spannung Vpp erzeugt und welche die Spannung, die an den Dekodierer und den Leseverstärker angelegt wird, zwischen der Verifizierungsoperation und anderen Operationen umschaltet. Das Bezugszeichen 25 bezeichnet eine automatische Schreib-/Lösch-Verifizierungsschaltung, die automatisch eine Verifizierungsoperation nach einer Einschreib- oder einer Löschoperation durchführt, um die wieder eingeschriebenen Daten zu verifizieren. Das Bezugszeichen 26 bezeichnet ein Befehlsregister zum Speichern der erforderlichen Befehle für die verschiedenen Operationen. Die oben beschriebene Konfiguration ist die gleiche wie diejenige des Flash-Speichers nach Fig. 3.
Das Bezugszeichen 31 bezeichnet eine Adressen-Übergangs-Detektorschaltung (ATD-Schaltung), welche eine Änderung in einem Adressensignal detektiert und einen Adressen- Übergangs-Signalimpuls erzeugt. Das Bezugszeichen 33 bezeichnet eine Vcc-Detektorschaltung, die das Einschalten der Versorgungsspannung Vcc detektiert, die ein Versorgungsspannungs-Übergangs-Detektionssignal erzeugt, welches ansteigt, wenn die Versorgungsspannung Vcc den Versorgungsspannungs-Übergangsschwellenwertpegel erreicht. Das Bezugs zeichen 32 bezeichnet eine ATD-Synthetisierschaltung, die ein ATD-Signal an den Leseverstärker 18 abhängig von dem Adressen-Übergangssignal oder dem Versorgungsspannungs- Übergangs-Detektionssignal ausgibt. Der Leseverstärker 18 führt eine Bitleitungs-Aufladeoperation in Abhängigkeit von dem ATD-Signal durch. Fig. 8 zeigt ein Diagramm, welches ein Beispiel der Adressen-Übergangs-Detektorschaltung (ATD- Schaltung) zeigt. Die ATD-Schaltung wird weit verbreitet in Speichervorrichtungen verwendet und deren Konstruktion ist gut bekannt. Jede Schaltung 40 erzeugt ein impulsförmiges Signal, wenn eine Änderung in einem Bitleitungsadressensignal auftritt. Das Bezugszeichen 41 bezeichnet ein Array von Invertern zum Verzögern des Eingangssignals. Das verzögerte Signal wird mit dem nicht verzögerten Signal verglichen; wenn sie übereinstimmen, bedeutet dies, daß keine Änderung in dem Signal aufgetreten ist, und wenn sie nicht übereinstimmen, bedeutet dies, daß eine Änderung in dem Signal stattgefunden hat. Es ist ein EXNOR-Gatter 42 vorgesehen, um eine Übereinstimmung zwischen den zwei Signalen zu detektieren und um zu bestimmen, ob in dem Signal eine Änderung stattgefunden hat.
Die ATD-Schaltung enthält die gleiche Zahl solcher Schaltungen 40 wie die Zahl der Adressenbits. Deren Ausgangsgrößen werden an die Eingänge einer NAND-Schaltung 43 angelegt, die dadurch ein Adressen-Übergangssignal erzeugt, wenn eine Änderung in dem Adressensignal stattgefunden hat.
Fig. 9 zeigt ein Diagramm, welches die Versorgungsspannungs-(Vcc)-Detektorschaltung veranschaulicht. In Fig. 9 bezeichnen die Bezugszeichen 51, 52, 55 und 57 n-Kanal- Transistoren und 53, 54 und 56 bezeichnen n-Kanal-Transistoren vom Verarmungstyp. Die Bezugszeichen 58 und 59 bezeichnen Invertergatter. Das Bezugszeichen 501 bezeichnet eine erste Versorgungsspannungs-Übergangs-Detektorschaltung und 502 bezeichnet eine zweite Versorgungsspannungs-Übergangs-Detektorschaltung.
Bei dieser Ausführungsform sind die Operationen, die beim Detektieren einer Änderung beim Einschalten der Stromversorgung durchgeführt werden, in zwei Typen klassifiziert, was im folgenden beschrieben wird: die Bitleitungs- Aufladeoperation, die durch den Leseverstärker 18 durchgeführt wird und andere Operationen. Die erste Versorgungsspannungs-Übergangs-Detektorschaltung 501 gibt ein Signal /INTATD aus, um die Bitleitungs-Aufladeoperation zu initialisieren, und die zweite Versorgungsspannungs-Übergangs-Detektorschaltung 502 gibt ein Signal /INT aus, um die anderen Operationen zu initialisieren. Die Versorgungsspannungs-Übergangsschwellenwertpegel für die jeweiligen Operationen sind somit unterschiedlich gemacht. Wie gezeigt ist, haben die erste Versorgungsspannungs-Übergangs-Detektorschaltung 501 und die zweite Versorgungsspannungs-Übergangs-Detektorschaltung 502 die gleiche Schaltungskonfiguration mit der Ausnahme, daß die Schwellenwertspannungen der Transistoren 55 und 57 verschieden sind. Fig. 10 zeigt einen Zeitsteuerplan zur Erläuterung der Operation der Versorgungsspannungs-Detektorschaltung von Fig. 9. Die Operation der Versorgungsspannungs-Detektorschaltung von Fig. 9 wird im folgenden unter Hinweis auf Fig. 10 beschrieben.
Wenn sich die Versorgungsspannung Vcc ändert, wie dies in Fig. 10 gezeigt ist, ändert sich die Spannung an dem Knotenpunkt A in Fig. 9, wie dies in dem Diagramm gezeigt ist. Es sei die Schwellenwertspannung des Transistors 55 in der ersten Versorgungsspannungs-Übergangs-Detektorschaltung 501 mit Vth1 bezeichnet und die Schwellenwertspannung des Transistors 57 in der zweiten Versorgungsspannungs-Übergangs-Detektorschaltung 502 sei mit Vth2 bezeichnet, dann ist Vth1 größer als Vth2. Dann beginnt die Ausgangsgröße /INT der zweiten Versorgungsspannungs-Übergangs-Detektorschaltung 502 anzusteigen, wenn die Spannung an dem Knotenpunkt A Vth2 erreicht, d. h. wenn die Versorgungsspannung Vcc den Spannungspegel V5 erreicht; andererseits beginnt die Ausgangsgröße /INTATD der ersten Versorgungsspannungs- Übergangs-Detektorschaltung 501 anzusteigen, wenn die Spannung an dem Knotenpunkt A Vth1 erreicht, d. h. wenn die Versorgungsspannung Vcc den Spannungspegel V4 erreicht. Der Spannungspegel V5 wird so gewählt, daß er niedriger ist als die Lösch-Verifizierungsspannung V2, während der Spannungspegel V4 so gewählt wird, daß er höher liegt als die Lösch-Verifizierungsspannung V2. Da der Lesevorgang beim Einschalten der Stromversorgung in Abhängigkeit von dem Signal /INTATD initialisiert wird, ist die Versorgungsspannung zum Zeitpunkt des Lesens des Einschaltens der Stromversorgung höher als die Verifizierungsspannung, so daß die Daten in korrekter Weise ausgelesen werden können.
Ferner wird vor der Initialisierung des Lesevorgangs des Einschaltens der Stromversorgung das Signal /INT ausgegeben, um die verschiedenen Elemente in den Standby-Zustand zu versetzen, was nicht nur sicherstellt, daß eine weitere Erhöhung der Auslesegenauigkeit beim Einschalten der Stromversorgung erreicht wird, sondern auch Schreibfehler weniger wahrscheinlich werden, d. h. das Einschreiben von fehlerhaften Daten weniger wahrscheinlich wird.
Fig. 11 zeigt ein Diagramm, welches die Konfiguration der Verifizierspannungs-Generatorschaltung 23 zeigt. Die Verifizierspannungs-Generatorschaltung wird auch bei dem herkömmlichen Flash-Speicher verwendet und eine detaillierte Beschreibung desselben ist daher im folgenden weggelassen. Bei der veranschaulichten Schaltung wird eine hohe Spannung Vpp, die für Schreib- oder Löschoperationen zugeführt wird, durch die Widerstände 65-70 aufgeteilt, um Verifizierspannungen zu erzeugen; die geeignete Verifizierspannung wird für eine Verifizierungsoperation ausgegeben und die Versorgungsspannung Vcc wird an deren Ausgangssektion angelegt und wird für andere Operationen ausgegeben.
Bei der Schaltung nach Fig. 11 wird ein Signal EVD auf "High" für eine Lösch-Verifizierung eingestellt, ein Signal WVD wird auf "High" für eine Schreib-Verifizierung eingestellt, ein Signal VR wird auf "High" für eine Lösch- oder Schreib-Verifizierung eingestellt und /RMVC ist "Low" für normale Leseoperationen. Eine Ausgangsgröße PSSA erzeugt eine Verifizierungsspannung für eine Verifizierungsoperation und die Versorgungsspannung Vcc für andere Operationen. Eine Ausgangsgröße RVPC erzeugt eine Verifizierungsspannung für eine Verifizierungsoperation und die Versorgungsspannung Vcc für normale Leseoperationen. RVPC und PSSA werden dem Reihendekodierer 13 bzw. dem Leseverstärker 18 zugeführt.
Fig. 12 zeigt die Schaltungskonfiguration des Reihendekodierers 13, des Spaltendekodierers 14, der Zellenmatrix 16, des Spaltengatters 17 und des Leseverstärkers 18. Die Schaltungskonfiguration ist grundsätzlich die gleiche wie die entsprechenden Schaltungen des herkömmlichen Flash- Speichers und die folgende Beschreibung behandelt lediglich Unterschiede gegenüber der herkömmlichen Konfiguration.
Wie dargestellt ist, bildet die Spannung RVPC die Versorgungsspannung für den Reihendekodierer 13. Die Spannung PSSA ist die Stromversorgungsspannung für den Leseverstärker 18. Das ATD-Signal von der ATD-Synthetisierschaltung 32 wird, wie in der Figur dargestellt ist, an den Leseverstärker 18 angelegt. Dann wird dieses ATD-Signal angelegt und die Bitleitung wird aufgeladen. Dies reduziert die Zeit, die für eine Amplitudenschwankung zum Zeitpunkt des Lesevorganges verfügbar ist und erhöht somit die Betriebsgeschwindigkeit.
Fig. 13 ist ein Zeitsteuerplan für die verschiedenen Signale gemäß dieser Ausführungsform. Diese Leseoperationen bei dieser Ausführungsform werden unten unter Hinweis auf diesen Zeitsteuerplan beschrieben. Die normale Leseoperation ist die gleiche wie die Verifizierungs-Leseoperation mit der Ausnahme, daß die an das Steuergate angelegte Spannung verschieden ist. Die folgende Beschreibung befaßt sich mit der Verifizierungs-Leseoperation.
Bei der Verifizierungs-Leseoperation werden die Versorgungsspannung Vcc und die Spannung Vpp konstant gehalten, so daß die Signale /INT und /INTATD, die von der Versorgungsspannungs-Detektorschaltung 33 ausgegeben werden, auf "High" verbleiben. Wenn die Verifizierungsoperation begonnen wird, steigt EVD oder WVD, wie in Fig. 11 gezeigt ist, was immer für ein Signal der Art einer Operation geeignet ist, an und im Ansprechen auf dieses Ansteigen wird die entsprechende Verifizierungsspannung an RVPC und PSSA erzeugt und wird an die angezeigten Punkte des Reihendekodierers 13 und des Leseverstärkers 18 angelegt. Wenn in dieser Situation sich das Adressensignal ändert, gibt die ATD- Schaltung 31 ein Adressen-Übergangs-Detektionssignal und die ATD-Synthetisierschaltung 32 ein ATD-Signal aus. Nachdem die Bitleitung abhängig von diesem Signal aufgeladen wurde, werden Daten aus der zugegriffenen Speicherzelle ausgelesen.
Zum Lesen des Einschaltens der Stromversorgung ändert sich die Versorgungsspannung Vcc und die Spannung Vpp, wie dies in dem Diagramm gezeigt ist. In Abhängigkeit von diesen Änderungen bleiben EVD und WVD auf "Low" und das Adressensignal ändert sich, um den angezeigten Wert vorzusehen. Die als Verifizierungsspannung zu diesem Zeitpunkt ausgegebene Spannung ist die Versorgungsspannung Vcc und die Verifizierungsspannung und die an den Reihendekodierer und den Leseverstärker angelegte Spannung ändert sich in der gleichen Weise ebenfalls, und zwar so wie die Versorgungsspannung Vcc. Es ändern sich /INT und /INTATD, wie in Fig. 10 gezeigt ist, wobei in Einklang mit dieser Änderung das ATD- Signal sich ändert, wie in dem Diagramm dargestellt ist. Der Lesevorgang wird synchron mit dem Ansteigen das ATD- Signals durchgeführt. Da die Versorgungsspannung zu diesem Zeitpunkt höher ist als die Lösch-Verifizierungsspannung, wie an früherer Stelle beschreiben wurde, wird der Lesevorgang in korrekter Weise erreicht.
Da ein richtiges Lesen solange nicht durchgeführt werden kann, bis die Versorgungsspannung den ersten Versorgungsspannungs-Übergangsschwellenwert erreicht hat und die Versorgungsspannungs-Detektorschaltung das Signal /INTATD ausgibt, ist es wünschenswert, daß der Ausgang in einen Hochimpedanzzustand versetzt wird, um den Ausgang daran zu hindern, in fehlerhafter Weise ausgelesen zu werden.
Die vorangegangene Beschreibung befaßte sich mit einem Beispiel, bei dem der Flash-Speicher mit einer ATD-Schaltung ausgestattet ist und Operationen, wie beispielsweise die Aufladung einer Bitleitung in Einklang mit dieser Ausgangsgröße durchgeführt wird. Es wird jedoch bei einigen Flash-Speichern, die nicht mit einer ATD-Schaltung ausgerüstet sind, der Lesevorgang dadurch ausgeführt, indem das Einschalten der Stromversorgung detektiert wird. Auch in diesem Fall wird verhindert, daß fehlerhafte Daten zum Zeitpunkt des Einschaltens der Stromversorgung ausgegeben werden, indem der Lesevorgang solange verhindert wird, bis die Versorgungsspannung einen Versorgungsspannungs-Übergangsschwellenwertpegel erreicht hat, der höher liegt als die Verifizierungsspannung und die Versorgungsspannungs-Detektorschaltung ein Signal ausgibt, welches das Einschalten der Stromversorgung signalisiert. Auch in diesem Fall ist es wünschenswert, daß der Ausgang in einen Hochimpedanzzustand versetzt wird, bis die ausgelesenen Daten ausgegeben sind.
Wie oben beschrieben wurde, kann bei einem Flash-Speicher, bei welchem Wiedereinschreib-Verifizierungsoperationen unter strikteren Bedingungen durchgeführt werden als bei normalen Operationen, um das Einschreiben von Daten in einem zuverlässigen Rahmen zu realisieren, eine Ausführungsform der Erfindung die Möglichkeit bietet, daß gespei cherte Daten in korrekter Weise zum Zeitpunkt des Einschaltens der Stromversorgung ausgelesen werden, und zwar selbst dann, wenn der Flash-Speicher so konstruiert ist, daß er vorgeschriebene Operationen durchführt, wie beispielsweise die Aufladung einer Bitleitung durch Detektieren einer Änderung in einem Adressensignal und dem Einschalten der Stromversorgung.

Claims

1. Nichtflüchtige Halbleiterspeichervorrichtung mit elektrisch wiederbeschreibbaren Speicherzellen und die dafür ausgebildet ist, eine Leseoperation durchzuführen, um nach einer Einschreib- oder einer Löschoperation eine Verifizierung durchzuführen, ob die in Betracht stehende Schreiboperation oder die Löschoperation in korrekter Weise erreicht worden ist, wobei die Leseoperation zur Durchführung der Verifizierung dadurch ausgeführt wird, indem an einen vorbestimmten Abschnitt einer Schaltungsanordnung der Vorrichtung eine Spannung mit einem ersten Verifizierungspegel (V2) angelegt wird, der niedriger ist als eine Versorgungsspannung (V1), die an den vorbestimmten Abschnitt bei einer normalen Leseoperation angelegt wird, oder eine Spannung eines zweiten Verifizierungspegels (V3) angelegt wird, der höher ist als die Versorgungsspannung (V1), wobei die nichtflüchtige Halbleiterspeichervorrichtung aufweist:

eine Adressen-Übergangs-Detektorschaltung (1) zum Erzeugen eines Adressen-Übergangssignals durch Detektieren einer Änderung in einem Adressensignal; und

eine Übergangs-Operationsschaltung (2) zum Durchführen von vorgeschriebenen Operationen in Einklang mit dem Adressen-Übergangssignal;

dadurch gekennzeichnet, daß die Vorrichtung ferner eine Versorgungsspannungs-Detektorschaltung (3) umfaßt, um ein Initialisierungs-Übergangssignal zu erzeugen, wenn die Versorgungsspannung beim Einschalten der Stromversorgung einen ersten Versorgungsspannungs-Übergangsschwellenwert (V4) erreicht, der höher ist als der erste Verifizierungspegel (V2);

und daß die Übergangs-Operationsschaltung (2) auch derart betreibbar ist, um solche vorgeschriebenen Operationen in Einklang mit dem Initialisierungs-Übergangssignal durchzuführen.

2. Nichtflüchtige Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Versorgungsspannungs-Detektorschaltung (3) eine erste Versorgungsspannungs-Übergangs-Detektorschaltung (501) umfaßt, um das Initialisierungs-Übergangssignal (/INTATD) zu erzeugen, wenn die Versorgungsspannung beim Einschalten der Stromversorgung den ersten Versorgungsspannungs-Übergangsschwellenwertpegel (V4) erreicht, und eine zweite Versorgungsspannungs-Übergangs-Detektorschaltung (502) umfaßt, um ein weiteres Initialisierungssignal (/INT) zu erzeugen, wenn die Versorgungsspannung (V1) einen zweiten Versorgungsspannungs-Übergangsschwellenwertpegel (V5) erreicht, der niedriger ist als der erste Versorgungsspannungs-Übergangsschwellenwertpegel (V4), wobei der erste Verifizierungspegel (V2) zwischen dem ersten Versorgungsspannungs-Übergangsschwellenwertpegel (V4) und dem zweiten Versorgungsspannungs-Übergangsschwellenwertpegel (V5) liegt.

3. Nichtflüchtige Halbleiterspeichervorrichtung nach Anspruch 2, bei der die erste Versorgungsspannungs-Übergangs- Detektorschaltung (501) und die zweite Versorgungsspannungs-Übergangs-Detektorschaltung (502) jeweils logische Schaltungen mit unterschiedlichen logischen Schwellenwertspannungen enthalten.

4. Nichtflüchtige Halbleiterspeichervorrichtung nach irgendeinem der vorhergehenden Ansprüche, bei der eine der vorgeschriebenen Operationen, die durch die Übergangs-Operationsschaltung (2) ausgeführt werden, aus einer Bitleitungs-Aufladeoperation besteht.

5. Nichtflüchtige Halbleiterspeichervorrichtung mit elektrisch wiederbeschreibbaren Speicherzellen und die dafür ausgebildet ist, eine Leseoperation durchzuführen, um nach einer Schreiboperation oder einer Löschoperation zu verifizieren, ob die in Betracht stehende Schreiboperation oder Löschoperation in korrekter Weise erreicht worden ist, wobei die Leseoperation zur Durchführung der Verifizierung dadurch ausgeführt wird, indem an einem vorbestimmten Abschnitt der Schaltungsanordnung der Vorrichtung eine Spannung eines ersten Verifizierungspegels (V2) angelegt wird, der niedriger liegt als eine Versorgungsspannung (V1), die bei einer normalen Leseoperation an den vorbestimmten Abschnitt angelegt wird, oder eine Spannung eines zweiten Verifizierungspegels (V3) angelegt wird, der höher ist als die Versorgungsspannung, gekennzeichnet durch eine Versorgungsspannungs-Detektorschaltung, die beim Einschalten der Stromversorgung detektiert, ob die Versorgungsspannung niedriger ist als ein erster Versorgungsspannungs-Übergangsschwellenwertpegel (V4), der höher liegt als der erste Verifizierungspegel (V2) und die Leseoperationen an der nichtflüchtigen Halbleiterspeichervorrichtung dann verhindert, wenn die Versorgungsspannung niedriger ist als der erste Versorgungsspannungs-Übergangsschwellenwertpegel (V4).

6. Nichtflüchtige Halbleiterspeichervorrichtung nach irgendeinem der vorhergehenden Ansprüche, bei der ein Ausgang der nichtflüchtigen Halbleiterspeichervorrichtung in einen Hochimpedanzzustand versetzt wird, wenn die Versorgungs spannung (V1) niedriger ist als der erste Versorgungsspannungs-Übergangsschwellenwertpegel (V4).

7. Nichtflüchtige Halbleiterspeichervorrichtung nach irgendeinem der vorhergehenden Ansprüche, bei der die an den vorbestimmten Abschnitt der Schaltungsanordnung angelegte Spannung während einer Leseoperation zur Durchführung einer Verifizierung den ersten Verifizierungspegel (V2) aufweist, wobei die Verifizierung einer Löschoperation folgt, und den zweiten Verifizierungspegel (V3) während einer Leseoperation aufweist, um eine Verifizierung nachfolgend einer Schreiboperation durchzuführen.

8. Nichtflüchtige Halbleiterspeichervorrichtung nach irgendeinem der vorhergehenden Ansprüche, bei der der vorbestimmte Abschnitt der Schaltungsanordnung Schaltungselemente eines Leseverstärkers der Vorrichtung enthält.

9. Nichtflüchtige Halbleiterspeichervorrichtung nach irgendeinem der vorhergehenden Ansprüche, bei der der vorbestimmte Abschnitt der Schaltungsanordnung Schaltungselemente eines Reihendekodierers der Vorrichtung enthält.