DE69231501T2 - Packungsstruktur für integrierte Schaltungschips - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Struktur zum Verpacken von einem oder mehreren IC-(Integrierte Schaltung)- Chips zur Anwendung in einer Datenverarbeitungseinrichtung oder einem ähnlichen elektronischen Gerät auf einem Verdrahtungssubstrat.
• Verpackungsstrukturen für IC-Chips sind in "Silicones with Improved Thermal Conductivity for Thermal Management in Electronic Packaging" von Adam L. Peterson, in Proc. 40th Electronic Component Technology Conference, pp. 613-619, May, 1990 (nachstehend als Stand der Technik 1 bezeichnet), in "DESIGNING THE THERMAL CONDUCTION MODUL FOR THE IBM 3081 PROCESSOR" von Bernard T. Clark, in Proc International Microelectronic Conference, pp. 14-17, May, 1982 (nachstehend als Stand der Technik 2 bezeichnet) und in JP-A-60-160150 (nachstehend als Stand der Technik 3 bezeichnet) offenbart.
• Der Stand der Technik 1 und 2 beinhalten jeweils ein Verdrahtungssubstrat mit einer Verdrahtungslage darin und Kontaktflächen und Eingangs- und Ausgangspins für Signale an dessen Unterseite. Die Kontaktflächen und Stifte bzw. Pins sind elektrisch mit der Verdrahtungslage verbunden. Ein ungekapselter Chip ist direkt auf der Oberseite des Verdrahtungssubstrats mittels Bondhöckern montiert.
• Der Stand der Technik 3 weist mehrere Träger mit jeweils einer Halbleiterbauelement und einem Kühlkörper auf, der direkt auf der Oberseite der Halbleiterbauelement montiert ist. Das Halbleiterbauelement ist hermetisch auf einem Substrat durch eine Abdeckung eingeschlossen. Derartige Träger sind auf nur einem Verdrahtungssubstrat montiert.
• Der vorstehende beschriebene Stand der Technik 1, 2 und 3 läßt wie folgt mehrere Probleme ungelöst.
• Das Problem bei dem Stand der Technik 1 und 2 besteht darin, daß deshalb, weil der ungekapselte Chip und das Verdrahtungssubstrat direkt über die Bondhöcker verbunden sind, Verunreinigungen, wie z. B. Staub, dazu neigen, sich in dem Bereich abzulagern, wo der Chip und das Substrat miteinander verbunden sind, und dadurch die Schaltung kurzzuschließen, was die Zuverlässigkeit des Betriebs verschlechtert.
• Ferner fehlt beim Stand der Technik 1 und 2 ein Element zur Abstrahlung der durch den Chip erzeugten Wärme. Somit ist der Wärmeabstrahlungswirkungsgrad extrem niedrig und kann nicht den erwarteten Betrieb sicherstellen, wenn die Temperatur hoch ist.
• Nach dem Stand der Technik 3 ist ein Halbleiterbauelement auf einem Substrat montiert, um einen Träger auszubilden, und dann ist der Träger, wie vorstehend festgestellt, auf einem Verdrahtungssubstrat montiert. Dieses bringt ein Problem dahingehend mit sich, daß das Substrat, sowie weitere zugeordnete Elemente zwischen dem Halbleiterbauelement und dem Verdrahtungssubstrat liegen, was die Strecke für die Signalweiterleitung verlängert. Dieses erhöht die Verzögerungszeit insbesondere bei der Weiterleitung elektrischer Signale und verhindert daher, daß eine erforderliche Signalverarbeitungsfähigkeit erreicht wird.
• JP-A-3016159 stellt einen Halbleiterchip mit Lötrahmen und Höckern, und ein Substrat mit Lötverbindungskontaktflächen, Elektroden und Durchkontaktierungslöchern dar. Nach dem Verbindungsvorgang wird das Durchkontaktierungsloch von außen durch die Verwendung eines Lötmittels verschlossen. Daher sind die Verbindungsteile des Halbleiterchips und das Substrat hermetisch von der Außenseite abgeschlossen.
• EP-A-260370 (welches die Präambel von Anspruch dargestellt) zeigt eine Kappe zur Erzeugung einer hermetischen Abdichtung. Das Substrat, sowie andere zugeordnete Elemente, liegen zwischen der Halbleiterbauelement und dem Verdrahtungssubstrat, was die Strecke für die Signalweiterleitung, und somit die Verzögerungszeit insbesondere bei der Weiterleitung elektrischer Signale erhöht.
• JP-A-59088864 zeigt mit metallischen Dichtungsdämmen abgedichtete Projektionsfilme.
• Das Microelectronics Packaging Handbook, edited by R. R. Tummala et al., published by Van Nostrand, 1989, pages 432 bis 434, 779 bis 783, and 1147 offenbart weitere Details von Halbleiterverpackungsstrukturen.
• Es ist daher eine Aufgabe der vorliegenden Erfindung eine Verpackungsstruktur für einen IC-Chip oder Chips bereitzustellen, welcher die Zuverlässigkeit eines Abschnittes verbessern kann, an welchem die Chips und ein Verdrahtungssubstrat miteinander verbunden sind. Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
• Die Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden Beschreibung in Verbindung mit dem beigefügten Zeichnungen ersichtlich; es zeigen:
• Fig. 1 bis 3 und 5 vertikale Schnitte, welche jeweils vier veranschaulichende Ausführungsformen einer Verpackungsstruktur darstellen, die keinen Teil der Erfindung bilden;
• Fig. 4 einen vertikalen Schnitt einer Verpackungsstruktur in Übereinstimmung mit der vorliegenden Erfindung;
• Fig. 6 einen vertikalen Schnitt, welcher eine herkömmliche Verpackungsstruktur repräsentiert;
• Fig. 7 einen vertikalen Schnitt, welcher eine weitere herkömmliche Verpackungsstruktur repräsentiert; und
• Fig. 8 einen vergrößerten vertikalen Schnitt, der den linken Teil der Struktur von Fig. 7 darstellt.
• In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Teile oder Elemente.
• Für ein besseres Verständnis der vorliegenden Erfindung wird ein kurzer Bezug auf herkömmliche Verpackungsstrukturen für ein IC-Chip oder Chips genommen.
• In Fig. 6 weist eine herkömmliche IC-Chip-Verpackungsstruktur einen ungekapselten Chip 601 und ein Verdrahtungssubstrat 603 auf. Das Verdrahtungssubstrat 603 weist mindestens eine Verdrahtungslage 605, über Durchkontaktierungslöcher mit der Verdrahtungslage 605 verbundene Kontaktflächen 606, und an der Kontaktfläche 606 befestigte Eingangs- und Ausgangsstifte 604 für Signale auf. Höcker 602 sind auf der Unterseite des ungekapselten Chip 601 und auf der Oberseite des Verdrahtungssubstrats 603 angeordnet.
• Der ungekapselte Chip 601 ist direkt an einer vorbestimmten Position auf der Oberseite des Verdrahtungssubstrats 603 durch Schmelzen und dann Verfestigen der Höcker 602 befestigt.
• Fig. 7 stellt eine weitere herkömmliche Verpackungsstruktur dar. Gemäß Darstellung besteht die Verpackungsstruktur aus mindestens einem Halbleiterbauelement 701, einem Kühlkörper 702, einer Kappe 703 zum hermetischen Einschließen des Halbleiterbauelements 701, einem Substrat 704 mit Durchgangslöchern 705 darin, und Eingangs- und Ausgangspins 706.
• Der linke Teil der in Fig. 7 darstellten Struktur ist in einer vergrößerten Ansicht in Fig. 8 dargestellt. In Fig. 8 sind das Halbleiterbauelement, der Kühlkörper, die Kappe, das Substrat und die Eingangs- und Ausgangsstifte für Signale mit den Bezugszeichen 801, 802, 803, 804 und 806 bezeichnet. Das Substrat 804 ist mit Durchgangslöchern 805 ausgebildet. Leitungen 807 sind den Eingangs- und Ausgangspins 806 für Signale zugeordnet. Eine Laminatverdrahtungslage 808 ist auf dem Substrat 804 mittels einer Polyimidisolationslage ausgebildet.
• Insbesondere eine große Anzahl winziger Leitungen 807 sind auf dem Halbleiterbauelement 801 vorgesehen, und elektrisch mit den zugeordneten Stiften 806 über die Laminatverdrahtungsschicht 808 und Durchgangslöcher 805 verbunden. Die Kappe 803 ist auf den Umfangsteil der Oberseite des Halbleiterbauelements 801 und des Substrats 804 gelötet, um dadurch das Bauelement 801 hermetisch abzudichten. Der Kühlkörper 802 ist direkt auf die Oberseite des Halbleiterbauelements 801 gelötet.
• In Fig. 1 ist eine erste veranschaulichende Ausführungsform einer nicht erfindungsgemäßen Verpackungsstruktur dargestellt. Gemäß Darstellung enthält die Struktur mehrere IC- Chips 101, welche jeweils mehrere Kontaktflächen 108 darauf, aufweisen und welche jeweils hermetisch durch einen Rahmen 102 abgedichtet sind. Ein Verdrahtungssubstrat 105 ist mit den Kontaktflächen 103 für die Rahmen 102 und mit mehreren Höckern 104 auf einer den IC-Chips zugeordneten Haupt- oder Oberseite, und Eingangs- und Ausgangspins für Signale auf der anderen Hauptoberfläche oder Unterseite versehen. Mindestens eine Verdrahtungslage 107 ist in dem Substrat 105 für eine elektrische Verbindung der IC-Chips 101 oder der IC-Chips und der Pins 106 vorgesehen.
• Die auf der Oberseite des Verdrahtungssubstrats 105 vorgesehenen Höcker 104 und die auf der Unterseite der IC-Chips 101 vorgesehenen Kontaktflächen sind miteinander durch Lötung verbunden, und verbinden dadurch mechanisch und elektrisch die Chips 101 mit dem Substrat 105.
• Die Rahmen 102 sind den IC-Chips 101 einzeln zugeordnet, und jeder ist mit den oberen Ende mit dem Umfang der Oberseite des zugeordneten Chips 101 beispielsweise über ein Ag- haltiges Lötmittel verbunden. Das untere Ende jedes Rahmens 102 ist mit der zugeordneten Kontaktfläche 103 verlötet, welche den IC-Chip 301 umgibt.
• In der vorstehenden Konfiguration sind die IC-Chips 101 vollständig durch das Verdrahtungssubstrat 105 und die entsprechenden Rahmen 102 hermetisch eingeschlossen. Dieses verbessert merklich die Zuverlässigkeit des Abschnittes, in welchem die Kontaktflächen 108 und Höcker 104 miteinander verbunden sind.
• Um die Zuverlässigkeit des vorstehend erwähnten Verbindungsabschnitts weiter zu verbessern, können das Verdrahtungssubstrat 105 und die IC-Chips 101 miteinander in Vakuum oder in einer N&sub2;-, Ar- oder ähnlichen Inertgas-Atmosphäre verbunden werden.
• Da kein Substrat oder ein ähnliches Objekt zwischen den IC-Chips 101 und dem Verdrahtungssubstrat 105 liegt, kann die für die Weiterleitung elektrischer Signale spezifische Verzögerungszeit minimiert werden. Somit ermöglicht die Ausführungsform die Verarbeitung von Signalen mit einer extrem hohen Geschwindigkeit im Vergleich zu der herkömmlichen Struktur zu, in welcher IC-Chips hermetisch in entsprechenden Chipträgern eingeschlossen und auf einem Verdrahtungssubstrat befestigt sind.
• Fig. 2 stellt eine zweite veranschaulichende Ausführungsform dar. Gemäß Darstellung sind mehrere IC-Chips jeweils mit mehreren Kontaktflächen 212 versehen. Eine Kappe 211 ist jedem IC-Chip 201 zugeordnet und besteht aus einem Rahmen 202 und einem Kühlkörper 208. Ein Verdrahtungssubstrat 205 weist Kontaktflächen 203 für die Rahmen 202 und mehrere Höcker 204 auf seiner Oberseite, auf welcher die IC-Chips 201 befestigt sind, und Eingangs- und Ausgangspins 206 für Signale an seiner Unterseite auf. Mindestens eine Verdrahtungslage 207 ist in dem Verdrahtungssubstrat 205 für eine elektrische Verbindung der IC-Chips 201 oder der IC-Chips 201 und der Pins 206 vorgesehen.
• In jeder Kappe 211 weist der Kühlkörper 208 eine etwas größere Fläche als die Wärmeabstrahlungsoberfläche des IC- Chips 201 auf, und ist mit Nuten entlang seiner unteren Seitenkanten ausgebildet. Das obere Ende des Rahmens 202 ist in den Nuten des Kühlkörpers 208 aufgenommen, und mit dem letzteren über ein Lötmittel oder ähnliche Verbindung 209 verbunden. Die Kappe 211 ist direkt mit der Wärmeabstrahlungsoberfläche des IC-Chips 201 durch ein Lötmittel oder eine ähnliche Verbindung 210 verbunden. Das untere Ende des Rahmens 202 ist mit der zugeordneten Kontaktfläche 203 verbunden, welche den IC-Chip 201 umgibt, und dichtet dadurch den Chip 201 in Verbindung mit dem Verdrahtungssubstrat 205 hermetisch ab.
• Wie vorstehend festgestellt, verbindet die zweite Ausführungsform die Kappe 211, d. h., den Kühlkörper 208 direkt mit der Oberseite des IC-Chips 201. Eine derartige Struktur führt erfolgreich die von dem IC-Chip 201 erzeugte Wärme mit dem größten Wirkungsgrad ab, und verbessert daher merklich die Zuverlässigkeit des IC-Chips 201. Natürlich erzielt diese Ausführung auch die in Verbindung mit der ersten Ausführungsform beschriebenen Vorteile.
• Da die Kappen 211 ferner den IC-Chips 201 einzeln zugeordnet sind, können die Chips 211 leichter als in den herkömmlichen Verpackungsstrukturen repariert oder ersetzt werden.
• In Fig. 3 enthält eine dritte veranschaulichende Ausführungsform mehrere TAB-(automatisch foliengebondete)-Chips 301 mit jeweils mehreren Anschlußleitern 304. Die Chips 301 sind hermetisch mit dem entsprechenden Rahmen 302 eingeschlossen. Ein Verdrahtungssubstrat 305 weist Kontaktflächen 303 für die Rahmen 302 und Kontaktflächen 309 für die Anschlußleiter 304 der Chips 301 auf ihrer Oberfläche dort auf, wo die Chips 301 befestigt sind, und Eingangs- und Ausgangspins 306 für Signale an der der Chipbefestigungsoberfläche gegenüberliegenden anderen Oberfläche. Mindestens eine Verdrahtungsschicht 307 ist in dem Substrat 305 für eine elektrische Verbindung der Chips 301 oder der Chips und der Pins 306 vorgesehen. Ein Gummielement 308 ist zwischen dem Verdrahtungssubstrat 305 und jedem Chip 301 vorgesehen.
• Die Anschlußleiter 304 jedes Chips 301 und die zugeordneten Kontaktflächen 309 des Verdrahtungssubstrats 305 sind miteinander durch Lötung verbunden, die eine mechanische und elektrische Verbindung zwischen dem Chip 301 und dem Substrat 305 ergibt. Das obere Ende jedes Rahmens 302 ist mit dem Umfang der Oberseite des zugeordneten Chips 301 beispielsweise mittels eines Ag-haltigen Lötmittels verbunden. Das untere Ende des Rahmens 302 ist mit der zugeordneten Kontaktfläche 303 verlötet, welche den Chip 301 umgibt. In dieser Konfiguration ist der Chip 301 hermetisch durch den Rahmen 302 und das Verdrahtungssubstrat 305 eingeschlossen. Das zwischen dem Chip 301 und dem Verdrahtungssubstrat 305 liegende Gummielement 308 verhindert, daß übermäßige Spannungen auf die Anschlußleiter 304 während des Verbindungsvorgangs des Rahmens 302 mit dem Chip 301 und dem Substrat 305 einwirken. Falls gewünscht, kann die Kappe 211, Fig. 2, direkt mit der Oberseite jedes Chips 301 anstelle des Rahmens 302 verbunden sein.
• Die dritte Ausführungsform mit der vorstehend beschriebenen Struktur erzielt dieselben Vorteile wie diejenigen der ersten und zweiten Ausführungsformen. Zusätzlich ermöglicht die Ausführungsform durch die Verwendung der Chips 301 den Anschlußleitern 304 jedes Chips 301 leicht Spannungen aufzunehmen, die dem Unterschied in dem Wärmeausdehnungskoeffizienten zwischen dem Chip 301 und dem Verdrahtungssubstrat 305 zuzuordnen sind. Ferner werden mit den Anschlußleitern 304 die Chips 301 in der Höhenrichtung ausgerichtet.
• Fig. 4 stellt eine Ausführungsform der vorliegenden Erfindung mit mehreren IC-Chips 401 mit jeweils mehreren winzigen Pins 404 dar. Die IC-Chips 401 sind mittels entsprechender Rahmen 402 hermetisch abgedichtet. Ein Verdrahtungssubstrat 405 weist Kontaktflächen 403 für die Rahmen 402 und mehrere Höcker 408 auf seiner Oberfläche auf, wo die IC-Chips 401 befestigt sind, und Eingangs- und Ausgangspins 406 für Signale auf der der Chipbefestigungsoberfläche gegenüberliegenden anderen Oberfläche. Mindestens eine Verdrahtungslage 407 ist in dem Verdrahtungssubstrat 405 zum elektrischen Verbinden der IC-Chips 401 oder der IC-Chips und der Pins 406 vorgesehen.
• Die Pins 404 jedes IC-Chips 401 können eine Länge von 1 mm und einen Durchmesser von 100 um aufweisen, und sind mit den Höckern 408 des Verdrahtungssubstrats 405 verlötet, um den Chip 401 und das Substrat 405 mechanisch und elektrisch zu verbinden. Jeder Rahmen 402 ist an seinem oberen Ende mit dem Umfang der Oberseite des zugeordneten IC-Chips 401 beispielsweise mittels eines Ag-haltigen Lötmittels verbunden, und ist mit dem unteren Ende mit der Kontaktfläche 403 verlötet, welche den Chip 401 umgibt. Falls gewünscht, kann die Kappe 211, Fig. 2, mit der Oberseite jedes IC-Chips 401 mittels Lötung anstelle des Rahmens 402 der veranschaulichenden Ausführungsform verbunden sein.
• Die Ausführungsform ist mit den ersten und zweiten veranschaulichenden Ausführungsformen bezüglich einiger Vorteile vergleichbar. Zusätzlich verringert diese Ausführungsform durch die Verwendung der winzigen Pins 404 leicht Verwerfungen, die thermischen Spannungen zuzuschreiben sind, welche zwischen den IC-Chips 401 und dem Verdrahtungssubstrat 405 auftreten, welche jeweils ihren individuellen Wärmeausdehnungskoeffizienten aufweisen.
• Unter Bezugnahme auf Fig. 5 wird eine vierte veranschaulichende Ausführungsform beschrieben. Gemäß Darstellung weisen mehrere IC-Chip 501 jeweils mehrere Kontaktflächen 509 an ihrer Unterseite auf, und jeder ist hermetisch durch einen Rahmen 502 abgedichtet. Ein Verdrahtungssubstrat 505 weist Kontaktflächen 503 für die Rahmen 502 und mehrere Höcker 504 auf seiner Chipbefestigungsoberfläche, und Eingangs- und Ausgangspins 506 für Signale auf der der Chipbefestigungsoberfläche gegenüberliegende Oberfläche auf. Mindestens eine Verdrahtungsschicht 507 ist in dem Substrat 505 für eine elektrische Verbindung der IC-Chips 501 oder der IC-Chips 501 und Pins 506 vorgesehen. Das Bezugszeichen 508 bezeichnet eine leitende Bondung.
• Die Höcker 504 des Verdrahtungssubstrats 505 und die Kontaktflächen 509 der IC-Chips 501 sind miteinander über die leitende Bondung 508 verbunden, um dadurch das Substrat 505 und die Chips 501 mechanisch oder elektrisch zu verbinden.
• Jeder Rahmen 502 ist mit seinem oberen Ende mit dem Umfang der Oberseite des IC-Chip 501 beispielsweise mittels eines Ag-haltigen Lötmittels verbunden, und ist mit dem unteren Ende mit der Kontaktfläche 503, welche den Chip 501 umgibt, durch eine leitende Bondung verbunden. Falls gewünscht kann die Kappe 211, Fig. 2, mit der Oberseite des Chips 501, an stelle des Rahmens 502 der veranschaulichenden Ausführungsform verbunden sein.
• Diese veranschaulichende Ausführungsform erzielt ebenfalls die in Bezug auf die ersten und zweiten veranschaulichenden Ausführungsformen beschriebenen Vorteile. Zusätzlich kann, da die IC-Chips 501 und das Verdrahtungssubstrat 505 miteinander über eine leitende Bondung verbunden werden, die Verbindung bei einer niedrigeren Temperatur als mit einem metallischem Lötmittel, z. B. bei 100ºC durchgeführt werden. Somit vereinfacht die veranschaulichende Ausführungsform eine Halbleiterbauelement-Produktionslinie in einem merklichen Umfang unter gleichzeitiger merklicher Reduzierung der Produktionskosten.
• Nachdem die vorliegende Erfindung in Verbindung mit ihrer bevorzugten Ausführungsform beschrieben wurde, dürfte es nun für den Fachmann auf diesem Gebiet leicht sein, die Erfindung in die Praxis umzusetzen.

Claims (3)

1. Verpackungsstruktur für einen oder mehrere IC-Chips, mit:

(a) mindestens einem IC-Chip (401) mit mehreren Chipanschlüssen an einer Anschlußfläche des Chips;

(b) einem Verdrahtungssubstrat (405), das auf seiner Befestigungsoberfläche, die der Anschlußfläche des IC- Chips gegenüberliegt, welche die Chipanschlüsse (404) trägt, mehrere Substratanschlüsse (408), die mit den mehreren Chipanschlüssen (404) verbunden sind, und eine Kontaktfläche (403) aufweist; und

(c) mindestens einem Rahmen (402), der dem mindestens einen IC-Chip (401) zugeordnet ist und diesen hermetisch einschließt, und an einem Ende mit dem Umfang einer Oberseite des IC-Chips (401), die der Anschlußoberfläche des IC-Chips (401) gegenüberliegt, verbunden ist, und mit seinem anderen Ende mit der Kontaktfläche (403) verbunden ist;

dadurch gekennzeichnet, daß

(d) die Chipanschlüsse winzige Pins (404) aufweisen, welche im wesentlichen senkrecht aus der Anschlußfläche des IC-Chips hervorstehen, und

(e) die Substratanschlüsse aus Höckern (408) bestehen.

2. Verpackungsstruktur nach Anspruch 1, welche mindestens eine Kappe (211) aufweist, welche dem mindestens einen IC-Chip (401) zugeordnet ist und diesen hermetisch abdichtet, und den Rahmen (402) und ein Wärmeabstrahlungselement (208) aufweist, das mit einem Ende des Rahmens (402) verbunden ist.

3. Verpackungsstruktur nach Anspruch 1 oder 2, wobei die mehreren Höcker (408) und die mehreren Pins (404) miteinander durch Lötmittel oder leitende Bondung verbunden sind.