DE69226687T2

DE69226687T2 - Verfahren zur Herstellung einer SOI-Struktur mit einem DRAM

Info

Publication number: DE69226687T2
Application number: DE69226687T
Authority: DE
Inventors: Makoto C/O Sony Corporation Shinagawa-Ku Tokyo Hashimoto; Takeshi C/O Sony Corporation Shinagawa-Ku Tokyo Matsushita; Akihiko C/O Sony Corporation Shinagawa-Ku Tokyo Ochiai; Hiroshi C/O Sony Corporation Shinagawa-Ku Tokyo Sato; Muneharu C/O Sony Corporation Shinagawa-Ku Tokyo Shimanoe; Machio C/O Sony Corporation Shinagawa-Ku Tokyo Yamagishi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-10-16
Filing date: 1992-10-13
Publication date: 1999-04-15
Anticipated expiration: 2012-10-14
Also published as: DE69226687D1; EP0537677A3; EP0537677A2; EP0537677B1; US5437762A

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer SOI-Struktur und einer Halbleiterspeichereinrichtung. SOI wurde als eine Struktur für elektronische Teile wie Halbleitereinrichtungen verwendet und die vorliegende Erfindung kann als ein Verfahren zur Herstellung vielfältiger Arten von SOI-Strukturen verwendet werden.
Genauer gesagt, kann es, zum Beispiel, für ein SRAM oder ein EEPROM verwendet werden. Bei einem EEPROM bezieht es sich insbesondere auf ein Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung, in welcher eine Steuergateelektrodenschicht in Form einer Isolatorschicht auf einer Floatinggate-Elektrodenschicht geschichtet wird.
Die SOI-(Silizium-auf Isolator)Struktur wurde hauptsächlich auf dem Gebiet der elektronischen Materialien durch ein Verfahren zur Formung vielfältiger Arten von Halbleitereinrichtungen in einen auf einer Isolatorschicht angeordneten Siliziumabschnitt verwendet.
Als ein Mittel zur Herstellung der SOI-Struktur war eine Technik des Bondens eines Substrats an ein anderes mit einem Isolatorabschnitt gebildetes Siliziumsubstrat auf der Seite des Isolatorabschnitts und Polieren des Siliziumsubstrats und somit Bereitstellen einer Struktur, in welcher der Siliziumabschnitt auf dem Isolatorabschnitt vorhanden ist, bekannt. Es wird im allgemeinen als gebondetes SOI oder dergleichen bezeichnet.
Da die SOI-Struktur vom gebondeten, polierten Typ und ein Verfahren dafür hohe Integration von elektronischen Materialien ermöglicht und es möglich macht, Einrichtungen ober- und unterhalb des Siliziumabschnitts zusammenzusetzen, trägt es zum Anstieg des Integrationsgrades des IC oder dergleichen bei.
Eine Beschreibung wird nun für ein Verfahren zur Herstellung der gebondeten SOI-Struktur unter Bezugnahme auf die Fig. 1-A bis Fig. 1-G (bezugnehmend auf M. Hashimoto et al. "Niedrigleckstrom-SOIMOSFETs hergestellt unter Verwendung eines Waferbondingverfahrens" in Extended Abstracts of the 21st Conference on Solid State Devices and Materials (Erweiterte Zusammenfassungen der 21. Konferenz über Festkörperbauelemente und - materialien) 15, Tokio, 1989, Seiten 89-92 n) gegeben.
Wie gezeigt in Fig. 1-A, wird eine Oberfläche eines Siliziumsubstrats 1 (ein extrem geglätteter Siliziumwafer wird im allgemeinen verwendet und als ein Substrat A bezeichnet) unter Verwendung von Photolithographie oder Ätztechnologie strukturiert, um eine Ausnehmung einer Tiefe von 1500 Å (10 Å = 1 nm) oder weniger zu formen.
Dann wird ein Isolatorabschnitt 2 durch Formen eines SiO&sub2;-Films auf der Oberfläche durch CVD oder dergleichen geformt. Somit wird eine Struktur erhalten, in welcher der Isolatorabschnitt 2 auf einer Seite des Siliziumsubstrats 1 geformt ist, wie gezeigt in Fig. 1-B. Der Isolatorabschnitt 2 wird als ein Film mit Unebenheiten, wie illustriert in der Figur, in Übereinstimmung mit der Oberflächenform des strukturierten Siliziumsubstrats 1 geformt.
Ferner wird ein Polysiliziumfilm 3 mit einer Dicke von etwa 5 um auf dem Isolatorabschnitt 2 zum Beispiel durch CVD geformt. Somit wird die in Fig. 1-C gezeigte Struktur erhalten. Der Polysiliziumfilm 3 wird zur Bildung einer extrem glatten Bondingoberfläche für das Bonden eines separaten Substrats 4 (Substrat 4 gezeigt in B in Fig. 1-E) in dem nachfolgenden Schritt bereitgestellt.
Dann wird die Oberfläche des Polysiliziumfilms 3 für die Glättung poliert, um eine extrem glatte Oberfläche zu erhalten. In diesem Fall wird die Dicke des Polysiliziumfilms 3 als einem zurückbleibenden Film auf eine Dicke von 3 um oder weniger gebracht.
Ein anderes Substrat 4 (nachfolgend als Substrat B bezeichnet) wird in einen engen Kontakt mit der polierten Oberfläche des Polysiliziumfilms 3 gebracht. Beide Oberflächen werden durch Druckbonden verbunden, um eine verbundene Struktur zu erhalten, wie gezeigt in Fig. 1-E. Es wird allgemein gesagt, daß die feste Verbindung auf Wasserstoffbindungen beruht, die zwischen beiden Oberflächen vorhanden sind. Üblicherweise werden die Oberflächen durch Erhitzen miteinander verbunden, um ein extrem festes Bonden zu erhalten. Die Bondingstärke ist im allgemeinen stärker als 200 kg/cm² und reicht manchmal bis 2000 kg/cm². Als das andere zu bondende Substrat 4 (Substrat B) wird üblicherweise dasselbe Siliziumsubstrat wie das Substrat 1 (Substrat A) eingesetzt, da ein Fehlschlag verursacht werden kann, wenn die physikalischen Eigenschaften wie der thermische Ausdehnungs koeffizient zwischen ihnen nicht gleich sind, da sie im Anschluß an das Bonden oftmals einem Erwärmungsschritt unterworfen werden. Falls jedoch ein derartiges Problem nicht existiert, ist das andere Substrat 4 nicht notwendigerweise ein Siliziumsubstrat, da dies beim Stand der Technik lediglich als eine Trägerunterlage funktioniert, wie zum Beispiel in der Zeichnung gezeigt ist. In einem Fall jedoch, in dem auf dem anderen anzufügenden Substrat 4 (Substrat B) ein Bauelement geformt werden soll, muß es ein Halbleitersubstrat sein, das in der Lage ist, ein Bauelement zu bilden.
Dann wird das Substrat 1 abgeschliffen, um einen Siliziumabschnitt des Substrats 1 bis etwa 5 um oder weniger als den zurückbleibenden Film zu hinterlassen, um eine Struktur zu erhalten, die in Fig. 1-F gezeigt ist. Fig. 1-F ist gedreht zu dem Zustand in Fig. 1-E, da die Struktur mit der Oberseite nach unten gedreht wird, um das Substrat 1 für dieses Abschleifen oder für das nachfolgende selektive Polieren nach oben zu legen.
Dann wird selektives Polieren angewandt. In diesem Fall wird das Polieren als besondere Feinbearbeitung ausgeführt bis der Isolatorabschnitt 2 so eben freigelegt ist. Dies liefert eine Struktur, wie gezeigt in Fig. 1-G, in welcher ein Siliziumabschnitt 10 auf dem Isolatorabschnitt 2 vorhanden ist, der mit einem wellenförmigen Isolatorabschnitt 2 umgeben ist. Mit einer Struktur, in welcher der Siliziumabschnitt 10 auf dem Isolatorabschnitt 2 vorhanden ist (SOI-Struktur), können vielfältige Arten von Bauelementen mit dem Siliziumabschnitt 10 (SOI-Film) geformt werden. Wie gezeigt in Fig. 1-G, da jeder der Siliziumabschnitte 10 mit dem Isolatorabschnitt 2 umgeben ist, wird eine Struktur geschaffen, in welcher Bauelementisolation vom ersten Bauelement an erzielt wird.
Ferner variiert bei einem Verfahren zur Herstellung des SOI-Substrats, wie oben beschrieben, da die Filmdicke 10 in Fig. 1-G innerhalb einer Waferoberfläche variiert, ebenso die Dicke eines einkristallinen dünnen Siliziumfilms, der in eine geforderte Struktur geformt wurde.
Ferner wird selektives Polieren angewandt, bis die Grenze zwischen dem Siliziumwafer und dem Siliziumoxidfilm freigelegt ist, um eine geforderte Struktur für den einkristallinen dünnen Siliziumfilm zu erhalten. In diesem Fall, da ein Überpolieren zu einem gewissen Grad gefordert ist, wird die Oberfläche des Siliziums einer alkalischen Polierlösung für eine lange Zeitdauer ausgesetzt, um die Siliziumoberfläche aufzurauhen. Falls ein TFT (Dünnfilmtransistor) auf der aufgerauhten Siliziumoberfläche geformt wird, kann ein Bauelement mit gu ten Charakteristiken nicht erhalten werden, da die Zuverlässigkeit eines Gateisolatorfilms herabgesetzt wird.
Ferner kann in dem SOI-Prozeß unter Verwendung des Bonden-/Polierverfahrens, wie oben beschrieben, oder eines elektrostatischen Druckbondenverfahrens, da vielfältige Arten von Bauelementen an die Oberfläche und die rückseitige Fläche des SOI-Abschnitts (des Siliziumabschnitts 10 in Fig. 1-G) angebaut werden können, die Montagedichte gesteigert werden. Indem diese Technologie eingesetzt wird, kann die Abmessung einer Speicherzelle, zum Beispiel eines DRAM, reduziert werden. Obwohl im Stand der Technik beabsichtigt war, die Dichte eines Schaltkreises wie einer Speicherzelle zu erhöhen, wurde der Vorzug dieser Technik für periphere Schaltkreise nicht effektiv ausgenutzt. Bezugnehmend zum Beispiel auf eine Speichereinrichtung wie einen DRAM oder SRAM, obwohl es in Betracht gezogen wurde, die Abmessung der Speicherzelle durch Verwenden der SOI-Technologie zu reduzieren, wird die SOI-Technologie für andere periphere Schaltkreise nicht immer verwendet und sie wurde, zum Beispiel, nicht durchgeführt, um die Dichte für den Transistor als den peripheren Schaltkreis zu erhöhen und somit die Leistungsfähigkeit zu verbessern (zum Beispiel die Arbeitsgeschwindigkeit zu erhöhen).
Ferner können für das Verfahren zur Herstellung einer Speichereinrichtung wie eines EEROM die elektrischen Charakteristiken durch Anwenden des für SOI verwendeten Polierverfahrens außergewöhnlich verbessert werden.
Das bedeutet, wie gezeigt in Fig. 2, wenn eine Floatinggate-Elektrodenschicht geformt wird, ist die Oberfläche nicht geglättet sondern punktförmige Vorsprünge 15 werden geformt.
Dann wird ein elektrisches Feld auf einen Abschnitt konzentriert, in dem die Vorsprünge 15 in dieser Struktur vorhanden sind.
Dementsprechend gibt es in einem zweiten Gateisolatorfilm zwischen der Floatinggateelektrode 13 und der Steuergateelektrode 14 einen Abschnitt, in dem die Dicke durch die Vorsprünge 15 vermindert ist. Falls LSI in solch einem Zustand hergestellt wird und mit einer Spannung versehen wird, wird das elektrische Feld auf einen Abschnitt konzentriert, in dem die Vorsprünge 15 vorhanden sind. Dann werden Elektronen in der Floatinggateelektrode durch das an die Steuergateelektrode angelegte elektrische Feld aufgrund der Konzentration des elektrischen Feldes extrahiert, um in Signaldaten zu resultieren, die die Charakteristik beinhalten und somit das Problem hervorzubringen, das es nicht machbar ist, den Schwellwert eines Speichertransistors auf einem hohen Pegel aufrechtzuerhalten.
Es ist eine Aufgabe der vorliegenden Erfindung, die Montage mit einer weiter gesteigerten Dichte unter Verwendung der SOI-Technik zu erzielen und ein Verfahren zur Herstellung einer SOI-Struktur anzugeben, die den Vorzug der SOI-Technik auch in peripheren Schaltkreisen effektiv ausnutzt, wie dies in dem Anspruch skizziert ist.
Es folgt eine Kurzbeschreibung der Zeichnungen.
Fig. 1-A bis Fig. 1-G zeigt ein konventionelles Verfahren zur Fertigung von Bonding-Typ- SOI;
Fig. 2 zeigt eine strukturelle Ansicht eines konventionellen EEPROM;
Fig. 3-A bis Fig. 3-F zeigen einen Prozeß zur Erzeugung einer Halbleitereinrichtung einer SOI-Struktur als eines Beispiels entsprechend der vorliegenden Erfindung;
Fig. 4-A bis Fig. 4-F zeigt einen Prozeß zur Erzeugung einer Halbleitereinrichtung einer SOI- Struktur als eines weiteren Beispiels.
Es werden nun Beschreibungen eines Beispiels entsprechend der vorliegenden Erfindung unter Bezugnahme auf Fig. 3-A bis Fig. 3-F gegeben.
Wie gezeigt in Fig. 3-A, wird eine der Oberflächen eines Siliziumsubstrats 31 strukturiert.
Dann wird ein Isolatorabschnitt 32 geformt und die ersten leitfähigen Abschnitte 43a, 43b (eine erste Gateelektrode in diesem Beispiel) werden an einer Position auf der Oberfläche des Siliziumsubstrats 31 mit dem Isolatorabschnitt 32 geformt, d. h. an einer Position, um einen Transistor als einen peripheren Schaltkreis in diesem Beispiel zu bilden, um eine Struktur zu schaffen, wie gezeigt in Fig. 3-B.
Dann wird ein Verbindungsloch 44 geformt, um einen gefüllten Verbindungsabschnitt 45 an der anderen Position auf derselben Oberfläche des Siliziumsubstrats 31 zu definieren, d. h. an einer Position, um einen Zellenabschnitt einer Halbleiterspeichereinrichtung wie eines DRAM in diesem Beispiel zu formen, um eine Struktur zu schaffen, wie gezeigt in Fig. 3-C.
Dann wird eine Vertiefung 46 auf dem Verbindungsabschnitt 45 geformt und ein Grabenfunktionsabschnitt (ein Speicherkondensator umfassend eine Speicherelektrode 47 und einen Kondensatorisolatorfilm 48 in diesem illustrierten Beispiel) wird geformt, um eine Struktur zu schaffen, wie gezeigt in Fig. 3-D.
Nachfolgend wird ein Polysiliziumfilm 33 sauber geformt und poliert (bezugnehmend auf Fig. 3-E) und mit einem anderen Substrat 52 gebondet. Obwohl das Substrat 52 in Fig. 3 nicht besonders illustriert ist, ist es dasselbe wie das in dem Fall der Fig. 1.
Ferner wird das Siliziumsubstrat 31 auf der Oberfläche der anderen Seite poliert, um einen Siliziumabschnitt 40 zu formen und nachfolgend wird ein zweiter elektroleitfähiger Abschnitt (zweite Gateelektroden 49a, 49b des Transistors auf der Seite des peripheren Schaltkreises und die zweite Gateelektrode 49c auf der Seite der Zelle als die Wortelektrode) auf einer und den anderen Positionen geformt, um eine SOI-Struktur zu formen, wie gezeigt in Fig. 3-F.
Insbesondere umfaßt dieses Beispiel Schritte (1)-(7), die nachfolgend beschrieben werden. Der Prozeß für die Schritte wird nacheinander gezeigt.
(1) Silizium-RIE wird angewandt, um Zwischenbauelement-Isolationsregionen in das Siliziumsubstrat 31 zu formen. Die Ätztiefe wird auf etwa 100 nm oder weniger eingestellt. Somit wird eine in Fig. 3-A gezeigte Struktur erhalten.
(2) Ein SiO&sub2; aufweisender Isolatorabschnitt 32 wird durch Oberflächenoxidation geformt. Dieser dient ebenso als ein erster Gateisolatorfilm 41 des Transistors in dem peripheren Schaltkreis. Ferner wird eine erste Gateelektrode als der erste leitfähige Abschnitt 43a, 43b mit Polysilizium oder dergleichen geformt.
(3) Ein Zwischenschichtfilm 50 wird über der gesamten Oberfläche zum Beispiel durch CVD-SiO&sub2; geformt. Ein Kontakt wie ein Verbindungsloch 44 wird perforiert, um eine Speicherelektrode in dem Zellenabschnitt herauszuführen, und ist mit Polysilizium gefüllt, um einen Verbindungsabschnitt 45 (Polysiliziumstopfen) zu bilden. Dies kann durch vollständiges Abformen von Polysilizium und dann Rückätzen erhalten werden. Eine in Fig. 3-C gezeigte Struktur wird somit erhalten.
(4) Ferner wird nach dem Abscheiden von SiO&sub2; als einem Zwischenschichtfilm 51 durch einen CVD-Prozeß eine Vertiefung 46 zu dem Zellenabschnitt als eine Vertiefung zur Bildung der Speicherelektrode geformt. Nach dem Perforieren der Vertiefung 46 wird Polysilizium oder dergleichen über der gesamten Oberfläche geformt (bezugnehmend auf einen durch eine gepunktete Linie dargestellten Abschnitt in Fig. 3-D) und nachfolgend zurückgeätzt, um eine Speicherelektrode 47 zu bilden.
(5) Ein Kondensator-Isolatorfilm 48 wird durch Verwendung eines Siliziumnitridfilms oder dergleichen geformt. Eine in Fig. 3-D gezeigte Struktur wird erhalten.
(6) Dann wird eine Plattenelektrode 33, zum Beispiel, mit Polysilizium geformt und die Oberfläche wird durch Abschleifen geglättet. Eine in Fig. 3-E gezeigte Struktur wird erhalten.
(7) Polierte Oberflächen des Trägersubstrats 52 (nicht dargestellt) und die Plattenelektrode 33 werden durch einen Bonding- oder elektrostatischen Druckbonding-Prozeß angeklebt, um das Bonden durchzuführen. Dann wird das Siliziumsubstrat 31 auf der Seite des Bauelements unter Verwendung von SiO&sub2; als dem Isolatorabschnitt 32 als einem Stopper abgeschliffen. Ferner wird die Oberfläche oxidiert, um einen SiO&sub2;-Film 42 zu bilden. Zweite leitfähige Abschnitte 49a, 49b, 49c werden, zum Beispiel, mit Polysilizium darüber geformt, um eine Gateelektrode zu formen. Dies bildet eine Wortleitung (zweiter leitfähiger Abschnitt 49c) in der Zelle und eine zweite Elektrode (zweite leitfähige Abschnitte 49a, 49b) des Doppelgates in dem peripheren Schaltkreis. Die zweite Elektrode wird vorher mit der ersten Elektrode durch ein Kontaktloch verbunden.
Nachfolgend wird durch dieselben Schritte wie solche von vielfältigen Arten von bisher eingesetzten Schritten für die Bildung der Speicherzelle und des peripheren Schaltkreises davon (Source-, Draininjektion oder Bildung von Aluminiumdrähten) eine Halbleiterspeichereinrichtung gebildet.
Gemäß diesem Beispiel, da der periphere Transistorschaltkreis ebenso mit dem Doppelgate aufgebaut werden kann, kann eine Hochgeschwindigkeits-Leistungsfähigkeit des peripheren Schaltkreises realisiert werden.
Es wird nun eine Beschreibung eines weiteren Beispiels gegeben.
Fig. 4 zeigt einen Prozeßablauf dieses Beispiels. Das Verfahren zur Herstellung der SOI- Struktur in diesem Beispiel umfaßt die Bildung eines Isolatorabschnitts 62 auf einer Seite eines Siliziumsubstrats, wie gezeigt in Fig. 4-B, das Bonden eines anderen Substrats 80 auf der Seite davon, die mit dem Isolatorabschnitt 62 (Bonden auf der oberen Oberfläche in Fig. 4-E) geformt ist, und das Polieren der anderen Seite des Siliziumsubstrats 61, und somit das Erhalten einer SOI-Struktur, in welcher ein Siliziumabschnitt 70 auf der Isolatorschicht 62 vorhanden ist, wie gezeigt in Fig. 4-F. Das Verfahren weist jeden der folgenden Schritte auf.
Eine der Oberflächen des Siliziumsubstrats wird strukturiert, wie gezeigt in Fig. 4-A.
Dann wird der Isolatorabschnitt 62 auf der strukturierten Oberfläche geformt und ferner werden Öffnungen 66a, 66b an den Positionen auf der mit der Isolatorschicht 62 geformten Seite der Oberfläche des Siliziumsubstrats 61 geformt, d. h. an der Position, an der ein Transistor als der periphere Schaltkreis in diesem Beispiel geformt werden soll, während ein Verbindungsloch 75 an der anderen Position auf derselben Oberfläche des Siliziumsubstrats 61 geformt wird, d. h. an der Position, an der ein Zellenabschnitt einer Halbleiterspeichereinrichtung wie ein DRAM in diesem Beispiel geformt werden soll, um eine Struktur zu erhalten, wie gezeigt in Fig. 4-D.
Dann werden die Öffnungen 66a, 66b mit Polysilizium oder dergleichen gefüllt, um erste leitfähige Abschnitte 72a, 72b, d. h. die leitfähigen Abschnitte 72a, 72b als die erste Gateelektrode des peripheren Transistors in diesem Beispiel zu bilden. Zur selben Zeit wird das Verbindungsloch 75 gefüllt, um einen Verbindungsabschnitt 76 zu bilden, um eine Struktur zu erhalten, wie gezeigt in Fig. 4-C.
Dann wird eine Vertiefung 77 auf dem Verbindungsabschnitt 76 und ein Grabenfunktionsabschnitt (derselbe Speichergrabenkondensator wie in Beispiel 2) in der Vertiefung 71 geformt, um eine Struktur zu erhalten, wie gezeigt in Fig. 4-D.
Nachfolgend wird durch die in Fig. 4-E gezeigte Struktur auf dieselbe Weise wie in dem Verfahren der Fig. 3A-3F ein anderes Substrat (nicht dargestellt) gebondet, die andere Oberfläche des Siliziumsubstrats 61 wird poliert, um einen Siliziumabschnitt 70 zu bilden, und dann werden dieselben zweiten leitfähigen Abschnitte 74a-74c wie in Beispiel 1 an einer und den anderen Positionen gebildet, um eine SOI-Struktur zu erzielen, wie gezeigt in Fig. 4-F.
Das Verfahren zur Herstellung der ersten leitfähigen Abschnitte 72a, 72b (erste Elektrode) in diesem Beispiel ist verschieden von dem der Fig. 3A-3F, in welchem das leitfähige Material (Polysilizium) bei der Bildung des Polysiliziumstopfens in dem Zellenabschnitt an dem Verbindungsabschnitt 76 ebenso als die erste Elektrode des Doppelgates des peripheren Transistors verwendet wird. Der erste Gateoxidfilm 71 in dem peripheren Schaltkreis wird durch Ätzen unter Verwendung einer verdünnten Fluorsäure in dem Zellenabschnitt unter Verwendung einer Resistmaske in dem Schritt vor Fig. 4-B entfernt, um eine Struktur zu erzielen, wie sie in Fig. 4-B gezeigt ist. Die nachfolgenden Schritte sind dieselben wie die der Fig. 3A-3F.
Der Isolatorabschnitt 62 kann durch Anwenden von CVD auf SiO&sub2; gebildet werden. Ferner bezeichnet 68 in Fig. 4 einen Zwischenschichtfilm, welcher aus SiO&sub2; durch CVD oder dergleichen geformt wird.
Dieses Beispiel kann ebenso denselben Effekt erbringen wie das in dem Verfahren der Fig. 3A-3F.
In dem Verfahren der Fig. 3 und 4 wird der erste leitfähige Abschnitt als die erste Elektrode für die Bildung des Doppelgates des peripheren Transistors der Speichereinrichtung gebildet, jedoch ist die vorliegende Erfindung nicht hierauf beschränkt.
Wie oben beschrieben wurde, kann gemäß der vorliegenden Erfindung unter Verwendung der SOI-Technik eine weitere Zunahme der Dichte erzielt werden.

Claims

1. Verfahren zur Herstellung eines DRAM mit einem Speicherzellenbereich und einem peripheren Transistorbereich, wobei der Speicherzellenbereich einen Grabenkondensator auf weist und das Verfahren die folgenden Schritte aufweist:

Strukturieren einer der Oberflächen eines Siliziumsubstrats (31) und Ausbilden eines ersten Gateisolators (32) darin,

Ausbilden einer ersten Gateelektrode (43a, 43b) auf dem Gateisolator in dem peripheren Transistorbereich,

Ausbilden einer ersten Isolationsschicht (50) über der einen der Oberflächen des Siliziumsubstrats (31),

Ausbilden eines Verbindungslochs (44) in der ersten Isolationsschicht (50) in dem Speicherzellenbereich und Einfüllen eines leitfähigen Materials (45) in das Verbindungsloch,

Ausbilden einer zweiten Isolationsschicht (51) über der ersten Isolationsschicht (50),

Ausbilden einer Vertiefung (46) in der zweiten Isolationsschicht und Ausbilden eines Grabenkondensator-Funktionsabschnitts (47, 48) in der Vertiefung, in welcher der Grabenkondensator-Funktionsabschnitt mit dem leitfähigen Material in dem Verbindungsloch verbunden wird,

Bonden eines anderen Substrats über die zweite Isolationsschicht, auf welcher der Grabenkondensator gebildet ist,

Polieren der anderen Oberfläche des Siliziumsubstrats (31), um einen ersten Siliziumabschnitt in dem peripheren Transistorbereich und einen zweiten Siliziumabschnitt in dem Speicherzellenbereich zu bilden,

Ausbilden einer zweiten Gateelektrode (49a, 49b) über dem ersten Siliziumabschnitt, welche mit der ersten Gateelektrode als Doppelgate-Transistor funktioniert, und Ausbilden einer dritten Gateelektrode (49c) über dem zweiten Siliziumabschnitt, welcher mit dem Grabenkondensator verbunden ist.