DE69129851T2

DE69129851T2 - Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung

Info

Publication number: DE69129851T2
Application number: DE69129851T
Authority: DE
Inventors: Marco Ch-8802 Kilchberg Heddes; Ronald Peter Ch-8942 Oberrieden Luijten
Original assignee: International Business Machines Corp
Current assignee: Qualcomm Inc
Priority date: 1991-09-13
Filing date: 1991-09-13
Publication date: 1999-03-25
Anticipated expiration: 2011-09-14
Also published as: JP2788577B2; US5311509A; JPH05219098A; DE69129851D1; EP0531599B1; EP0531599A1

Description

TECHNISCHES GEBIET

Die vorliegende Erfindung betrifft ein Datenübermittlungssystem und bezieht sich auf ein Verfahren zur Umwandlung von anwenderspezifischen Datenübertragungsblöcken in Zellen fester Größe, z. B. ATM-Zellen (Asynchronous Transfer Mode - Asynchroner Übertragungs-Modus), so daß die Zellen fester Größe durch eine zellenbearbeitende Verschaltung transportiert werden können. Eine Hardware-Implementierung dieses Verfahrens besteht aus zwei Teilen, einem Sender und einem Empfänger, die beide Teil eines Vermittlungs-Untersystems sind, das eine Verschaltung enthält. Der Sender puffert die Anwenderdaten und segmentiert sie zu Zellen fester Länge, die durch die Vermittlung transportiert werden sollen. Der Empfängerteil setzt die Anwenderdaten bei Eingang dieser Zellen wieder zusammen.

DER ERFINDUNG ZUGRUNDELIEGENDER ALLGEMEINER STAND DER TECHNIK

Mit den ständig wachsenden, zu übermittelnden Datenmengen und der zunehmenden Zahl von Datenkanälen, die unterstützt werden müssen, wird das schnelle Informationsvermitteln mehr und mehr eine wichtige Aufgabe in jedem Kommunikationsnetz. Die Netzknoten, an denen die Übertragungsleitungen (Übermitt lungs-Links) zusammengeschlossen sind, so daß Informationen zwischen ihnen ausgetauscht werden können, sind oft Ursache für Verzögerungen im Netz. Es ist daher erwünscht, Vermittlungselemente zu haben, die schnell und in der Praxis nicht- blockierend sind. Neue Möglichkeiten ergeben sich durch Verschaltungen, die mehrere Eingänge und Ausgänge verknüpfen. Die Vorteile, die in der Vermittlungstechnik gemacht wurden, ermöglichen den Aufbau von Verschaltungen für Breitband- Bänder und Hochgeschwindigkeitskommunikation.
Diese Vermittlungen müssen unter Hochgeschwindigkeit zwei Grundfunktionen ausführen. Erstens müssen sie den bei ihren Eingängen ankommenden Verkehr mit hoher Zuverlässigkeit an die richtigen Ausgänge weiterleiten. Zweitens muß die Vermittlung mit der Ausgangskonkurrenz fertig werden, wenn der Verkehr, der gleichzeitig an zwei oder mehr Eingängen ankommt, für einen gemeinsamen Ausgang bestimmt ist.
Beim Leitungsvermitteln ist die Konkurrenz kein Problem. Sie wird verhütet durch Benutzen eines Controllers, der die Eingänge so plant, daß Konflikte vermieden werden. Eine herkömmliche Zeit-Raum-Zeit-Vermittlung für eine leitungsvermittelte Verbindung ist angegeben im Buch "An Introduction to Digital Integrated Communication Systems" von H. Inose, University of Tokyo Press, Tokio, Japan, 1979.
Bei der Paketvermittlung sind jedoch die an einer Vermittlung ankommenden Pakete unplanmäßig, wobei jedes eine Kopfzeile mit der Adresseninformation enthält. Ohne Koordinierung durch einen zentralen Abwickler müssen die eingegangenen Pakete gepuffert werden, um Probleme an den Ausgängen zu vermeiden. Eine beschreibende Übersicht über die hauptsächlichen neueren Aktivitäten auf dem Gebiet der Paketvermittlung wird gegeben in einem Artikel von H. Ahmadi et al., "A Survey of Modern High-Performance Switching Techniques", IEEE J. SAC, Bd. 7 Nr. 7, September 1989, S. 1091-1103. Eine typische Paketvermittlung wird beschrieben in dem Artikel "The Knockout Switch: A Simple, Modular Architecture For High-Performance Packet Switching" von Y.S. Yeh et al., XII International Switching Symposium ISS'87, Phoenix, Arizona, USA, 15.-20. März 1987, Abhandlung B 10.2, oder im Artikel "The Knockout Switch: A Simple, Modular Architecture For High-Performance Packet Switching" der gleichen Autoren, IEEE Journal on Selected Areas in Communication, Bd. SAC-5, Nr..8; Oktober 1987, S. 1274-1283. Die von Yeh et al. beschriebenen Schaltelemente beinhalten einen 'Konzentrator' zum Konzentrieren der über N Eingangsleitungen ankommenden Pakete auf eine kleinere Anzahl von L Leitungen. Ein 'Zeitraster-Server' wird benutzt, um die Pakete von den L Ausgangsleitungen entgegenzunehmen und sie in den ersten verfügbaren FIFO- Puffer abzuspeichern, der mit dem Ausgang, an den das Paket gerichtet ist, verbunden ist. L gesonderte FIFO-Puffer werden in der Konstruktion benutzt, um für den schlechtestmöglichen Fall bereitzustehen, wenn in einem Zeitschlitz L Pakete aus dem Konzentrator auftauchen. Ein weiteres Beispiel für einen Paketvermittler ist das gepufferte "Fast-Packet-Switching- Module", das in "Packet Switching Module" von W. Denzel et al., IBM Technical Disclosure Bulletin, Bd. 32, Nr. 10B, März 1990, S. 176-177 beschrieben wird. In dieser Vermittlung werden die Bestimmungskopfzeilen beim Eingang im Vermittlung von den Datenpaketen abgetrennt. Diese Pakete werden dann unter einer spezifischen Adresse in einem Paketpufferspeicher gespeichert und dann läuft diese Pufferadresse durch die Steuersektion des Paketvermittlungsmoduls. Am Ausgang der Vermittlung wird die Pufferadresse benutzt, um das Datenpaket aus dem Paketpufferspeicher zu holen.
In der Europäischen Patentanmeldung EP-A-0355797 wird ein Signalisierungsgerät zur Verwendung in einem ATM Vermittlungssystem geoffenbart und beansprucht. Es ist das grund legende Merkmal dieses Geräts, daß die Zellenidentifizierungsinfomation von den Zellendaten (Nutzlast) getrennt bearbeitet wird.
In der Europäischen Patentanmeldung EP-A-0299473 wird ein weiteres Vermittlungssystem angesprochen.
Die meisten neueren Vorschläge für diese Hochleistungs-Verschaltungen beruhen auf der Grundlage des bekannten Prinzips, das als Schnellpaketvermittlung (FPS - Fast Packet Switching) bekannt ist. Wie im oben zitierten Artikel im Technical Disclosure Bulletin beschrieben, ist für diese Art Vermittlung ein hoher Grad von Parallelität, verteilte Steuerung und Streckenführung, ausgeführt auf Hardware-Ebene, erforderlich. Zur Verwendung solcher Vermittlungen in Kommunikationsnetzen müssen die Daten an die zugrundeliegende Zellenstruktur der Vermittlung angepaßt werden.
Das oben angezogene Paketvermittlungsmodul transportiert Daten in Zellen fester Länge von den Eingängen zu den Ausgängen. Ein Beispiel für eine Zelle fester Länge ist eine ATM-Zelle bestehend aus einer Kopfzeile und einem Zellendatenfeld. Zum Einsetzen dieser Vermittlung in unterschiedlichen Systemen muß ein Adapter benutzt werden, der die vom Anwender gesendeten Datenblöcke durch die Vermittlung schickt.
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Umwandeln der Anwender-Datenblöcke zu Zellen fester Länge und zum Neuaufbau der Zellen fester Länge zu den ursprünglichen Anwender-Datenblöcken. Daten, die von einem Anwender gesendet werden, werden zu Zellen fester Länge segmentiert, wie von der Verschaltung gefordert, durch die Vermittlung geschickt und am Ausgang wieder zusammengebaut werden. Eine Hardware- Implementierung dieses Verfahrens, wie nachstehend beschrie ben, beinhaltet zwei Teile, genannt Sender und Empfänger. Dieser Sender empfängt Anwenderdaten, segmentiert sie zu Zellen fester Länge, und sendet sie zur Verschaltung. Diese Zellen fester Länge werden durch die Vermittlung geschickt und vom Empfänger aufgenommen, der die Zellen wieder zu Anwenderdatenblöcken zusammenbaut. Der Sender, die Verschaltung und der Sender sind Teile eines Vermittlungs- Untersystems, so daß der Anwender Anwenderdatenblöcke an die Vermittlung sendet, ohne den zugrundeliegenden Transportmechanismus zu kennen.
Der Anmelder kennt kein Verfahren auf dem Stand der Technik, das sich auf Hochgeschwindigkeitsprotokolladapter für Paketvermittlung oder Verschaltungen bezieht.

ZUSAMMENFASSUNG DER ERFINDUNG

Die Hauptaufgabe der vorliegenden Erfindung ist das Vorsehen eines Verfahrens zum Umwandeln der anwenderspezifischen Datenblöcke in Zellen fester Länge, wie von einer Vermittlung gefordert, sowie auf der anderen Seite Umwandeln von Zellen fester Länge in anwenderspezifische Datenblöcke.
Eine weitere Aufgabe ist die Implementierung des Verfahrens in einem Adapter für Hochgeschwindigkeitskommunikation.
Die Erfindung in nachstehender Beschreibung gemäß den entsprechenden Ansprüchen löst diese Aufgaben durch Vorsehen der Abtrennung der Kopfzeile mit den Steuerinformationen von der Nutzlast, so daß beide Teile parallel bearbeitet werden können. Durch fliegende Bearbeitung der Kopfzeile wird eine Speichersektion für die Nutzlast innerhalb einer festen Anzahl von Taktzyklen zuordenbar.

BESCHREIBUNG DER ZEICHNUNGEN

Nachstehend wird die Erfindung anhand der nachstehenden Zeichnungen detailliert beschrieben.
Fig. 1 zeigt ein globales Blockschaltbild eines Vermittlungsuntersystems, enthaltend eine Hardware-Implementierung der vorliegenden Erfindung.
Fig. 2A zeigt ein detailliertes Blockschaltbild des Senderteils eines Protokolladapters.
Fig. 2B zeigt ein detailliertes Blockschaltbild des Empfängerteils eines Protokolladapters.
Fig. 3 zeigt Zellen fester Länge mit Kopfzeilen fester Länge.
Fig. 4 zeigt ein detailliertes Blockschaltbild des Empfängerteils des Protokolladapters.
Fig. 5 ist ein Schemadiagramm der inneren Datenstruktur des Kopfzeilen-Prozessors.
Fig. 6 zeigt ein Zeitdiagramm eines Neuabgleichs und ein Beispiel für ein Pipelineregister.
Fig. 7A-C zeigen ein Kopfzeilen-Prozessor-Zyklusdiagramm.

ALLGEMEINE BESCHREIBUNG

Aufgabe der nachstehend in näheren Einzelheiten beschriebenen Adapter ist der Transport von Datenblöcken, nachstehend als Anwenderblöcke bezeichnet, wie aus dem CRMA (Cyclic Reservation Multiple Access) oder OC24/48 (Optical Channel 1,2/2,4 Gb/sec Optical Connection Standard) durch eine Vermittlung unter Verwendung des zugrundeliegenden Zellentransport-Mechanismus. Diese Vermittlungen erfordern, daß Daten in einem festen Zellenformat gesendet werden, und die Adapter führen die Segmentierung der Anwenderblöcke zu Zellen fester Größe sowie den umgekehrten Wiederaufbauprozeß durch. Adapter, die z. B. für CRMA konfiguriert oder programmiert sind, wandeln die Anwenderblöcke, die aus dem CBMA-Netz kommen, in Zellen fester Länge um, wonach diese durch die Verschaltung über den Leitweg geschickt und von einem Empfängeradapter empfangen werden, der nicht unbedingt mit der gleichen Art Netz (CRMA) als Senderadapter verbunden sein muß.
Ein Adapter besteht aus einem Sender- und einem Empfängerteil und ist mit einer Vermittlung über eine Eingangs/Ausgangsleitung verbunden. Mehrfachadapter können mit einer Verschaltung verbunden sein.
In Fig. 1 ist ein Blockschaltbild eines Vermittlungsuntersystems 10 dargestellt. Dieses System enthält ein Verschaltungselement 11 mit 6 Eingangs- und 6 Ausgangsleitungen. Nicht dargestellte Anwender sind über die Sendeteile 12.1 - 12.6 der Adapter an die Eingangsleitungen des Verschaltungselements 11 angeschlossen. Die Empfängerteile 13.1-13.6 sind an die Ausgangsleitungen der Vermittlung 11 angeschlossen. Im gezeigten Blockschaltbild werden die an den Eingangsleitungen (IN1) ankommenden Anwenderblöcke vom Sender 12.1 in Zellen fester Länge segmentiert, die durch die Verschaltung zum Ausgang 14.1 geleitet werden. Anwenderblöcke auf dem Eingang (IN6) werden vom Sender 12.6 segmentiert und an den gleichen Ausgang 14,1 geschickt. Der an diese Ausgangsleitung angeschlossene Empfänger 13.1 setzt die Anwenderblöcke wieder zusammen und schickt sie über die Ausgangsleitung (OUT1) an die entsprechenden Empfänger der Daten.
Die Grundfunktionen einer Adapter-Implementierung auf der Grundlage des erfindungsgegemäßen Verfahrens sind nachstehend aufgelistet:
- Segmentierung und Wiederzusammenstellung,
- Fehlererfassung und Wiederherstellung,
- Unterstützung von Anwenderblöcken unterschiedlicher Priorität,
- Datenpuffern,
- Pufferverwaltung,
- Unterstützung multipler virtueller Kanäle.
Die nachstehende Beschreibung einer ersten Ausführungsform der vorliegenden Erfindung konzentriert sich in der Hauptsache auf den Empfängerteil eines Adapters. Der Senderteil arbeitet in analoger Form wie der Empfänger, wie anhand der Fig. 2A und 2B illustriert wird. Von einem Anwender herkommende Datenblöcke werden im Pufferspeicher 24' abgespeichert. Die Absendewarteschlangen 28,1' und 28.2' enthalten Zeiger auf zu sendende Anwenderblöcke. Der Kopfzeilenprozessor 22' liest einen Zeiger aus der Absenderwarteschlange (unter Berücksichtigung jeder erforderlichen Prioritätsregel) und läßt das Senden der entsprechenden Datenblöcke anlaufen, wie nachstehend beschrieben. Die im Pufferspeicher 24' gespeicherten Datenbytes werden in eine Pipeline-Neuabgleicheinheit 23' gelesen. Eine Zelle fester Größe wird gebildet durch Voranstellen einer festen Anzahl Datenbytes mit einer Kopfzeile, die vom Kopfzeilenprozessor 22' herkommt. (Das geschieht durch eine Kopfzeilen-Einschubeinheit 23.2', Teil von 23'). Eine geeignete Implementierung des Kopfzeilenpro zessors 22' kann die Unterbrechung eines Datenblocks, der eben gesendet wird, durch einen Datenblock höherer Priorität ermöglichen.
Die erste Ausführungsform ist ein universeller und programmierbarer Hochgeschwindigkeits-Protokolladapter (im Gigabit/s-Bereich) für eine Verschaltung. Nachstehend werden vier neue Grundsätze für einen solchen Adapter beschrieben. Der erste Grundsatz ist die Trennung von Protokolldaten und Steuerzellen, die eine Trennung der Daten und Steuersignale in Hardware unterstützt. Der zweite Grundsatz ist die fliegende Verarbeitung von Zellen, wenn keine Fehler gefunden werden. Der dritte Grundsatz ist die Unterstützung von Anwenderblöcken unterschiedlicher Prioritäten durch Halten der Adressen, wo diese Daten in zusätzlichen Warteschlangen gepuffert sind, und der letzte Grundsatz ist die Programmierbarkeit des Adapters. Nicht nur dessen Steuerprozessor, sondern auch verschiedene Hardwarestrukturen sind programmierbar.
Die Trennung von Nutzlast und Steuerinformationen, die eines der grundlegenden Prinzipien ist, wird erzwungen durch Definieren der Datenmodus-Operationen. Diese sind Operationen, die im Datenübertragungszustand ausgeführt werden, wenn keine Fehler auftreten. Verbindungs-Setup, negative Bestätigungen und Steuerzellen usw. sind nicht Teil dieses Datenmodus-Zustands, während positive Bestätigungen Teil desselben sind.
Die Fig. 2A und 2B zeigen die grundsätzliche Architektur der Vermittlungsadapter-Hardware 20, 21 der ersten Ausführungsform. Die ankommenden Zellen fester Länge, die von der Verschaltung über die Eingangsleitung 14.1 ankommen, werden fliegend verarbeitet, und die Parameter in den Zellenkopfzeilen werden herausgezogen und an den Kopfzeilenprozessor 22 geschickt. Die Trennung Kopfzeile/Daten erfolgt in einem DEMUX/Kopfzeilen-Auszugsteil 23.1, 23.2 der Einheit 23. Die Parameter werden über Verbindungsleitungen von der Kopfzeilen-Auszugseinheit 23.2 zum Kopfzeilenprozessor 22 geschickt. Das Zellendatenfeld, das hier Zellennutzlast genannt wird, fließt weiter über den Neuabgleich/Pipeline-Teil 23.3, 23.4 der Einheit 23 in den Puffer eines gemeinschaftlich genutzten Speichers 24. Die Adresse eines entsprechenden Puffers wird generiert vom Kopfzeilenprozessor 22 in Kombination mit Zeiger-Warteschlangen 25. Während die, Zellennutzlast neu ausgerichtet und verzögert wird, nachdem sie von der Kopfzeile mit ihren Steuerdaten abgetrennt ist, wird die Pufferadresse generiert. Der Kopfzeilenprozessor 22 schaltet die DEMUX-Einheit 26 über die Anwahlleitung 27 so, daß die Zellennutzlast gespeichert werden kann durch Anwenden der Pufferadresse auf den Speicher 24.
Die Pufferadressen werden in die Zeigerwarteschlangen (PTR Q's) 25 gegeben gemäß der Pufferverwaltung, die in der angegebenen Europäischen Patentanmeldung beschrieben ist. Jeder virtuelle Kanal wird durch zwei PTR Qs unterstützt, jeweils einer für jede Verkehrspriorität, wo die von den virtuellen Kanälen zugeteilten Pufferadressen gespeichert sind. Auf die gepufferten Daten eines virtuellen Kanals kann zugegriffen werden durch Lesen der Adressen der entsprechenden Warteschlange, so daß diese Daten an einen Adressaten, d.i. Anwender geschickt werden können. Wenn ein Datenblock, bestehend aus Mehrfachzellen, vollständig eingegangen ist, wird in eine Ankunftswarteschlange ein Eintrag gemacht. In Fig. 2B werden zwei Ankunftswarteschlangen 28.1 und 28.2 gezeigt, die Datenblöcke unterschiedlicher Priorität unterstützen. Dieser Eintrag enthält einen Index, welcher PTR Q benutzt wird, so daß die Adressen abgerufen werden, wo der Datenblock in den Speicherpuffern 24 gespeichert ist. Über die unterschiedlichen Ankunftswarteschlangen 28.1, 28.2 unterstützt der Adapter unterschiedliche Verkehrsprioritäten.
Der Verkehrstyp (z. B. RESERVED vs. NON-RESERVED) legt fest, in welcher Ankunftswarteschlange der Eintrag gemacht werden muß.
Die obengenannte Neuabgleich/Pipeline-Einheit 23.3, 23.4 ordnet die Daten neu und verzögert sie, so daß die Zellennutzlast mit dem Speicherbus ausgerichtet wird, um eine Verschwendung von Speicherplatz zu vermeiden, und damit der Kopfzeilenprozessor Zeit hat, die Adresse der angeforderten Puffer zu generieren. Die neu zusammenzustellenden Anwenderdatenblöcke werden in der Reihenfolge ihrer gegebenen Prioritäten bearbeitet durch Benutzen der Einträge in den Ankunftswarteschlangen 28.1, 28.2. Die Daten in den Datenblöcken werden zusammen mit der Vermittlungsquellenadresse auf die Leitungen 29, 30 gelegt. Bevor diese Daten am Ausgang 29 zur Verfügung stehen, sendet der Kopfzeilenprozessor 22 Steuerinformationen über die Leitung 31 an den Adressaten. Zum Lesen der Daten, die in einem Anwender-Datenblock neu zusammengestellt werden müssen, werden die Adressen der Puffer, in denen die Daten abgespeichert sind, aus der betreffenden Warteschlange (PTR Q) genommen. Die eingegangene Zellennutzlast, die an einen Bestimmungsort geschickt werden soll, kann als Teil einer Mehrfachzelle fester Länge eingegangen sein. Die Nutzlast dieser Zellen wird in verschiedenen Speicherabschnitten (zugeordneten Puffern) gespeichert. Zum Neuaufbau eines Anwenderdatenblocks werden diese gestreuten Nutzlasten aus den verschiedenen zugeordneten Puffern gelesen durch Entnehmen ihrer Adressen aus den entsprechenden PTR Q. Diese Zeigerverwaltung ist für die Umgebung durchsichtig.
Die Mikroprozessor-Schnittstelle 32 und der Steuermikroprozessor 33 des Empfängers 20 und des Senders 21 sind über einen Bus 34 verbunden, so daß Meldungen zwischen dem Empfänger und dem Sender fließen können. Das ist z. B. nötig für den Fall, daß ein Sendewiederholbefehl beim Empfänger 20 eingeht, der vom Sender 21 ausgeführt werden muß.
Die Größe einer Zelle fester Länge ist in der Regel weniger als 100 Bytes. In der vorliegenden Erfindung werden die Größe der Zelle fester Länge und die Position und Größe der verschiedenen Steuerfelder in der Zelle so gewählt, daß die Hardware-Komplexität auf einem Minimum gehalten wird. Z. B. haben alle Felder in der Zellenkopfzeile einen festen Platz und eine feste Größe über alle möglichen Zellen, die im TYPE- Feld 40 codiert sind. Das schließt verschiedene Multiplexer und ihre Steuerung in der Hardware aus. Die Zellengröße von 60 Bytes ermöglicht eine leichte Implementierung des Adapters mit einer Hardware-Busbreite von 1, 2, 3, 4, 5 oder 6 Bytes. Einzelheiten der gewählten Zellenstruktur sind anhand von Fig. 3 beschrieben. ATM-kompatiblen Zellen 84 fester Länge sowie allen anderen Zellen 35 fester Länge, die benutzt werden, geht eine Kopfzeile fester Länge 36.1, 36.2 mit einer Länge von 7 Bytes voraus. Alle Zellen 35 fester Länge, mit Ausnahme der ATM-kompatiblen Zellen 84, haben ein CRC (Cyclic Redundancy Check - zyklische Blockprüfung) Byte 37 an ihrem Ende. Diese Prüfung am Ende jeder Zelle verbessert die Fehlererfassung der Datenübertragung. Der untere Teil in Fig. 3 zeigt eine beispielhafte Kopfzeile, der für die erste Ausführungsform geeignet ist. In diesem Fall wird eine Dreistufenvermittlung durch die Adressenbits 38.1, 38.2, 38.3 (ADDRESS 0, ADDRESS 1, ADDRESS 2) unterstützt. In diesen Adressenfeldern 38.1, 38.2, 38,2 steht die Zieladresse. Der virtuelle Kanalidentifikator wird im VCID-Feld 39 übertragen. Der Steuerabschnitt der Kopfzeile 36.1, 36.2 enthält ein Typfeld 40, das den Typ der Zelle angibt. Das Typfeld 40 kann die folgenden Größen haben:
- CONTROL (Steuerung)
- FIRST (erste)
- MIDDLE (mittlere)
- LAST (letzte)
- ONLY (einzig)
- ATM (Asynchroner Übermittlungsmodus)
Dieses Typfeld in der Kopfzeile läßt das Unterscheiden zwischen Steuer- und Datenzellen zu zwecks Ermöglichung des beschriebenen Datenmodus-Mechanismus zu. Die Felder 41-44 der Kopfzeile 36.1, 36.2 unterstützen Datenblöcke, die unterschiedliche Priorität haben, ermöglichen das Erfassen verlorener Zellen auf der Empfängerseite, und steuern den Empfang von Zellenblöcken. Das Steuerpaket ermöglicht es dem Segmentierungsadapter, ohne Unterbrechung des normalen Datenflusses mit einem Steuerpunkt zu kommunizieren. Die ATM- Zellen 84 können transparent übermittelt werden mit dem Typfeld 40, das auf ATM gestellt ist. In diesem Falle führt der Adapter keine zyklische Blockprüfung durch (ATM hat seine eigene CRC) und aus Redundanzgründen kann das Typfeld 40 im Längenfeld 41 dupliziert werden. Im ATM-Fall sind alle anderen Steuerfelder unbenutzt.
Der Empfängerteil der vorliegenden Ausführungsform wird anhand der Fig. 4 beschrieben. Die Einheiten Kopfzeilenprozessor 45, CRC-Prüfer 46 und Daten-Pipeline/Neuabgleichung 47 führen die fliegende Verarbeitung durch, die im Daten- Modus verlangt ist. Für Operationen außerhalb des Daten-Modus wird der Steuerprozessor 48 benutzt. Wie bereits gesagt, sind die Einheiten Steuerprozessor 48, Zustandsmaschinen/Ablaufsteuerung 49, Kopfzeilenprozessor 45, CRC-Prüfer 46 und Daten-Pipeline/Neuanordnung 47 programmierbar. Die drei letzteren Einheiten 45, 46, 47 sind jedoch keine Von-Neumann- Maschinen, sondern Register, Zähler FIFOs und Zustandsmaschinen, für die die Strukturen bei der Konfiguration über den Programmherunterladebus 50 heruntergeladen werden. Der Steuerprozessor 48 ist jedoch eine stärker klassische Von- Neumann-Maschine, die zum Implementieren der Protokollgrundelemente optimiert werden kann. Das Steuerprogramm für den Steuerprozessor 48 ist im Steuerprogramm-RAM 51 (Random Access Memory -Direktzugriffsspeicher) abgespeichert. Die Programmierbarkeit dieser fünf Einheiten 45-49 läßt eine Implementierung verschiedener Protokolle mit einem Adapter zu.
Zum Erreichen einer hohen Geschwindigkeit wird das Prinzip der minimalen Datenkopierung angewandt, was dazu führt, daß nur ein Schnellspeicher 52 zur Datenspeicherung erforderlich ist. Ferner wird ein einfacher, aber wirksamer Algorithmus zur Verwaltung der Zuteilung und Freigabe von Speicherbereichen benutzt, der nachstehend als Pufferverwaltung bezeichnet wird.
Eine Zelle 84, 35, wie in Fig. 3 gezeigt wird, kommt im Empfängerteil des Adapters an und wird in der Vermittlungskarten-Schnittstelle 53 von seriell zu parallel umgewandelt. Die ganze Kopfzeile wird über einen internen 6-Byte-(48 Bit)- Datenbus 54 in den Kopfzeilenprozessor 45 eingespeist, und die Zellennutzlast wird in die Daten-Pipeline- und Neuabgleich-Einheit 47 eingetaktet.
Multiple virtuelle Kanäle werden unterstützt mit einer Datenstruktur für jeden virtuellen Kanal in Hardware-Registern in der Kopfzeilenprozessoreinheit 45, gezeigt in Fig. 5. Diese Figur ist beispielhaft zum Illustrieren des Prinzips. Die Adressen- und VCID-Felder in der Kopfzeile werden in das Arbeitsregister 55 getaktet (unten links in Fig. 5) und das wird verglichen mit jedem Eintrag im Kopfzeilenprozessor 45. Daher wird ein inhaltadressierbarer Speicher 56 (CAM) angewandt. Wenn der Eintrag nicht gefunden wird, wird in diesen CAM 56 ein neuer Eintrag generiert. Wenn im CAM 56 kein Platz mehr ist, wird die Zelle ausgeschieden und der Steuerprozessor 48 erhält eine Meldung.
Wenn ein neuer CAM-Eintrag generiert wird, werden Standardwerte in das Arbeitsregister 55 eingegeben. Wenn der CAM- Eintrag existiert hatte, wird der gesamte interne Zustand des virtuellen Kanals in das Arbeitsregister 55 eingetaktet. Der Wert der Steuerfelder der Zelle wird überprüft, wobei der Zustand des virtuellen Kanals in ein Zustandsfeld des CAM 56 eingespeichert wird. Das Zustandsfeld enthält den Zustand des virtuellen Kanals, und der nächste Zustand wird mit einem endlichen Automaten, der Teil des Kopfzeilenprozessors 45 ist, in einer festen Anzahl Taktzyklen berechnet. Wenn der Zustand des virtuellen Kanals den Empfang von Daten zuläßt und die Zelle wirklich Daten enthält, dann stellt der Puffer- Manager (im Kopfzeilenprozessor 45) sicher, daß genug Pufferspeicherplatz im Pufferspeicher 52 vorhanden ist. Das geschieht in einer festen Anzahl Taktzyklen. Abschließend gesagt, nach einer festen Anzahl Taktzyklen wählt der Kopfzeilenprozessor 45 den Pufferspeicher 52 und zeigt die Adresse, an der die Zellendaten gespeichert werden sollen. Diese Anzahl fester Zyklen ist gleich oder kleiner als die Anzahl der Zyklen, um eine Zelle über den Adapter-internen Bus 54 zu transportieren. Wenn der Puffer-Manager eine Anforderung nach einem Puffer nicht erfüllen kann oder aufgrund verschiedener Pufferzuteilungsregeln nicht erfüllen will, kann die eingehende Zelle im Pufferspeicher nicht gespeichert werden und wird verworfen. Der Steuerprozessor 48 erhält eine entsprechende Meldung.
Der Datenteil einer Zelle, in Fig. 3 Nutzlast genannt, wird in die Daten-Pipeline/Neuabgleicheinheit 47 getaktet. Der Betrieb dieser Einheit wird anhand der Fig. 6 beschrieben. Eine Zelle fester Länge 70 wird oben in dieser Figur dargestellt. Die Zelle 70 unterteilt sich in eine Anzahl Buszyklen, wie direkt darunter gezeigt wird. Im ersten Zyklus wird der erste Teil der Kopfzeile 71 wird in die Pipeline/ Neuabgleicheinheit 47 eingetaktet. Dieser Teil wird durch 'A' gekennzeichnet. Der zweite Buszyklus enthält die Nutzlast 72, aber nicht alle Bits auf dem internen Datenbus 54 sind Nutzlast. Der Rest der Kopfzeile 71, gekennzeichnet durch 'B', wird in den Kopfzeilenprozessor 45 eingespeist. Der Nutzlast enthaltende Teil 'C' wird in das Neuabgleich-Register 73 eingetaktet. Die nächsten zwei Buszyklen enthalten nur Nutzlast 72, so daß die Teile 'D-G' über das Neuabgleich- Register 73 in die Pipeline 74 eingetaktet werden. Jedesmal wenn Nutzlast in dieses Register 73 eingetaktet wird, wird die laufende, dort gespeicherte Nutzlast in die Pipeline 74 geschoben. Der Zweck dieses Pipelineteils 74 ist das Ausrichten der Nutzlast 72 nach dem Pufferspeicher 52, nachdem die Nutzlast 72 und die Kopfzeile 71 getrennt sind. Zusätzlich verzögert dieser Teil 74 die Daten für diesen Speicher 52, so daß der Kopfzeilenprozessor 45 Zeit hat, die Adresse zu generieren. Die Grenze zwischen dem linken und dem rechten Teil des Pipeline-Registers 74 ist programmierbar, sowie auch die Tiefe der Pipeline 74.
Der nachfolgende Abschnitt zeigt Einzelheiten des erfindungsgemäßen Neuaufbaumechanismus. Für Neuaufbauzwecke bewahrt eine Zustandsmaschine, die im Kopfzeilenprozessor angeordnet ist, für jeden virtuellen Kanal einen Satz Zustandsvariabler, wie in Fig. 5 beispielhaft dargestellt ist. Die Zustandsmaschine hat die folgenden Zustände:
- 1. ) done (fertig)
- 2. ) wait_next (auf nächste Eingabe warten)
- 3. ) buf_full (Puffer voll)
- 4. ) end (Ende)
Ferner erinnert ein Fehler-Flag (err_fl - error flag) an das Auftreten von Fehlern während der Neuabgleichung Diese Fehler sind: CRC error (Cyclic Redundancy Check, überprüft Übertragungsfehler), cell sequence error (überprüft die Aufeinanderfolge der Zellen, die die Anwenderblöcke bilden) und buffer memory full (Pufferspeicher voll). Eine Steuerzelle beeinflußt den Zustand des virtuellen Kanals nicht. Diese Zellen werden an den Protokoll-Datenelement-Speicher 55 gerichtet, wie in Fig. 4 dargestellt wird. Auch ATM-Zellen beeinflussen die Zustandsmaschine nicht, weil kein Neuaufbau erforderlich ist. Diese Zellen werden unverändert im Pufferspeicher 52 abgespeichert.
Nehmen wir an, der virtuelle Kanal ist im Zustand 1 (done). In diesem Fall tritt er jetzt in Zustand 2 (wait_next) ein, wenn er eine Erste-Zelle empfängt, oder er tritt in den Zustand 4 (end) ein, wenn er eine Einzige-Zelle empfängt, die eine Einzelzelle ist. Im Zustand 1 werden mittlere oder letzte Zellen ohne weitere Aktion ausgeschieden. Wenn eine Zelle einen CRC-Fehler hat, der erst am Ende der Zelle erkannt wird, wird das Fehler-Flag (Err-flg) auf binär '1' gesetzt. Die Blockfolgenummer, gegeben in Feld 43 (SEQ), gezeigt in Fig. 3, wird geprüft, aber ein Fehlvergleich in einer Ersten Zelle wird das Fehler-Flag nicht setzen, sondern vielmehr eine Meldung 'Block fehlt' an den u-Prozessor 48 (u- Prozessor 33 in Fig. 2A ist gleich u-Prozessor 48 in Fig. 4) generieren. In Mittel- und Endzellen wird eine falsche Blockfolgenummer das Fehler-Flag setzen.
Nach Erhalt einer Ersten Zelle wird die Zellenzählung auf Null gesetzt und die Folgenummer im virtuellen Kanal-Steuerregister des virtuellen Kanals wird auf den Wert des SEQ- Felds 43 der empfangenen Zelle gesetzt. Wenn eine Mittelzelle eingeht, wird der Zustand 2 (wait_next) beibehalten, und wenn eine letzte Zelle eingeht, wird der Zustand 4 (end) eingegeben.
Zum Speichern der Anwenderdaten des Nutzlastfelds einer Zelle im Pufferspeicher 52, werden Pufferverwaltungsfunktionen durchgeführt. Falls die Pufferverwaltung festlegt, daß kein weiterer Platz zum Abspeichern von Daten vorhanden ist, wird Zustand 3 (buf_full) nach dem Eingang einer ersten, mittleren oder letzten Zelle eingegeben. Das bewirkt, daß auch das Fehler-Flag gesetzt wird. Wenn das Fehler-Flag gesetzt wird, bewirkt das Vollmachen eines Blocks, daß eine Meldung an den u-Prozessor 48 geschickt wird. Ein Block ist voll, wenn Zustand 4 (end) eingegeben ist oder wenn im Zustand 2 (wait_next) eine Erste- oder Einzige-Zelle eingeht, bewirkt durch eine fehlende letzte Zelle.
Die Taktzyklen des Kopfzeilenprozessors 45 der ersten Ausführungsform, der einen 6-Byte-Datenbus 54 aufweist, werden in Fig. 7 gezeigt. Wegen dieses Datenbusses 54 muß eine Zelle mit 60 Bytes zum Transport über den Bus 54 in 10 Buszyklen aufgeteilt werden. Verschiedene Aktionen müssen ausgeführt werden, aber in Abhängigkeit vom augenblicklichen und vom nächsten Zustand eines virtuellen Kanals dürfen bestimmte Aktionen nicht ausgeführt werden. Aber Buszyklen für alle möglichen Aktionen müssen zugeteilt werden, für den Fall, daß sie ausgeführt werden müssen. Die Tabelle in den Fig. 7A-7C zeigt die Aktionen, die in den aufeinanderfolgenden Buszyklen durchgeführt werden, in Abhängigkeit vom Typ der empfangenen Zelle. In Zyklus 1 bis 3 wird die Adresse in der Zellenkopf zeile, Adressenfelder 38.1-38.3 gemäß Fig. 3, genommen, um den Zustand des virtuellen Kanals abzurufen. Im Zyklus 1 wird der Adressenteil 38.1-38.3 der Kopfzeile 36.1, 36.2, in den Kopfzeilenprozessor 45 eingetaktet. Der entsprechende Eintrag im CAM 56 wird gesucht durch Vergleichen des virtuellen Kanal-Identifikators mit den im CAM 56 abgespeicherten Einträgen. In Zyklus 3 wird der Zustand dieses virtuellen Kanals in das Arbeitsregister 55 des Kopfzeilenprozessors 45 eingetaktet. Am Ende des Zyklus 3 ist der augenblickliche Zustand des Kanals verfügbar, zusammen mit den beiden Eingängen, die von verschiedenen Feldern in den eingegangenen Zellenkopfzeilen 36.1, 36.2 gegeben werden. Das ermöglicht es, daß der Rechner in Zyklus 4 mit Kombinationslogik, wie ein programmierbares logisches Feld (PLA - Programmable Logic Array) den nächsten Zustand berechnet. In den Zyklen 4 bis 7 berechnet der Puffer-Manager, der Teil des Kopfzeilenprozessors 45 ist, die RAM-Adressen des Pufferspeichers 52. Die Adressen werden in Zyklus 8 in den RAM eingegeben. Der neue Zustand des virtuellen Kanals wird wieder in die Struktur in Zyklus 11 geschrieben.
Dieser Zyklus 11 überschneidet sich mit Zyklus 1, das ist möglich, weil die Aktion in Zyklus 11 sich mit der in 1 nicht stört, was zu 10 Verarbeitungszyklen je Zelle führt. Das Aktualisieren des Zustands auf der virtuellen Kanalstruktur kann erst in Zyklus 11 ausgeführt werden, weil der Zustand abhängt vom Ergebnis der CRC-Prüfung. Dieses Ergebnis ist erst nach Abschluß der Aufnahme einer Zelle bekannt. Aus diesem Grund wird im Buszyklus 9 ein NOP (No Operation) ausgeführt. Die Daten werden ab diesem Zyklus in den Speicher geschrieben.
Wenn eine Zelle verworfen werden muß, werden ganz einfach die Daten nicht in den RAM geschrieben. Das Schreiben der Daten in den RAM läuft in Zyklus 9 an, wie in Fig. 7C gezeigt wird.
Das Schreiben der Daten in den RAM überlagert die ersten paar Zyklen des Verarbeitens der nächsten Zelle, aber das führt nicht zum Konflikt. Die gezeigte Tabelle impliziert, daß die in dieser Ausführungsform benutzte Pipeline 74, wie in Fig. 6 gezeigt wird, '9 Zyklen tief' ist, so daß die Nutzlast verzögert wird, bis die Speicheradresse generiert ist. Diese Zuordnung von Operationen an Buszyklen ist in der vorliegenden Ausführungsform so einfach als möglich gehalten.
Mit der Pipelinebearbeitung wäre es möglich, alle diese Aktionen mit weniger Buszyklen durchzuführen, und' somit könnten auch kürzere Zellen verarbeitet werden. Der Zweck der ersten Ausführungsform ist es, darzulegen, daß das Verarbeiten mit der gleichen oder auch mit einer kleineren Anzahl Buszyklen gemacht werden kann. Auch andere, durch Anpassen der beschriebenen Protokolle an andere, oder mit Hilfe einer vereinfachten Pufferverwaltung, sind vorstellbar.

Claims

1. Verfahren zum Umwandeln von Zellen fester Länge mit Nutzlast mit vorangestellter Kopfzeile fester Größe in anwenderspezifische Datenübertragungsblöcke, wobei die Nutzlast und die Kopfzeile fester Größe gesondert verarbeitet werden und das Verfahren durch die folgenden Schritte gekennzeichnet ist:

- Legen der Zellen mit fester Länge auf einen Parallelbus (54)

- Abtrennen der Nutzlast von der Kopfzeile fester Größe, wobei die Nutzlast durch den Parallelbus (54) über eine Neuabgleichseinheit (47) auf einen Pufferspeicher (52) übertragen wird,

- gesondert Verarbeiten der Kopfzeile fester Größe zur Bestimmung einer Speicheradresse in einem Speicherabschnitt des Pufferspeichers (52),

- Legen von Speicheradressen für Speicherabschnitte im Pufferspeicher (52) in Warteschlangenmittel, um wenigstens einen virtuellen Kanal zu unterstützen, wobei auf die Nutzlast in diesem virtuellen Kanal durch Lesen der entsprechenden Adressen im Warteschlangenmittel zugegriffen werden kann,

- Verschieben der Nutzlast an die Grenzen des Parallelbusses mittels der Neuabgleichseinheit (47), nachdem die Kopfzeile fester Größe abgetrennt wurde, und dann

- Puffern der Nutzlast in den Speicherabschnitt des Pufferspeichers (52), auf den über die Speicheradresse zugegriffen werden kann.

2. Das Verfahren gemäß Anspruch 1, in dem die Zelle fester Größe in einen anwenderspezifischen Datenblock umgewandelt wird durch

- Verarbeiten der Kopfzeile fester Größe, die von der Nutzlast abgetrennt wurde, während die Nutzlast über den Parallelbus (54) übertragen wird und die Nutzlast an die Grenzen des Parallelbusses (54) verschoben wird, um durch Benutzen der Systemzustandvariablen des Pufferspeichers (52) festzustellen, ob Raum im Pufferspeicher (52) verfügbar ist,

- Benutzen der bestimmten Speicheradresse des Speicherabschnitts zum Schreiben der Nutzlast in den Speicherabschnitt des Pufferspeichers (52) wenn der Raum frei ist,

und wobei die anwenderspezifischen Datenblöcke nach dem Puffern der Nutzlast in den Speicherabschnitt generiert werden, durch

- Lesen der Nutzlast aus dem Speicherabschnitt durch Benutzen der Speicheradresse,

- Bilden der anwenderspezifischen Datenblöcke gemäß einem definierten Datenübertragungsprotokoll, und

- Übertragen des anwenderspezifischen Datenblocks.

3. Das Verfahren gemäß Anspruch 2, worin die Speicheradresse eines Speicherabschnitts bestimmt wird nach einer festen Anzahl Buszyklen, so daß die Nutzlast, die während der Buszyklen verzögert wurde, in dem mit dieser Speicheradresse übereinstimmenden Speicherabschnitt abgespeichert werden kann.

4. Das Verfahren gemäß Anspruch 2, in dem die Speicheradressen der Speicherabschnitte in Warteschlangen gespeichert werden, so daß die unter diesen Speicherabschnitten gespeicherte Nutzlast abgerufen werden kann zum Generieren der anwenderspezifischen Datenblöcke durch aufeinanderfolgendes Lesen der Speicheradressen der Speicherabschnitte aus den Warteschlangen.

5. Das Verfahren gemäß Anspruch 2, in dem Zellen fester Länge unterschiedlicher Priorität unterstützt werden durch Speichern der Adressen der Speicherabschnitte, wo die Nutzlast dieser Zellen fester Länge in den entsprechenden Warteschlangen gespeichert wurde, so daß für das Generieren der anwenderspezifischen Speicherabschnitte die Nutzlast mit der höchsten Priorität aus dem betreffenden Speicherabschnitt vor einer Nutzlast mit niedriger Priorität genommen werden kann.

6. Verfahren zum Segmentieren von anwenderspezifischen Datenblöcken in Zellen fester Länge, wobei die Zellen fester Länge Nutzlast tragen, die aus den anwenderspezifischen Datenblöcken genommen wird, denen eine Kopfzeile fester Größe vorausgeht, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt:

- Puffern von Nutzlast der anwenderspezifischen Datenblöcke in einem Speicherabschnitt eines Pufferspeichers (24') unter Verwendung einer entsprechenden Speicheradresse,

- Halten der entsprechenden Speicheradresse in einer Warteschlange (28.1', 28.2'), so daß die Nutzlast aus dem Pufferspeicher (24') geholt werden kann durch Nehmen der entsprechenden Speicheradresse aus der Warteschlange (28.1', 28.2'),

- Generieren und Verarbeiten der Kopfzeile fester Größe gesondert und vor dem an der Kopfzeile fester Größe hängenden Teil der Nutzlast, wobei dieser Schritt gleichzeitig ausgeführt wird, d. h. während ein Teil der Nutzlast aus dem Speicherabschnitt genommen wird,

- Herausnehmen eines Teils der Nutzlast aus dem Pufferspeicher (24') unter Verwendung der entsprechenden Speicheradresse und Einschieben der Nutzlast in eine Zelle fester Länge, und

- Übertragen der Zelle fester Größe, bestehend aus der Nutzlast, die an den Kopfzeile fester Größe angehängt ist.

7. Verfahren gemäß Anspruch 6, worin die Nutzlast im Speicherabschnitt gelesen wird durch Herausnehmen ihrer Speicheradresse aus der Warteschlange (28.1', 28.2'), und die Nutzlast verzögert wird durch Generieren der Kopfzeile fester Größe, die nach einer festen Anzahl Taktgeberzyklen dargestellt wird.

8. Verfahren gemäß Anspruch 6, worin die Nutzlast vor dem Wiederaufbau der Zelle fester Länge auf eine Zelle fester Länge neu abgeglichen wird, so daß die Nutzlast direkt hinter der Kopfzeile fester Größe in die Zelle fester Länge eingeschoben werden kann, ohne Übertragungskapazität zu vergeuden.

9. Verfahren gemäß Anspruch 6, worin anwenderspezifische Datenblöcke unterschiedlicher Priorität unterstützt werden durch Abspeichern der Speicheradressen der Speicherabschnitte, wo die einzelnen Nutzlasten in wenigstens einer Warteschlange (28.1', 28.2') abgespeichert sind, so daß zum Generieren der Zellen fester Länge die Nutzlast mit der höchsten Priorität aus dem Speicherabschnitt genommen werden kann, in den sie gespeichert wurde durch Nehmen der Adresse des Speicherabschnitts aus der Warteschlange (28.1', 28.2') bevor die Speicheradresse des Speicherabschnitts der nächsten Nutzlast mit geringerer Priorität aus der Warteschlange (28.1', 28.2') genommen wird.

10. Gerät zum Umwandeln von Zellen fester Länge in anwenderspezifische Datenblöcke, wobei den Zellen fester Länge, die Nutzlast tragen, eine Kopfzeile fester Größe vorangeht, gekennzeichnet durch:

- Mittel zur Aufnahme einer Zelle fester Größe und legen derselben auf einen Parallelbus,

- Mittel (23) zum Abtrennen der Nutzlast von der Kopfzeile fester Größe, die auf den Parallelbus gelegt wird,

- einen Kopfzeilen-Bearbeiter (22), der zwecks gesondertem Bearbeiten der Kopfzeile fester Größe an den Parallelbus angeschlossen ist, um eine Speicherzelle eines Speicherabschnitts in einem Pufferspeicher (24) zu bestimmen,

- Neuabgleichmittel, um die über den Parallelbus eingegangene Nutzlast an die Grenzen des Parallelbusses zu verschieben,

- Mittel (23.3, 23.4) zum Verzögern des Abtrennens der Nutzlast von der Kopfzeile fester Größe und des Neuabgleichens bis die Speicheradresse verfügbar ist,

- Mittel (24, 26) zum Speichern der Nutzlast in einem Speicherabschnitt des Pufferspeichers (24), auf den über die Speicheradresse zugegriffen werden kann,

- Warteschlangenmittel (25), um die der Nutzlast entsprechenden Speicheradresse in einer Warteschlange zu halten,

- Mittel zum Abrufen der Nutzlast aus dem Speicherabschnitt durch nacheinander Entnehmen der entsprechenden Speicheradressen aus der Warteschlange des Warteschlangenmittels (25),

- Mittel zum Aufbauen des anwenderspezifischen Datenblocks, Übertragen der abgerufenen Nutzlast gemäß einem gegebenen, durch die Umgebung definierten Datenübertragungsprotokoll, und

- Mittel zum Senden der anwenderspezifischen Datenblöcke.

11. Das Gerät gemäß Anspruch 10, ferner beinhaltend Warteschlangenmittel (28.1, 28.2) zum Unterstützen der Übertragung der Zellen fester Länge mit unterschiedlicher Priorität durch Halten der entsprechenden Speicheradresse in einer Warteschlange der Warteschlangenmittel, so daß die Nutzlast mit höchster Priorität aus dem Speicherabschnitt des Pufferspeichers (24) abgerufen werden kann durch Entnehmen einer beliebigen Speicheradresse aus der Warteschlange vor einer beliebigen Speicheradresse der Nutzlast mit niedrigerer Priorität.

12. Gerät zum Umwandeln anwenderspezifischer Datenblöcke, die die Nutzlast in Zellen mit fester Länge bringen, wobei die Zellen fester Länge einen Teil der Nutzlast enthalten, dem eine Kopfzeile fester Größe vorhergeht, gekennzeichnet durch:

- Mittel zum Puffern der Nutzlast in einem Speicherabschnitt eines Pufferspeichers (24'),

- Warteschlangenmittel (28.1', 28.2') zum Halten der Speicheradresse des Speicherabschnitts in einer Warteschlange, die Teil der Warteschlangenmittel ist,

- ein Kopfzeilenbearbeiter (22'), der die Speicheradresse aus der Warteschlange der Warteschlangenmittel (28.1', 28.2') entnimmt und eine Kopfzeile fester Größe generiert,

- Mittel zum Ausbilden der Zelle mit fester Länge durch Anhängen eines Teils der Nutzlast, der unter Verwendung der aus der Warteschlange entnommenen Speicheradresse aus dem Pufferspeicher (24') abgerufen worden war, an die Kopfzeile, und

- Mittel zur Übertragung der Zelle fester Länge.

13. Das Gerät gemäß Anspruch 12, in dem der Kopfzeilenbearbeiter (22') eine Speicheradresse entsprechend der Nutzlast mit der höchsten Priorität aus der Warteschlange des Warteschlangenmittels (28.1', 28.2') vor den Speicheradressen mit Nutzlast niedrigerer Priorität entnimmt.

14. Das Gerät gemäß Anspruch 12, das ferner eine Neuabgleicheinheit (23') enthält zum Kopfzeilen- Bearbeiter eines Teils der Nutzlast, die aus dem Speicherabschnitt des Pufferspeichers (24') entnommen wurde, bevor er an die Kopfzeile fester Größe angehängt wird, so daß der Teil der Nutzlast direkt hinter der Kopfzeile fester Größe in die Zelle fester Länge eingeschoben werden kann.

15. Ein Datenübertragungsnetzwerk, das wenigstens eine Verschaltung (11) zum Schalten von Zellen fester Länge, das Gerät gemäß Anspruch 12 zum Umwandeln der anwenderspezifischen Datenblöcke in die Zellen fester Länge und zum Befördern der Zellen fester Länge auf die Verschaltung (11), oder das Gerät gemäß Anspruch 10 zur Aufnahme die Zellen fester Länge, die durch die Verschaltung und durch Umwandeln der aufgenommenen Zellen fester Länge in anwenderspezifische Datenblöcke vor Übertragung derselben geführt werden, beinhaltet.