DE69005225T2 - Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung. - Google Patents
Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.Info
- Publication number
- DE69005225T2 DE69005225T2 DE90402104T DE69005225T DE69005225T2 DE 69005225 T2 DE69005225 T2 DE 69005225T2 DE 90402104 T DE90402104 T DE 90402104T DE 69005225 T DE69005225 T DE 69005225T DE 69005225 T2 DE69005225 T2 DE 69005225T2
- Authority
- DE
- Germany
- Prior art keywords
- pillars
- layer
- conductors
- integrated circuit
- figures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H10W70/05—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Bildung des Mehrschichtnetzes einer Verbindungskarte für wenigstens einen integrierten Schaltkreis hoher Dichte, der auch als VLSI-Schaltkreis (Very Large Scale Integrated circuit) bezeichnet wird. Die Karte kann der Zwischenverbindung mehrerer, auf einer Oberfläche angebrachter integrierter Schaltungen oder einfach als Träger für einen in einem Gehäuse angeordneten integrierten Schaltkreis dienen, beispielsweise als Ersatz für den gegenwärtigen herkömmlichen Träger, der üblicherweise als "chip carrier" bezeichnet wird.
- Bei einer solchen Karte ist das Mehrschichtnetz gewöhnlich von einem Substrat getragen, das aus einer Isolierscheibe hergestellt ist, die die Ebenen einer Verteilung der Potentiale zur Versorgung des oder der integrierten Schaltkreise enthält. Das Substrat kann eine gebrannte Keramikscheibe oder eine aus einem organischen Material, z.B. aus Plastik, hergestellte Platte sein. Die Karte kann auch einfach aus einem Mehrschichtnetz gebildet sein, das die Form einer biegsamen Karte annimmt. Die Karte kann auch eine Scheibe aus Halbleitermaterial sein, die integrierte Schaltkreise enthält und von einem Mehrschichtnetz für die Zwischenverbindung dieser integrierten Schaltkreise nach der mit WSI (Wafer Scale Integration) bezeichneten Technologie bedeckt sein. Bei allen diesen Karten setzt sich das Mehrschichtnetz aus einem Stapel von abwechselnden Leiter- und Isolierschichten zusammen. Bei diesem Stapel ist eine Isolierschicht von Durchführungen für die elektrische Verbindung der benachbarten Leiterschichten durchdrungen. Die Leiterschicht ist gewöhnlich aus Aluminium oder Kupfer hergestellt, und die Isolierschicht besteht heute vorzugsweise aus einem polymerisierten Material wie das Polyimid.
- Ein Problem bei der Herstellung des Mehrschichtnetzes besteht darin, relativ ebene Schichten zu erhalten. Bei einem herkömmlichen Herstellungsverfahren ist vorgesehen, die Leiter einer Leiterschicht zu bilden und die Leiterschicht mit einer Isolierschicht aus polymerisierbarem Material in der Form einer viskosen Flüssigkeit, das üblicherweise als Paste bezeichnet wird, zu bedecken. Diese Paste besitzt den Vorteil, eine Oberfläche zu besitzen, die Stufen oder Unebenheiten aufweist, die weniger hoch als die entsprechenden Ränder der benachbarten Leiter sind. Bei diesem Verfahren kann vorgesehen sein, einen Tropfen aus polymerisierbarem Material zentrifugal zu verteilen, die Paste zu zerstäuben oder auch die Paste zum Beispiel im Siebdruck aufzutragen. Die Paste wird dann polymerisiert. Natürlich verleihen diese Bedingungen einer Anwendung des Verfahrens der polymerisierten Schicht die große Dicke, die zur Schaffung der gewünschten Isolierung zwischen den beiden übereinanderliegenden Leiterschichten erforderlich ist. Die Isolierschicht wird von einer Maske bedeckt, die die Stellen der zu bildenden Durchführungen (via - holes in der angelsächsischen Terminologie) festlegt. Bei einer herkömmlichen Ausführungsform sind die Durchführungen ausgeweitet, und die Leiter der oberen Leiterschicht erstrecken sich über der Isolierschicht und über den Wänden der gerade gebildeten Durchführungen sowie über den Bereichen der Leiter, die den Boden der Durchführungen bilden. Daraus ergibt sich eine obere Leiterschicht, die mit zahlreichen Mulden auf dem Niveau der Durchführungen versehen ist. Es versteht sich, daß der Stapel aus zahlreichen Schichten die Tiefe der Mulden verstärkt und folglich die Gefahr mit sich bringt, daß in den aufgebrachten Leiterschichten Diskontinuitäten erzeugt werden. Überdies sind die Bildung und die Ausweitung der Durchführungen heikle Schritte des Verfahrens.
- Eine Verbesserung dieses Verfahrens besteht darin, das Übereinandersetzen von Durchführungen zu vermeiden, indem diese entlang einer Schraubenlinie um eine vertikale Linie gegeneinander versetzt werden. Ein erster Nachteil besteht darin, daß die Dichte der Durchführungen in einer gleichen Isolierschicht und folglich die Gesamtdichte der Leiter in dem Mehrschichtnetz verringert wird. Der zweite Nachteil beteht darin, daß die versetzte Lage der Durchführungen dennoch sehr schnell die Anzahl von zuverlässigen Schichten in dem Netz begrenzt. So führt beispielsweise eine gegenseitige Anordnung entsprechend einer 90º-Schraubenlinie dazu, daß eine Durchführung der fünften Schicht einer Durchführung der ersten Schicht überlagert ist und die durch die vier dazwischenliegenden Durchführungen verursachten Verformungen erfährt. Praktisch ist dieses Verfahren gewöhnlich auf das Aufbringen von etwa fünf übereinanderliegenden Leiterschichten beschränkt.
- Eine jüngere Lösung des Problems besteht darin, Pfeiler auf Leitern einer Leiterschicht zu bilden und das ganze mit einer Paste zu bedecken, die polymerisiert wird, um die Isolierschicht zu erhalten. Die Isolierschicht besitzt die große Dicke, die zur Schaffung der gewünschten Isolation zwischen zwei übereinanderliegenden Leiterschichten erforderlich ist, und sie bedeckt die Pfeiler mit einer geringeren Isoliermaterialdicke. Die Isolierschicht wird mit einer Maske bedeckt, die die Gestalt der Durchführungen besitzt. Dann führt man einen selektiven Angriff der Isolierschicht durch, um die oberen Seiten der Pfeiler freizulegen und die Durchführungen auszuweiten. Wegen der Pfeiler weisen diese Durchführungen eine deutlich geringere Tiefe als jene auf, die durch das im vorhergehenden Abschnitt beschriebene Verfahren erhalten wurden. Die obere Leiterschicht ist damit relativ stärker eingeebnet. Dieses Verfahren weist somit den Vorteil auf, daß eine größere Anzahl von zuverlässigen Leiterschichten in dem Mehrschichtnetz gestapelt werden kann. Die Erfindung betrifft diese Technologie und gibt ein Verfahren zur Bildung eines mit Pfeilern versehenen Mehrschichtnetzes für eine Verbindungskante für einen integrierten Schaltkreis an.
- Das erfindungsgemäße Verfahren zur Bildung des Mehrschichtnetzes einer Verbindungskarte für wenigstens einen integrierten Schaltkreis hoher Dichte, bei dem Pfeiler auf den Leitern einer Metallschicht des Mehrschichtnetzes gebildet werden, ist durch die Merkmale des Anspruchs 1 gekennzeichnet.
- Die Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung, die lediglich als Beispiel dient und in der auf die Zeichnungen Bezug genommen wird; in diesen Zeichnungen zeigen:
- Figur 1 eine Teilquerschnittsansicht einer gemäß der Erfindung hergestellten Mehrschichtkarte, die als Träger für wenigstens einen integrierten Schaltkreis hoher Dichte dient,
- Figuren 2A bis 2H vergrößerte Detailansichten des Bereichs A der in Figur 1 dargestellten Karte zur Darstellung der aufeinanderfolgenden Schritte eines erfindungsgemäßen Verfahrens zur Herstellung der Karte,
- Figuren 3A bis 3H Schnittansichten des Bereichs A der in Figur 1 dargestellten Karte, die die aufeinanderfolgenden, den Fig. 2A-2H entsprechenden Schritte des erfindungsgemäßen Verfahrens darstellen, geschnitten entlang der Linie III-III, und
- Figur 4 eine zu der Schnittansicht der Figuren 2A-2H gleichartige Schnittansicht, die einen Schritt einer Variante des erfindungsgemäßen Verfahrens zeigt.
- Figur 1 zeigt eine Karte 10, betrachtet im Teilschnitt, die sich aus der Anwendung des erfindungsgemäßen Verfahrens ergibt. Die Karte 10 besteht aus einem Substrat 11, das an einer Seite ein Mehrschichtnetz 12 für den Anschluß wenigstens eines integrierten Schaltkreises 13 trägt. Das Substrat 11 ist eine massive Scheibe, die aus einem elektrisch isolierenden Material, beim dargestellten Beispiel aus Keramik, hergestellt ist und Leiterebenen 14a, 14b zur Verteilung der Potentiale Ua bzw. Ub zur Versorgung des integrierten Schaltkreises 13 enthält. Zahlreiche Leiterpfeiler 15a, 15b durchdringen das Substrat 11, wobei sie mit den Potentialebenen 14a bzw. 14b in Kontakt stehen und an einer gleichen Seite des Substrats 11 zum Vorschein kommen. Das Mehrschichtnetz 12 ist auf dieser Seite des Substrats 11 gebildet, und es enthält einen Stapel von sich abwechselnden Leiter- und Isolierschichten. Das dargestellte Netz 12 enthält eine erste Isolierschicht 16, eine erste Leiterschicht 17, eine zweite Isolierschicht 18, eine zweite Leiterschicht 19, eine dritte Isolierschicht 20 und eine Anschlußleiterschicht 21, die aus Bereichen für den Anschluß des integrierten Schaltkreises 13 hergestellt ist. Praktisch war das Substrat 11 aus Keramik eine Scheibe von 100 mm x 100 mm und von etwa 1 mm Dicke. Das Netz 12 war aus Kupfer und Polyimid hergestellt. Jede Leiterschicht besaß eine Dicke von etwa 5 Mikrometer, und sie setzte sich aus Leitern von 50 Mikrometer Breite zusammen, die in Schritten von 100 Mikrometer ausgerichtet waren. Jede Isolierschicht besaß eine Dicke in der Größenordnung von 15 Mikrometer über der darunterliegenden Isolierschicht. Obwohl die obere Seite des Keramiksubstrats 11 isolierend sein soll, weist sie zahlreiche Unebenheiten und Planheitsmängel auf, die man maskiert, indem man die erste Isolierschicht 16 aufbringt. Die Isolierschichten 16, 18, 20 sind auf herkömmliche Weise mit Durchführungen 22 versehen, die Pfeiler 23 für die elektrische Verbindung der benachbarten Leiterschichten 17, 19 und 23 untereinander sowie mit den Pfeilern 15a, 15b enthalten. Die Durchführungen 22 weisen über den Pfeilern 23 ausgeweitete Ränder 22a auf. Die Pfeiler 23 können einen zylindrischen oder prismatischen Querschnitt besitzen. Die verwirklichten Pfeiler 23 waren achteckig, und sie besaßen einen Durchmeser von 30 Mikrometer und eine Höhe von 10 Mikrometer über den Leitern.
- Die Figuren 2A bis 2H zeigen ebenso wie die in einer senkrechten Ebene betrachteten Figuren 3A-3H die aufeinanderfolgenden Schritte eines erfindungsgemäßen Verfahrens zur Herstellung der in Figur 1 gezeigten Karte. Die Figuren 2A bis 2H und 3A-3H sind vergrößerte Detailschnittansichten auf dem Niveau des in Figur 1 dargestellten Bereichs A, die aufeinanderfolgend die Bildung der Leiterschicht 17 auf der Isolierschicht 16, die Bildung der auf der Leiterschicht 17 angeordneten Pfeiler 23 und die Bildung der Isolierschicht 18 zeigen. Das dargestellte Verfahren beginnt nach der Bildung der Isolierschicht 16.
- Die Isolierschicht 16 wird gleichförmig von einer Kupferschicht 24 mit der Dicke der zu bildenden Leiterschicht 17 bedeckt (Figuren 2A und 3A). Die Schicht 24 wurde vorteilhafterweise durch ein Magnetron-Katodenzerstäubungsverfahren aufgebracht. Die Schicht 24 wird dann gleichförmig von einer photoempfindlichen Maske 25 bedeckt, die so behandelt wurde, daß sie Durchführungen 26 aufweist, die dem Muster der Pfeiler 23 angepaßt sind (Figuren 2B und 3B). Die gleichförmige Kupferschicht 24 dient nun als Elektrode für das elektrolytische Aufbringen der Pfeiler 23 in den Durchführungen 26 der Maske 25 (Figuren 2C und 3C). Die Maske 25 wird entfernt (Figuren 2D und 3D), um durch eine weitere photoempfindliche Maske 27 ersetzt zu werden, die die Pfeiler 23 bedeckt und so behandelt wurde, daß das Muster der Leiter der Leiterschicht 17 dargestellt wird (Figuren 2E und 3E). Die Kupferschicht 24 wird nun geätzt (Figuren 2F und 3F). Die die Leiter der Schicht 17 bedeckende Maske 27 wird nun entfernt (Figuren 2G und 3G).
- Die Isolierschicht 18 kann nach verschiedenen bekannten Verfahren gebildet werden. Beim dargestellten Beipiel wurde das bekannte Verfahren angewandt, bei dem durch die Zentrifugalkraft in viskoser Form eine Polyamidsäure aufgebracht und dann die erhaltene Schicht polymerisiert wird, um daraus ein Polyimid zu erzeugen. Damit ergibt sich die in den Figuren 2H und 3H dargestellte Polyimidschicht 18. Dieses Verfahren besitzt den Vorteil, daß die Erhebungen der mit den Pfeilern 23 versehenen Leiter der Schicht 17 deutlich geglättet werden. Mit diesem Verfahren hinterläßt die Schicht 18 nur noch eine sehr geringe Dicke von Polyimid über einem jeweiligen Pfeiler 23, wie dies in den Figuren 2H und 3H dargestellt ist. Die ausgeweiteten Durchführungen 22a der in Figur 1 dargestellten Isolierschicht 18 wurden auf herkömmliche Weise durch Bilden einer Maske über der in den Figuren 2H und 3H dargestellten Schicht und durch einen selektiven Plasmaangriff erhalten, wodurch die oberen Flächen der Pfeiler 23 freigelegt wurden. Es ist festzustellen, daß die Durchführungen 22a eine geringe Dicke besitzen und daß sie die obere Leiterschicht 19 wenig verformen.
- Verschiedene Varianten des soeben beschriebenen Verfahrens sind möglich. Zum Beispiel kann die Kupferschicht 24 nach jedem bekannten Verfahren hergestellt werden. Überdies kann anstelle von Kupfer als die Leiterschichten 17, 19, 21 und die Pfeiler 23 bildendes Material auch jedes andere Leitermaterial entweder rein oder in Verbindung mit anderen Bestandteilen verwendet werden, das für das elektrolytische Aufbringen der Pfeiler 23 geeignet ist und in Form einer Schicht 24 durch jedes bekannte Verfahren gebildet wird. Es ist jedoch auch möglich, daß es die Art des die Leiter der Schicht 17 bildenden Materials nicht zuläßt, daß die Pfeiler 23 elektrolytisch aufgebracht werden. Dies trifft zum Beispiel dann zu, wenn die Leiter 17 aus Aluminium bestehen. In diesem Fall ist Figur 4 eine Ansicht, die denen der Figuren 2A-2H gleichartig ist und einen zusätzlichen Schritt des wiedergegebenen Verfahrens darstellt. Somit nimmt man in Figur 2A an, daß die Metallschicht 24 aus Alumnium hergestellt ist. In Figur 4 ist die Schicht 24 von einem zum Beispiel aus Kupfer bestehenden Leiterfilm 28 bedeckt, der ein elektrolytisches Aufbringen der Kupferpfeiler 23 ermöglicht und gegebenenfalls für die Kompatibilität mit dem Aluminium sorgt. Nach dem Aufbringen der Maske 25 (Figur 2B) sind die Kupferpfeiler 23 nunmehr gebildet. Der Film 28 wird nach dem in Figur 2D oder Figur 2E dargestellten Schritt wenigstens teilweise entfernt, um die elektrische Isolierung zwischen den Leitern zu schaffen.
- Es ist auch festzustellen, daß die Isolierschicht 18 nach verschiedenen bekannten Verfahren hergestellt werden kann. Bei einem vorteilhaften Verfahren könnte zum Beispiel vorgesehen sein, auf der mit den Pfeilern 23 versehenen Leiterschicht 17 (Figuren 2G und 3G) einen Polyimidfilm von einer Dicke in der Größenordnung von 30 Mikrometer aufzutragen und den Film heißzupressen, um eine Struktur analog der der Figuren 2H und 3H zu erhalten. Die Polyimiddicke über den Pfeilern 23 kann durch mechanisches Abtragen oder durch einen chemischen Angriff oder durch einen Plasmaangriff entfernt werden. Es versteht sich, daß das Polyimid nur beispielhaft als für die Mehrschichtnetze üblicherweise verwendetes Element angegeben wurde und durch jedes andere Material, das für die Technologie der Mehrschichtnetze geeignet ist, ersetzt werden kann.
Claims (3)
1. Verfahren zur Bildung des Mehrschichtnetzes (12) einer Verbindungskarte
(10) für wenigstens einen integrierten Schaltkreis (13) hoher Dichte, bei dem
Pfeiler (23) auf den Leitern (17) einer Metallschicht des Mehrschichtnetzes
gebildet werden, dadurch gekennzeichnet, daß bei bei ihm die Metallschicht
gleichförmig (24) und mit der Dicke der zu bildenden Leiter (17) gebildet
wird, daß eine Maske (25) gebildet wird, die mit Durchführungen (26) versehen
ist, die an das Muster der Pfeiler (23) angepaßt sind, daß die Pfeiler in den
Durchführungen gebildet werden, daß die Maske (25) entfernt und eine zweite
Maske (27) gebildet wird, die dem Muster der zu bildenden Leiter (17) angepaßt
ist, und daß die Metallschicht (24) zur Bildung der Leiter (17) geätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei ihm die
gleichförmige Metallschicht (24) von einem Leiterfilm (28) bedeckt wird, der das
elektrolytische Aufbringen der Pfeiler ermöglicht, und daß nach der Bildung
der Pfeiler der Film (28) wenigstens teilweise entfernt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das
Metallnetz aus einem gleichen Metall wie Kupfer ausgeführt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8910157A FR2650471B1 (fr) | 1989-07-27 | 1989-07-27 | Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69005225D1 DE69005225D1 (de) | 1994-01-27 |
| DE69005225T2 true DE69005225T2 (de) | 1994-03-31 |
Family
ID=9384213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE90402104T Expired - Fee Related DE69005225T2 (de) | 1989-07-27 | 1990-07-23 | Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5231757A (de) |
| EP (1) | EP0411985B1 (de) |
| JP (1) | JPH0728131B2 (de) |
| DE (1) | DE69005225T2 (de) |
| ES (1) | ES2049439T3 (de) |
| FR (1) | FR2650471B1 (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| US5399239A (en) * | 1992-12-18 | 1995-03-21 | Ceridian Corporation | Method of fabricating conductive structures on substrates |
| EP0657932B1 (de) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung |
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
| US6353997B1 (en) * | 1999-10-07 | 2002-03-12 | Subtron Technology Co., Ltd. | Layer build-up method for manufacturing multi-layer board |
| JP2007063765A (ja) * | 2005-08-29 | 2007-03-15 | Ishimori Seisakusho:Kk | プール昇降床装置 |
| US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
| DE102007009994A1 (de) * | 2007-03-01 | 2008-09-04 | Robert Bosch Gmbh | Induktiver Sensor |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| MY181637A (en) | 2016-03-31 | 2020-12-30 | Qdos Flexcircuits Sdn Bhd | Single layer integrated circuit package |
| EP3478033B1 (de) * | 2017-10-25 | 2025-02-19 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Einbettung von bauteil mit vorverbundener säule in bauteilträger |
| TWI740767B (zh) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3311966A (en) * | 1962-09-24 | 1967-04-04 | North American Aviation Inc | Method of fabricating multilayer printed-wiring boards |
| GB1006498A (en) * | 1963-08-26 | 1965-10-06 | Marconi Co Ltd | Improvements in or relating to circuit connector assemblies |
| US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
| USRE29284E (en) * | 1966-09-06 | 1977-06-28 | Rockwell International Corporation | Process for forming interconnections in a multilayer circuit board |
| FR2133156A5 (de) * | 1971-04-09 | 1972-11-24 | Cii | |
| JPS60180197A (ja) * | 1984-02-27 | 1985-09-13 | 宇部興産株式会社 | 多層プリント配線板の製造方法 |
| JPS61296800A (ja) * | 1985-06-25 | 1986-12-27 | 日本電気株式会社 | 設計変更用電極 |
| US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
| JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
| US4776087A (en) * | 1987-04-27 | 1988-10-11 | International Business Machines Corporation | VLSI coaxial wiring structure |
| JPS6453496A (en) * | 1987-08-24 | 1989-03-01 | Victor Company Of Japan | Formation of wiring |
| DE3735959A1 (de) * | 1987-10-23 | 1989-05-03 | Bbc Brown Boveri & Cie | Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung |
| US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
| JPH01233792A (ja) * | 1988-03-14 | 1989-09-19 | Fujitsu Ltd | 薄膜基板の導電媒体部形成方法 |
| JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
-
1989
- 1989-07-27 FR FR8910157A patent/FR2650471B1/fr not_active Expired - Lifetime
-
1990
- 1990-07-23 DE DE90402104T patent/DE69005225T2/de not_active Expired - Fee Related
- 1990-07-23 ES ES90402104T patent/ES2049439T3/es not_active Expired - Lifetime
- 1990-07-23 EP EP90402104A patent/EP0411985B1/de not_active Expired - Lifetime
- 1990-07-24 US US07/556,487 patent/US5231757A/en not_active Expired - Fee Related
- 1990-07-27 JP JP2201016A patent/JPH0728131B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5231757A (en) | 1993-08-03 |
| JPH0360188A (ja) | 1991-03-15 |
| DE69005225D1 (de) | 1994-01-27 |
| ES2049439T3 (es) | 1994-04-16 |
| FR2650471B1 (fr) | 1991-10-11 |
| EP0411985B1 (de) | 1993-12-15 |
| FR2650471A1 (fr) | 1991-02-01 |
| EP0411985A1 (de) | 1991-02-06 |
| JPH0728131B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
| EP0000384B1 (de) | Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung. | |
| DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
| DE69600404T2 (de) | Verfahren zur Herstellung hochleitfähiger Kontaktlöcher | |
| DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
| DE2911620C2 (de) | Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten | |
| DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
| DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
| DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
| DE2017613B2 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
| DE2945533A1 (de) | Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung | |
| DE69005225T2 (de) | Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung. | |
| EP0620702B1 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
| DE1690509B1 (de) | Verfahren zur bildung zweier eng voneinandergetrennter leitender schichten | |
| DE69630169T2 (de) | Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger | |
| DE19614584A1 (de) | Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltungen (MMIC) | |
| DE69300615T2 (de) | Mehrschichtige Leiterplatte und Herstellungsverfahren. | |
| WO2004100261A2 (de) | Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben | |
| DE2510757A1 (de) | Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE60033353T2 (de) | Elektronisches gerät und herstellung | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE4023776C2 (de) | Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen | |
| DE69001733T2 (de) | Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte. | |
| DE69012082T2 (de) | Verfahren zur Vermaschung von Metallschichten einer Mehrschichtschaltung einer elektronischen Leiterkarte und auf diese Weise produzierte Leiterkarte. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |