[go: up one dir, main page]

DE69733513T2 - Integrierte Schaltung mit einem Kondensator - Google Patents

Integrierte Schaltung mit einem Kondensator Download PDF

Info

Publication number
DE69733513T2
DE69733513T2 DE69733513T DE69733513T DE69733513T2 DE 69733513 T2 DE69733513 T2 DE 69733513T2 DE 69733513 T DE69733513 T DE 69733513T DE 69733513 T DE69733513 T DE 69733513T DE 69733513 T2 DE69733513 T2 DE 69733513T2
Authority
DE
Germany
Prior art keywords
area
integrated circuit
polycrystalline silicon
semi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69733513T
Other languages
English (en)
Other versions
DE69733513D1 (de
Inventor
Hirohisa 7-12 Masuda
Masahisa 7-12 Tashiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE69733513D1 publication Critical patent/DE69733513D1/de
Publication of DE69733513T2 publication Critical patent/DE69733513T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90Masterslice integrated circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90Masterslice integrated circuits
    • H10D84/903Masterslice integrated circuits comprising field effect technology
    • H10D84/907CMOS gate arrays

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Diese Erfindung betrifft eine Verbesserung, die auf eine integrierte Schaltung anwendbar ist. Genauer gesagt betrifft diese Erfindung eine Verbesserung, die dafür entwickelt ist, zu ermöglichen, dass eine halb-kundenspezifische integrierte Schaltung, insbesondere eine halb-kundenspezifische LSI bzw. Großintegration, externes Rauschen, insbesondere von einer Energieversorgung entstandenes Rauschen, von der halb-kundenspezifischen integrierten Schaltung ausschließt.
  • HINTERGRUND DER ERFINDUNG
  • Eine IC oder LSI, die im Stand der Technik verfügbar ist, hat normalerweise eine Schaltung mit einem Kondensator, der in Reihe zur Erdung geschaltet ist, wobei die Schaltung zwischen dem Kernbereich und dem I/O-Bereich der IC oder der LSI angeordnet ist. Die Funktion der Schaltung besteht im Verhindern, dass externes Rauschen in die Hauptschaltungen der IC oder LSI hineinströmt, und im Hinausdrängen von ihm in Richtung nach außen von der IC oder LSI.
  • Eine halb-kundenspezifische IC oder LSI hat eine Vielzahl von Einheitszellen, die in einem Muster eines regelmäßigen Gitters oder in einem Matrixmuster angeordnet sind. 1 stellt eine Draufsicht auf die Einheitszelle einer halbkundenspezifischen LSI dar. In der Zeichnung zeigt das Bezugszeichen 1 eine Einheitszelle mit einem P-Kanal-Transistor 2 und einem N-Kanal-Transistor 11 darin. Der P-Kanal-Transistor 2 hat eine N-dotierte Halbleiterschicht 3, deren Potential derart ausgewählt ist, dass es identisch zum Substratpotential ist. Das Bezugszeichen 4 zeigt einen aktiven N+-Bereich, der in der N-dotierten Halbleiterschicht 3 angeordnet ist. Das Bezugszeichen 5 zeigt ein P-Halbleitersubstrat, das Bezugszeichen 6 zeigt eine N-Wanne, die in dem P-Halbleitersubstrat erzeugt ist, das Bezugszeichen 7 zeigt Gates, das Bezugszeichen 8 zeigt eine P-dotierte Halbleiterschicht, das Bezugszeichen 9 zeigt einen aktiven P+-Bereich, der in der P-dotierten Halbleiterschicht 8 angeordnet ist, und das Bezugszeichen 10 zeigt eine VDD-Leitung.
  • Übrigens hat der N-Kanal-Transistor 11 eine P-dotierte Halbleiterschicht 12, deren Potential derart ausgewählt ist, dass es identisch zum Substratpotential ist. Das Bezugszeichen 13 zeigt einen aktiven P+-Bereich, der in der P-dotierten Halbleiter schicht 12 angeordnet ist, das Bezugszeichen 14 zeigt eine N-dotierte Halbleiterschicht, das Bezugszeichen 15 zeigt einen aktiven N+-Bereich, das Bezugszeichen 16 zeigt Gates und das Bezugszeichen 17 zeigt eine VSS-Leitung.
  • Zum Erfüllen der vorangehenden Aufgabe ist es für den vorangehenden Kondensator erforderlich, dass er ein relativ großes Ausmaß an Kapazität hat. Dies erfordert resultierend einen großen horizontalen Bereich auf einem IC-Chip. Da eine Verbesserung bezüglich einer Integration eine der wichtigsten Erfordernisse für eine IC oder LSI ist, ist die vorangehende Struktur einer IC oder LSI ein großer Nachteil, der mit allen Mitteln entfernt werden sollte.
  • Aus EP-A-0644594 ist eine Energieversorgungsverdrahtung für eine Halbleitervorrichtung bekannt, wobei ein Gate-Oxidfilm und ein Gate unter einer Energieversorgungsleitung ausgebildet sind. Durch Anordnen des Gate-Oxidfilms zwischen dem Gate und einer Inversionsschicht unter dem Oxidfilm in einem Mehrschichtenaufbau ist ein Kondensator ausgebildet, der einen Überbrückungskondensator großer Kapazität zwischen der Energieversorgung und der Erdung bildet, der ein Energieversorgungsrauschen reduziert.
  • JP-A-03-097245 und die entsprechende englischsprachige Zusammenfassung beschreiben eine Halbleitervorrichtung, wobei Kondensatoren an den Eckenteilbereichen der Gate Array-Vorrichtung vorgesehen sind, um an eine Energieversorgung angeschlossen zu werden und ein Energieversorgungsrauschen innerhalb der Gate Array-Vorrichtung zu unterdrücken.
  • JP-A-63-143843 beschreibt eine Energieversorgungsverdrahtung für eine integrierte Halbleiterschaltung mit einem großen Kondensator im Halbleitersubstrat direkt unter einer metallischen Energieversorgungsverdrahtungsschicht und einer Erdungsverdrahtungsschicht, wobei der Kondensator an die metallische Energieversorgungsverdrahtung angeschlossen ist. Es ist somit möglich, die Schwankungen bezüglich der zugeführten Energieversorgungsspannung zu reduzieren.
  • Das US-Patent Nr. 5,307,309 beschreibt eine einzelne Inline-Speichermodulkarte, die mit einer Vielzahl von Halbleitervorrichtungen versehen ist, die als Teil von jeder Speichervorrichtung einen Stromspitzen-Ausgleichskondensator enthalten. Der Kondensator ist auf der Chipseite einer Schaltung, die die Speichervorrichtung mit der Karte verbindet. Durch Parallelschalten der Kondensatoren auf dem Chip der Speichervorrichtungen wird eine ausreichende Kapazität zur Verfügung gestellt, um den Strom zu allen Speichervorrichtungen zu stabilisieren.
  • Aus JP-A-07-106521 ist eine integrierte Halbleiterschaltungsvorrichtung bekannt, wobei Kondensatorzellen unter Verwendung einer Zellenbasis-Entwicklungstechnik auf einem Verdrahtungsbereich angeordnet sind, um einen Überbrückungskondensator ohne ein Erhöhen der Chipgröße einzufügen.
  • AUFGABE UND ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist es eine Aufgabe dieser Erfindung, eine integrierte Schaltung zur Verfügung zu stellen, die keinen zusätzlichen horizontalen Bereich zum Anordnen eines Kondensators erfordert, welcher zum Hinausdrängen höherer Harmonischer verwendbar ist, die in einem aus einer Energieversorgung entstandenen Rauschen, (einem Energieversorgungsrauschen) enthalten sind, in Richtung nach außen von der integrierten Schaltung.
  • Die vorangehende Aufgabe kann durch irgendeine der folgenden integrierten Schaltungen erreicht werden.
  • Eine integrierte Schaltung gemäß dieser Erfindung ist durch den Anspruch 1 definiert.
  • Wie es aus dem Obigen klar ist, ist die einzige strukturelle Änderung, die auf eine halb-kundenspezifische integrierte Schaltung bzw. IC oder Großintegration bzw. LSI, die im Stand der Technik verfügbar ist, zum Zwecke eines Erzeugens einer integrierten Schaltung gemäß dem ersten Ausführungsbeispiel dieser Erfindung anwendbar ist, auf eine strukturelle Änderung beschränkt, die auf eine polykristalline Siliziumschicht anwendbar ist, die die Bodenschicht eines Halbleiter-IC ist, der im Stand der Technik verfügbar ist. Es wird angemerkt, dass keine Änderung für die Verdrahtungen erforderlich ist und dass ein Bereich, der bislang nicht verwendet worden ist, beim ersten Ausführungsbeispiel dieser Erfindung tatsächlich verwendet wird.
  • Die Gates der Feldeffekttransistoren und die Elektrode des Kondensators können aus demselben Material hergestellt sein und über dieselbe Gate-Isolatorschicht hergestellt sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese Erfindung kann ohne weiteres aus der folgenden detaillierten Beschreibung verstanden werden, die in Zusammenhang mit den folgenden Zeichnungen dargestellt wird, wobei:
  • 1 eine Draufsicht auf eine Einheitszelle einer Halbleiter-LSI ist, die im Stand der Technik verfügbar ist,
  • 2 eine Draufsicht auf eine Einheitszelle einer halb-kundenspezifischen LSI gemäß dem ersten Ausführungsbeispiel dieser Erfindung ist,
  • 3 ein Querschnitt der 1 entlang der Linie A-B ist,
  • 4 ein Ersatzschaltbild der 3 ist,
  • 5 eine Draufsicht auf eine Einheitszelle einer halb-kundenspezifischen LSI gemäß einem Ausführungsbeispiel ist, das nicht gemäß dieser Erfindung ist,
  • 6 eine vergrößerte Draufsicht auf eine Ecke (Ecke A) einer halbkundenspezifischen LSI gemäß dem Ausführungsbeispiel der 5 ist,
  • 7 eine vergrößerte Draufsicht auf einen Rand B einer halbkundenspezifischen LSI ist, wobei der Rand B in 6 gezeigt ist,
  • 8 eine Draufsicht einer Einheitszelle einer halb-kundenspezifischen LSI gemäß einem weiteren Ausführungsbeispiel ist, das nicht gemäß dieser Erfindung ist,
  • 9 eine vergrößerte Draufsicht auf die Ecke (Ecke A) einer halbkundenspezifischen LSI gemäß dem Ausführungsbeispiel der 8 ist,
  • 10 eine noch weiter vergrößerte Draufsicht auf die Ecke (Ecke C) einer Einheitszelle einer halb-kundenspezifischen LSI der 8 ist,
  • 11 eine Draufsicht auf eine Einheitszelle einer halb-kundenspezifischen LSI gemäß einem weiteren Ausführungsbeispiel ist, das nicht gemäß dieser Erfindung ist,
  • 12 eine vergrößerte Draufsicht auf einen Bereich D (Energieversorgungsring) einer Einheitszelle einer halb-kundenspezifischen LSI gemäß 11 ist,
  • 13 eine Draufsicht auf eine Einheitszelle einer halb-kundenspezifischen LSI gemäß einem weiteren Ausführungsbeispiel ist, das nicht gemäß dieser Erfindung ist,
  • 14 eine vergrößerte Draufsicht auf die Ecke einer Einheitszelle einer halb-kundenspezifischen LSI gemäß dem Ausführungsbeispiel der 13 ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISIPELE
  • Unter Bezugnahme auf die Zeichnungen wird nachfolgend eine detaillierte Beschreibung für integrierte Schaltungen gemäß dieser Erfindung präsentiert werden.
  • AUSFÜHRUNGSBEISPIEL DER ERFINDUNG
  • Unter Bezugnahme auf die Zeichnungen wird nachfolgend eine integrierte Schaltung gemäß dem ersten Ausführungsbeispiel dieser Erfindung beschrieben werden.
  • 2 ist eine Draufsicht auf eine Einheitszelle einer halb-kundenspezifischen LSI gemäß dem ersten Ausführungsbeispiel dieser Erfindung. Eine halbkundenspezifische LSI hat eine Vielzahl der Einheitszellen, die in 2 dargestellt sind, wobei die Vielzahl der Einheitszellen in einem Muster eines regelmäßigen Gitters oder in einem Matrixmuster angeordnet ist. Eine der mehreren Einheitszellen ist in 2 dargestellt. 3 ist ein Querschnitt der 1 entlang der Linie A-B und 4 ist ein Ersatzschaltbild der 3.
  • Nimmt man Bezug auf die 2 bis 4 zeigt ein Bezugszeichen 20 einen P-Kanal-Transistor, zeigt ein Bezugszeichen 21 ein P-Substrat, zeigt ein Bezugszeichen 22 eine N-Wanne, ist ein Bezugszeichen 24 ein aktiver N+-Bereich, der in einer N-dotierten Halbleiterschicht 23 ausgebildet ist, zeigt das Bezugszeichen 25 eine Pdotierte Halbleiterschicht, zeigt das Bezugszeichen 26 einen aktiven P+-Bereich, zeigt das Bezugszeichen 27 Gates, die aus leitendem polykristallinem Silizium hergestellt sind, und zeigt das Bezugszeichen 28 eine VDD-Leitung.
  • Ein N-Kanal-Transistor 30 hat eine N-dotierte Halbleiterschicht 31, einen aktiven P+-Bereich, der in der P-dotierte Halbleiterschicht erzeugt ist, eine N-dotierte Halbleiterschicht 33, einen aktiven N+-Bereich, der in dem N-dotierten Halbleiterbereich 33 erzeugt ist, einen aktiven N+-Bereich 34, ein Gate 35, das aus leitendem polykristallinem Silizium hergestellt ist, und eine VSS-Leitung 36.
  • Polykristalline Siliziumschichten 43 sind erzeugt, um alle aktiven Bereiche 24 und 32 zu bedecken, die ausschließlich für eine Energieversorgung/GND verwendet werden, um Kondensatoren auszubilden, von welchen jeder aus den polykristallinen Siliziumschichten 43, dem Gate-Isolator 41 und dem aktiven Bereich 24 oder 32 besteht. Die polykristallinen Siliziumschichten 43, die aus leitendem polykristallinem Silizium hergestellt sind, werden in einem Schritt zum Erzeugen der Gates 27 oder gleichzeitig mit den Gates 27 erzeugt. Anders ausgedrückt wird die polykristalline Siliziumschicht 43 auf einem aktiven Bereich 24 oder 32 erzeugt, wodurch oben beschriebene MIS-Kondensatoren erzeugt werden. In 3 zeigt das Bezugszeichen 42 eine Feldisolatorschicht.
  • Wie es oben beschrieben wurde, sind Kondensatoren durch den aktiven P+-Bereich 32, eine Gate-Isolatorschicht 41 und die polykristalline Siliziumschicht 43 und durch den aktiven N+-Bereich 24, eine Gate-Isolatorschicht 41 und die polykristalline Siliziumschicht 43 ausgebildet. Diese Kondensatoren sind durch die polykristalline Siliziumschicht 43 in Reihe geschaltet, die auf der Feldisolatorschicht 42 erzeugt ist, wie es durch ein in 4 dargestelltes Ersatzschaltbild gezeigt ist.
  • Da die Kondensatoren durch eine Kombination aus dem aktiven P+-Bereich 32, einer Gate-Isolatorschicht 41 und der polykristallinen Siliziumschicht 43 und aus dem aktiven N+-Bereich 24, einer Gate-Isolatorschicht 41 und der polykristallinen Siliziumschicht 43 ausgebildet sind, ist keine Änderung für eine Schichtenkonfiguration einer Halbleiter-LSI erforderlich, die im Stand der Technik verfügbar ist, um eine halb-kundenspezifische LSI gemäß dem ersten Ausführungsbeispiel dieser Erfindung zu erzeugen. Weiterhin ist es deshalb, weil ein Bereich, der im Stand der Technik nicht verwendet geblieben war, bei diesem Ausführungsbeispiel dieser Erfindung tatsächlich verwendet wird, effektiv zum Verbessern der Größe an Integration. Zusätzlich ist deshalb, weil die dielektrische Schicht 41 des Kondensators eine dünne Siliziumdioxidschicht ist, die durch eine Oxidation von Silizium in dem Schritt zum Erzeugen der Gate-Isolatorschicht 41 erzeugt wird, die Kapazität des Kondensators groß.
  • WEITERES AUSFÜHRUNGSBEISPIEL
  • Nimmt man Bezug auf die Zeichnungen, wird nachfolgend eine integrierte Schaltung gemäß einem Ausführungsbeispiel beschrieben werden, das nicht gemäß dieser Erfindung ist.
  • 5 ist eine Draufsicht auf eine halb-kundenspezifische LSI, 6 ist eine vergrößerte Draufsicht auf die Ecke (die Ecke A) einer halb-kundenspezifischen LSI gemäß diesem Ausführungsbeispiel und 7 ist eine vergrößerte Draufsicht auf einen Rand B einer halb-kundenspezifischen LSI, wobei der Rand B in 6 gezeigt ist.
  • Gemäß 5 besteht eine halb-kundenspezifische LSI gemäß diesem Ausführungsbeispiel aus einem Kernbereich 51, I/O-Bereichen 52, einer Ecke (der Ecke A) 53, einem Energieversorgungsring 54, der den Kernbereich 51 umgibt, und drei Leitungen 55, die jeweils nahe zueinander angeordnet sind und die aus polykristallinem Silizium hergestellt sind.
  • Gemäß 6 sind die drei Leitungen 55, die nahe zueinander angeordnet sind und die aus polykristallinem Silizium hergestellt sind, in dem Bereich erzeugt, der im Stand der Technik nicht verwendet geblieben ist. Es wird angemerkt, dass Anschlussflecken 56, um mit VDD verbunden zu werden, und Anschlussflecken 57, um mit GND verbunden zu werden, zum Erzeugen der drei Leitungen 55 verwendet werden. Es wird weiterhin angemerkt, dass die drei Leitungen 55 derart angeordnet sind, dass der Raum dazwischen minimal gemacht wird. Die drei Leitungen 55 umgeben den Kernbereich 51 und die I/O-Bereiche 52.
  • Gemäß 7 bestehen die nahe zueinander angeordneten drei polykristallinen Siliziumleitungen aus einer ersten polykristallinen Siliziumleitung 55A, einer zweiten polykristallinen Siliziumleitung 55B und einer dritten polykristallinen Siliziumleitung 55C. Die Bezugszeichen 61 und 63 zeigen jeweils eine Leitung, die von dem Anschlussflecken 56 (GND) und dem Anschlussflecken 57 (VDD) aus gezeichnet ist. Die Bezugszeichen 62 und 63 zeigen Kontakte. Das Bezugszeichen 65 zeigt eine N-Wanne.
  • Ein Layout-System wird verwendet, um die vorangehende Schaltungsstruktur zu erzeugen. VDD/GND-Zellen werden in einem Verdrahtungsschritt angeordnet. Nachdem die VDD-Zelle durch einen automatischen Prozess angeordnet ist, wird die vom Anschlussflecken 56 (GND) aus gezeichnete Leitung 61 mit der zweiten polykristallinen Siliziumleitung 55B durch den Kontakt 62 verbunden. Nachdem die GND-Zelle durch einen automatischen Prozess angeordnet ist, wird die vom Anschlussflecken 57 (VDD) aus gezeichnete Leitung 63 mit der ersten polykristallinen Siliziumleitung 55A und der dritten polykristallinen Siliziumleitung 55C durch den Kontakt 64 verbunden. Die zweite polykristalline Siliziumleitung 55B wird auf einem aktiven N+-Bereich angeordnet und die erste polykristalline Siliziumleitung 55A und die dritte polykristalline Siliziumleitung 55C werden auf einem aktiven P+-Bereich angeordnet. Weiterhin trennt eine N-Wanne den Bereich elektrisch von dem Substrat.
  • Die vorangehende Schichtenanordnung ist effektiv, um einen Kondensator zu erzeugen. Anders ausgedrückt wird ein MIS-Kondensator durch die zweite polykristalline Siliziumleitung 55B und die unteren Schichten erzeugt und werden Randkondensatoren durch eine Kombination aus der zweiten polykristallinen Siliziumleitung 55B und der ersten polykristallinen Siliziumleitung 55A und durch eine Kombination aus der zweiten polykristallinen Siliziumleitung 55B und der dritten polykristallinen Siliziumleitung 55C erzeugt.
  • Wie es oben beschrieben ist, ist eine integrierte Schaltung gemäß dem Ausführungsbeispiel mit drei polykristallinen Siliziumleitungen 55A, 55B und 55C versehen, die erzeugt werden, während sie den Kernbereich und die I/O-Bereiche umgeben. Dies erzeugt im Ergebnis ein großes Ausmaß an MIS-Kapazität und Randkapazität, welche verwendet werden können, um das Energieversorgungsrauschen in von der integrierten Schaltung Richtung nach außen hinauszudrängen. Da der Bereich, auf welchem die vorangehenden drei polykristallinen Siliziumleitungen er zeugt sind, ein Bereich ist, der entlang den Rändern der integrierten Schaltung, die im Stand der Technik verfügbar ist, nicht verwendet geblieben ist, stellt es sich heraus, dass die integrierte Schaltung gemäß dem Ausführungsbeispiel die Integration für die integrierte Schaltung verbessert.
  • WEITERES AUSFÜHRUNGSBEISPIEL
  • Unter Bezugnahme auf die Zeichnungen wird nachfolgend eine integrierte Schaltung gemäß einem weiteren Ausführungsbeispiel beschrieben werden, das nicht gemäß dieser Erfindung ist.
  • 8 ist eine Draufsicht auf eine halb-kundenspezifische LSI gemäß dem Ausführungsbeispiel, 9 ist eine vergrößerte Draufsicht auf die Ecke (die Ecke A) einer halb-kundenspezifischen LSI gemäß dem Ausführungsbeispiel und 10 ist eine noch weiter vergrößerte Draufsicht auf die Ecke (die Ecke C) einer halbkundenspezifischen LSI gemäß dem Ausführungsbeispiel. Da die Gesamtstruktur und die spezifische Struktur der Ecke (der Ecke A) der halb-kundenspezifischen LSI der 8 identisch zu denjenigen der halb-kundenspezifischen LSI gemäß dem vorherigen Ausführungsbeispiel sind, sind allen in den 8 bis 10 dargestellten Elementen Bezugszeichen zugeteilt, die identisch zu denjenigen der entsprechenden Elemente des Ausführungsbeispiels der 8 sind. Somit ist eine detaillierte Beschreibung für die allgemeinen Dinge der halb-kundenspezifischen LSI gemäß diesem Ausführungsbeispiel eliminiert.
  • Gemäß 10 ist ein VDD-Anschlussflecken 71, der ein erster Anschlussflecken ist, mit einem aktiven P+-Bereich 78 durch Kontakte 74 an Stellen verbunden, wo eine Verdrahtung 73 eine N-Wanne 72 umgibt. Obere Leitungen 76 sind von einem GND-Anschlussflecken 75 aus gezeichnet, der ein fester Anschlussflecken ist, und sind mit einer polykristallinen Siliziumschicht 77 durch Kontakte 74 und durch zweite Durchgangslöcher (VIA 2) 79 verbunden. Die polykristalline Siliziumschicht 77 ist auf einem aktiven P+-Bereich 78 erzeugt und ist durch eine N-Wanne 72 von einem Substrat getrennt.
  • Wie es oben beschrieben wurde, ist eine integrierte Schaltung gemäß dem Ausführungsbeispiel mit einer polykristallinen Siliziumleitung versehen, die an den Ecken einer integrierten Schaltung erzeugt ist, wobei die Ecken, die im Stand der Technik nicht verwendet geblieben wurden, tatsächlich genutzt werden, um Kondensatoren zu erzeugen, die zum Hinausdrängen von externem Rauschen aus der integrierten Schaltung verwendet werden.
  • WEITERES AUSFÜHRUNGSBEISPIEL
  • Unter Bezugnahme auf die Zeichnungen wird nachfolgend eine integrierte Schaltung gemäß einem weiteren Ausführungsbeispiel beschrieben werden.
  • 11 ist eine Draufsicht auf eine halb-kundenspezifische LSI und 12 ist eine vergrößerte Draufsicht auf den Rand D (eine Energieversorgungsringleitung) der halb-kundenspezifischen LSI der 12.
  • Da die Struktur der Halbleiter-LSI gemäß diesem Ausführungsbeispiel identisch zu derjenigen des Ausführungsbeispiels der 5 ist, sind allen in den 11 und 12 dargestellten Elementen Bezugszeichen zugeteilt, die identisch zu denjenigen der entsprechenden der 5 sind. Somit ist eine detaillierte Beschreibung für die allgemeinen Dinge der halb-kundenspezifischen LSI gemäß diesem Ausführungsbeispiel eliminiert.
  • Gemäß 12 werden Prozesse, die für die Ausführungsbeispiele der 5 und 8 verwendet sind, dazu verwendet, eine aktive Schicht 81 unter dem Bereich der Energieversorgungsringleitung 54 zu erzeugen. Die aktive Schicht 81 ist durch eine polykristalline Siliziumschicht 82 bedeckt, um dadurch eine Kapazität auszubilden. Die Bezugszeichen 83 und 84 zeigen jeweils VDD-Leitungen und GND-Leitungen.
  • Wie es oben beschrieben wurde, kann eine Energieversorgungsringleitung 54, die den Kernbereich 51 einer integrierten Schaltung umgibt, dazu verwendet werden, eine polykristalline Siliziumleitung 55 anzuordnen, um eine Kapazität auszubilden.
  • Auf ähnliche Weise wie bei den zuvor beschriebenen Ausführungsbeispielen kann eine polykristalline Siliziumschicht auf den I/O-Bereichen 52 erzeugt werden, die auf der aktiven Schicht erzeugt sind. Diese Schichtenkonfiguration ist auch effektiv, um einen Kondensator zu erzeugen.
  • WEITERES AUSFÜHRUNGSBEISPIEL
  • Unter Bezugnahme auf die Zeichnungen wird nachfolgend eine integrierte Schaltung gemäß einem weiteren Ausführungsbeispiel beschrieben werden, das nicht gemäß dieser Erfindung ist.
  • 13 ist eine Draufsicht auf eine halb-kundenspezifische LSI gemäß einem Ausführungsbeispiel und 14 ist eine vergrößerte Draufsicht auf die Ecke einer halbkundenspezifischen LSI gemäß dem Ausführungsbeispiel der 13.
  • Da die Gesamtstruktur der halb-kundenspezifischen LSI gemäß diesem Ausführungsbeispiel identisch zu derjenigen der halb-kundenspezifischen LSI gemäß dem Ausführungsbeispiel der 5 ist, sind allen in den 13 und 14 dargestellten Elementen Bezugszeichen zugeteilt, die identisch zu denjenigen der entsprechenden der 5 sind. Somit ist eine detaillierte Beschreibung für die allgemeinen Dinge der halb-kundenspezifischen LSI gemäß diesem Ausführungsbeispiel eliminiert.
  • Gemäß 14 sind polykristalline Siliziumschichten und aktive Bereiche 92 in dem Bereich angeordnet, in welchem Anschlussflecken 91 angeordnet sind. Auf diese Weise kann ein Kondensator erzeugt werden.
  • Wie es oben beschrieben wurde, verwendet eine integrierte Schaltung gemäß dem Ausführungsbeispiel den Bereich tatsächlich, der im Stand der Technik nicht verwendet geblieben ist.
  • Die vorangehende Beschreibung hat klargestellt, dass eine integrierte Schaltung, die keinen zusätzlichen horizontalen Bereich zum Anordnen eines Kondensators erfordert, der zum Hinausdrängen von höheren Harmonischen, die in einem Energieversorgungsrauschen enthalten sind, in Richtung zur Außenseite der integrierten Schaltung verwendbar ist, durch diese Erfindung mit dem Ergebnis erfolgreich zur Verfügung gestellt worden ist, dass ermöglicht wird, dass die integrierte Schaltung geeignet für eine halb-kundenspezifische LSI verwendet wird. Es wird insbesondere betont, dass diese Erfindung den Oberflächenbereich einer integrierten Schaltung, welcher Bereich im Stand der Technik nicht verwendet geblieben ist, insbesondere zu dem Zweck eines Erzeugens eines Kondensators für den schließlichen Zweck positiv bzw. tatsächlich verwendet, externes Rauschen, insbesondere Rauschen, das von einer Energieversorgung kommt, auszuschließen.

Claims (7)

  1. Integrierte Schaltung mit einer Vielzahl von Einheitszellen, die benachbart zueinander angeordnet sind, wobei jede der Einheitszellen folgendes aufweist: einen ersten Feldeffekttransistor (20) einer ersten Leitfähigkeit; einen ersten Bereich (24, 23) einer zweiten Leitfähigkeit, dem während eines Betriebs eine erste Spannung VDD zugeführt wird; einen zweiten Feldeffekttransistor (30) der zweiten Leitfähigkeit; einen zweiten Bereich (32, 31) der ersten Leitfähigkeit, dem während eines Betriebs eine zweite andere Spannung VSS zugeführt wird, gekennzeichnet durch eine Leitung (43) schwebender Leitfähigkeit, die elektrisch getrennt von der ersten und der zweiten Spannung über dem ersten (24, 23) und dem zweiten (32, 31) Bereich ausgedehnt ist; eine erste Isolatorschicht (41) zwischen der leitenden Leitung und dem ersten Bereich (24, 23), so dass durch die leitende Leitung (43), die erste Isolatorschicht (41) und den ersten Bereich (24, 23) ein erster Kondensator ausgebildet wird; eine zweite Isolatorschicht (41) zwischen der leitenden Leitung (43) und dem zweiten Bereich (32, 31), so dass durch die leitende Leitung (43), die zweite Isolatorschicht (41) und den zweiten Bereich (32, 31) ein zweiter Kondensator ausgebildet wird.
  2. Integrierte Schaltung nach Anspruch 1, wobei die leitende Leitung (43) durch eine polykristalline Siliziumschicht ausgebildet ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei die erste und die zweite Isolatorschicht (41) durch Gate-Isolatoren ausgebildet sind.
  4. Integrierte Schaltung nach Anspruch 3, wobei die erste und die zweite Isolatorschicht (41) dünne Siliziumdioxidschichten sind, die im Schritt eines Erzeugens der Gate-Isolierschicht durch eine Oxidation von Silizium erzeugt werden.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, wobei Gates (35) des ersten und des zweiten Transistors (20, 30) und die leitende Leitung (43) aus demselben Material hergestellt sind und über derselben Isolatorschicht (41) ausgebildet sind.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei jede der Einheitszellen weiterhin eine zweite leitende Leitung (43) aufweist, die über dem zweiten Bereich (32, 31) ausgedehnt ist und die über einem ersten Bereich (24, 23) einer benachbarten Einheitszelle ausgedehnt ist.
  7. Integrierte Schaltung nach Anspruch 6, wobei jede der Einheitszellen weiterhin eine dritte leitende Leitung (43) aufweist, die über dem ersten Bereich (24, 23) ausgedehnt ist und die über einem zweiten Bereich (32; 31) einer weiteren benachbarten Einheitszelle ausgedehnt ist.
DE69733513T 1996-06-26 1997-06-26 Integrierte Schaltung mit einem Kondensator Expired - Fee Related DE69733513T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16546996 1996-06-26
JP8165469A JPH1012825A (ja) 1996-06-26 1996-06-26 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE69733513D1 DE69733513D1 (de) 2005-07-21
DE69733513T2 true DE69733513T2 (de) 2006-05-11

Family

ID=15813013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69733513T Expired - Fee Related DE69733513T2 (de) 1996-06-26 1997-06-26 Integrierte Schaltung mit einem Kondensator

Country Status (7)

Country Link
US (1) US6121645A (de)
EP (1) EP0817272B1 (de)
JP (1) JPH1012825A (de)
KR (1) KR100371678B1 (de)
CN (1) CN1163967C (de)
DE (1) DE69733513T2 (de)
TW (1) TW360981B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617620B1 (en) * 1999-09-29 2003-09-09 Oki Electric Industry Co., Ltd. Gate array with border element
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
JP4092173B2 (ja) 2002-10-24 2008-05-28 Necエレクトロニクス株式会社 半導体集積回路装置
JP4258205B2 (ja) * 2002-11-11 2009-04-30 パナソニック株式会社 半導体装置
JP2004207271A (ja) 2002-12-20 2004-07-22 Nec Electronics Corp Soi基板及び半導体集積回路装置
JP4307919B2 (ja) * 2003-06-27 2009-08-05 三洋電機株式会社 半導体装置の製造方法
CN1305127C (zh) * 2003-09-12 2007-03-14 清华大学 用去耦合电容实现集成电路供电网络噪声优化的快速方法
US7728362B2 (en) 2006-01-20 2010-06-01 International Business Machines Corporation Creating integrated circuit capacitance from gate array structures
JP5230912B2 (ja) 2006-06-08 2013-07-10 ラピスセミコンダクタ株式会社 半導体集積回路装置の製造方法
US8558320B2 (en) * 2009-12-15 2013-10-15 Qualcomm Incorporated Systems and methods employing a physically asymmetric semiconductor device having symmetrical electrical behavior
US9082886B2 (en) * 2011-05-12 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Adding decoupling function for tap cells
JP5868682B2 (ja) * 2011-12-01 2016-02-24 株式会社ソシオネクスト 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068662U (ja) * 1983-10-17 1985-05-15 三洋電機株式会社 集積化コンデンサ
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
JPS6341048A (ja) * 1986-08-06 1988-02-22 Mitsubishi Electric Corp 標準セル方式大規模集積回路
JPS63120446A (ja) * 1986-11-08 1988-05-24 Mitsubishi Electric Corp 半導体集積回路装置における電源,接地配線構造
JPS63143843A (ja) * 1986-12-08 1988-06-16 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路電源配線装置
JPH01278749A (ja) * 1988-04-30 1989-11-09 Seiko Epson Corp 半導体装置
US5307309A (en) * 1988-05-31 1994-04-26 Micron Technology, Inc. Memory module having on-chip surge capacitors
JPH02163960A (ja) * 1988-12-16 1990-06-25 Toshiba Corp 半導体装置
JPH0397245A (ja) * 1989-09-11 1991-04-23 Seiko Epson Corp ゲートアレイ装置
JP3038731B2 (ja) * 1989-10-19 2000-05-08 ソニー株式会社 半導体装置
JPH04196583A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置
US5343058A (en) * 1991-11-18 1994-08-30 Vlsi Technology, Inc. Gate array bases with flexible routing
JPH05283611A (ja) * 1992-03-31 1993-10-29 Nec Corp 半導体装置
JPH05299578A (ja) * 1992-04-17 1993-11-12 Rohm Co Ltd 半導体装置およびその製法
JP2855975B2 (ja) * 1992-07-06 1999-02-10 富士通株式会社 半導体集積回路
JPH06177267A (ja) * 1992-12-08 1994-06-24 Mitsubishi Electric Corp 半導体装置
KR940018967A (ko) * 1993-01-30 1994-08-19 오가 노리오 반도체장치 및 그 제조방법
US5452245A (en) * 1993-09-07 1995-09-19 Motorola, Inc. Memory efficient gate array cell
JP2919241B2 (ja) * 1993-09-13 1999-07-12 日本電気株式会社 電源配線
JP2682397B2 (ja) * 1993-10-07 1997-11-26 日本電気株式会社 セルベース設計半導体集積回路装置
US5608258A (en) * 1995-03-16 1997-03-04 Zilog, Inc. MOS precision capacitor with low voltage coefficient

Also Published As

Publication number Publication date
CN1173740A (zh) 1998-02-18
US6121645A (en) 2000-09-19
JPH1012825A (ja) 1998-01-16
CN1163967C (zh) 2004-08-25
TW360981B (en) 1999-06-11
KR100371678B1 (ko) 2003-05-12
EP0817272A2 (de) 1998-01-07
EP0817272A3 (de) 1998-05-06
KR980006436A (ko) 1998-03-30
DE69733513D1 (de) 2005-07-21
EP0817272B1 (de) 2005-06-15

Similar Documents

Publication Publication Date Title
DE102004041831B4 (de) Integriertes Schaltkreisbauelement mit E/A-ESD-Schutzzelle
DE69427599T2 (de) Basiszelle für ein Gate-Array mit doppeltem Puffer
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE68916784T2 (de) Integrierte Schaltungspackung.
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE69327357T2 (de) Integrierte Halbleiterschaltungsanordnung
DE69324864T2 (de) Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur
DE69631940T2 (de) Halbleitervorrichtung
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE19533958A1 (de) Kondensatorpaar-Schutzschaltung gegen elektrostatische Entladung
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE10254169A1 (de) Halbleiterspeichervorrichtung
DE69233082T2 (de) Statische Direktzugriffsspeicheranordnung
DE69011038T2 (de) Integrierte Halbleiterschaltung.
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE69920121T2 (de) Wortleitungstreiberschaltung mit ringförmiger Vorrichtung
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE4312651C2 (de) Dram
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE19752014C2 (de) Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array
DE19609448A1 (de) Halbleiterspeichervorrichtung, die einen Speicherzellenbereich mit sechs Transistoren enthält
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE2904812A1 (de) Halbleiteranordnung
DE102021131717A1 (de) Halbleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee