Gebiet der Erfindung
-
Die Erfindung betrifft einen MOS-Schaltkreis und
insbesondere einen MOS-Schaltkreis für eine Switched-
Capacitor-Differenzialschaltung.
Hintergrund der Erfindung
-
Switched-Capacitor-Differenzialschaltungen werden im
Allgemeinen verwendet, um Differenzeingänge für
Operationsverstärker bereitzustellen, und können in Form einer
Rückkopplungsschaltung verbunden werden und werden im
Allgemeinen durch zwei phasenverschobene Taktsignale geschaltet, um
die zwei getrennten Eingangssignale zu dem
Operationsverstärker zu schalten.
-
Wie am besten in Fig. 1 gezeigt, umfasst ein bekanntes
System eine Switched-Capacitor-Schaltung 20 zum Schalten
differenzieller Eingangssignale Vinp1 und Vinp2 auf einen
ersten und einen zweiten Eingang A und B eines
Operationsverstärkers 32. Die Switched-Capacitor-Schaltung 20
empfängt zwei Steuereingänge bestehend aus einem
Steuertaktsignal PHI0 einer ersten Phase und einem Steuertaktsignal
PHI1 einer zweiten Phase, das sich mit dem Steuertaktsignal
PHI0 einer ersten Phase nicht überlappt.
-
Die Switched-Capacitor-Schaltung 20 hat einen ersten
Eingang, der so geschaltet ist, dass er das Eingangssignal
Vinp1 empfängt, und einen zweiten Eingang, der so geschaltet
ist, dass er das Eingangssignal Vinp2 empfängt, und einen
dritten Eingang, der so geschaltet ist, dass er ein
analoges Erdsignal AG empfängt. Das analoge Erdsignal AG ist ein
Spannungsreferenzsignal, bezüglich dem sich die
Eingangssignale Vinp1 und Vinp2 ändern. Die Switched-Capacitor-
Schaltung 20 hat einen ersten Ausgang, der mit dem ersten
Eingang A des Verstärkers 32 gekoppelt ist, und einen
zweiten Ausgang, der mit dem zweiten Eingang B des Verstärkers
32 gekoppelt ist.
-
Die Switched-Capacitor-Sschaltung 20 umfasst ein
erstes Paar von Schalttransistoren 22 und 23, deren
Gateelektroden jeweils mit dem Steuertaktsignal PHI0 der ersten
Phase verbunden sind, deren jeweilige Sourceelektroden mit
dem ersten bzw. zweiten Eingang verbunden sind, und deren
jeweilige Drainelektroden mit jeweiligen ersten Elektroden
eines ersten bzw. zweiten Kondensators 30 und 31 verbunden
sind.
-
Bei einem zweiten Paar von Schalttransistoren 24 und
25 sind ihre Gateelektroden jeweils mit dem
Steuertaktsignal PHI1 der zweiten Phase verbunden, ihre jeweiligen
Sourceelektroden sind mit dem ersten bzw. zweiten Ausgang
verbunden, und ihre jeweiligen Drainelektroden sind mit jeweiligen
zweiten Elektroden des ersten bzw. zweiten
Kondensators 30 und 31 verbunden.
-
Bei einem dritten Paar von Schalttransistoren 28 und
29 sind ihre Gateelektroden mit dem Steuertaktsignal PHI1
der zweiten Phase verbunden, ihre Sourceelektroden sind mit
dem dritten Eingang AG verbunden, und ihre jeweiligen
Drainelektroden sind mit den jeweiligen ersten Elektroden der
jeweiligen Kondensatoren 30 und 31 verbunden.
-
Bei einem vierten Paar von Schalttransistoren 26 und
27 sind ihre Gateelektroden mit dem Steuertaktsignal PHI0
der ersten Phase verbunden, ihre Sourceelektroden sind mit
dem dritten Eingang AG verbunden, und ihre jeweiligen
Drainelektroden sind mit den jeweiligen zweiten Elektroden der
jeweiligen Kondensatoren 30 und 31 verbunden.
-
Im Betrieb lädt die Switched-Capacitor-Schaltung 20
während einer aktiven Periode des Steuertaktsignals PHI0
der ersten Phase den Kondensator 30 über den ersten Eingang
Vinp1 und den Kondensator 31 über den zweiten Eingang Vinp2
auf. Während der aktiven Periode des Steuertaktsignals PHI1
der zweiten Phase wird der Kondensator 30 auf die analoge
Erde AG entladen und seine Ladung wird zu dem ersten
Ausgang übertragen, und die Ladung auf dem Kondensator 31 wird
analog dazu zu dem zweiten Ausgang übertragen. Da die
Spannung auf den Gateelektroden der Transistoren 22 und 23
jedoch konstant ist, während sich die Spannung auf ihren
Drain- und Sourceelektroden entsprechend den
Eingangssignalen ändert, ändert sich auch der Source-Drain-EIN-
Widerstand entsprechend dem Eingangssignal. Daher ändert
sich auch die RC-Konstante zum Laden der Kondensatoren
entsprechend dem Eingangssignal. Die zwei differenziellen Wege
sind also nicht gleich, wenn die Eingangssignale nicht
gleich sind.
-
Versuche zur Lösung dieses Problems wurden zum
Beispiel in den Britischen Patentschriften GB 2 264 011 und GB
2 249 233 offenbart, doch war keine der beiden sehr
erfolgreich bei der Lösung des Problems mit einem Minimum an
zusätzlichen Bauteilen.
Zusammenfassung der Erfindung
-
Die vorliegende Erfindung will daher einen MOS-
Schaltkreis für eine Switched-Capacitor-
Differenzialschaltung bereitstellen, der die obengenannten
Probleme des Standes der Technik überwindet oder zumindest
reduziert.
-
Demgemäß stellt die Erfindung in einer ersten
Ausgestaltung eine Switched-Capacitor-Schaltung nach dem
beigefügten Anspruch 1 bereit.
-
Eine Schaltvorrichtung hat eine erste Stromelektrode,
die mit einem Eingang verbunden ist, eine zweite
Stromelektrode, die mit einem Ausgang verbunden ist, und eine
Steuerelektrode, die so geschaltet ist, dass sie eine
Signalspannung empfängt, wenn sich der Schaltkreis in einem
AUS-Zustand befindet, und dass sie die um eine vorbestimmte
konstante Spannung versetzte Signalspannung empfängt, wenn
sich der Schaltkreis in einem EIN-Zustand befindet.
-
Die Steuerelektrode der Schaltvorrichtung ist mit
einer ersten Stromelektrode einer ersten
Steuerschaltvorrichtung und mit einem ersten Taktanschluss zum Empfang eines
ersten Taktsignals verbunden, wobei eine zweite
Stromelektrode der ersten Steuerschaltvorrichtung mit dem Eingang
verbunden ist und eine Steuerelektrode der ersten
Steuerschaltvorrichtung mit einem zweiten Taktanschluss verbunden
ist, um ein zweites Taktsignal zu empfangen, das gegenüber
dem ersten Taktsignal phasenverschoben ist.
-
Vorzugsweise ist ein erster Kondensator zwischen der
Steuerelektrode der Schaltvorrichtung und dem ersten
Taktanschluss geschaltet. Vorzugsweise ist ein zweiter
Kondensator zwischen der Steuerelektrode der ersten
Steuerschaltvorrichtung und dem zweiten Taktanschluss geschaltet.
-
Eine zweite Steuerschaltvorrichtung hat eine
Steuerelektrode, die zum Empfang des ersten Taktsignals mit dem
ersten Taktanschluss verbunden ist, eine erste
Stromelektrode, die zum Empfang eines zweiten Taktsignals mit dem
zweiten Taktanschluss verbunden ist, und eine zweite
Stromelektrode, die mit dem Eingang verbunden ist.
-
Bei einer bevorzugten Ausführungsform ist ein Puffer
zwischen dem Eingang und der Steuerelektrode der ersten
Steuerschaltvorrichtung geschaltet. Bei einer weiteren
bevorzugten Ausführungsform ist eine Substratelektrode von
einer oder von beiden Steuerschaltvorrichtungen mit dem
Eingang verbunden.
Kurze Beschreibung der Zeichnungen
-
Drei Ausführungsformen der Erfindung werden nun
ausführlicher anhand der Zeichnungen beispielhaft beschrieben;
in den Zeichnungen zeigen:
-
Fig. 1 eine bekannte Switched-Capacitor-
Differenzialschaltung, die mit einem Operationsverstärker
verbunden ist;
-
Fig. 2 eine erste Ausführungsform eines MOS-
Schaltkreises zur Verwendung mit der Switched-Capacitor-
Differenzialschaltung von Fig. 1;
-
Fig. 3 eine zweite Ausführungsform eines MOS-
Schaltkreises zur Verwendung mit der Switched-Capacitor-
Differenzialschaltung von Fig. 1; und
-
Fig. 4 eine dritte Ausführungsform eines MOS-
Schaltkreises zur Verwendung mit der Switched-Capacitor-
Differenzialschaltung von Fig. 1.
Beschreibung einer bevorzugten Ausführungsform
-
Fig. 2 zeigt also einen MOS-Schaltkreis 1 für die oben
anhand von Fig. 1 beschriebene Switched-Capacitor-
Differenzialschaltung 20. Diese Ausführungsform der
Erfindung ist gemäß der nun folgenden Beschreibung zum Einbau in
den ersten Signalweg der Switched-Capacitor-Schaltung von
Fig. 1 bestimmt, doch versteht es sich, dass eine ähnliche
Schaltung auch in den zweiten Signalweg eingebaut werden
könnte.
-
In FTG. 2 verbindet ein Schalttransistor 2, der dem
ersten Schalttransistor 22 in Fig. 1 entspricht, den
Eingang 3, der das erste Eingangssignal Vinp1 empfängt, mit dem
Ausgang 4 zum Anschluss an die erste Platte eines
Kondensators, der dem Kondensator 30 von Fig. 1 entspricht, in Fig.
2 aber nicht dargestellt ist. Durch Bereitstellen einer
konstanten signalunabhängigen Gate-Source-Spannung an dem
Schalttransistor 2, wird zwischen dessen Source und Drain
ein signalunabhängiger Widerstand bereitgestellt. Die
nachfolgend beschriebene Schaltung legt eine solche signalunabhängige
Spannung zwischen der Source und dem Gate des
Schalttransistors 2 an.
-
Ein erster Steuertransistor 5 ist mit seinen
Stromelektroden zwischen dem Eingang 3 und dem Gate des
Schalttransistors 2 geschaltet. Das Gate des Schalttransistors 2
ist außerdem mit einem ersten Taktphasensignal PHI1
verbunden, und das Gate des ersten Steuertransistors 5 ist mit
einem zweiten Taktphasensignal PHI2 verbunden. Die
Taktphasensignale PHI1 und PHI2 überlappen sich nicht, wie oben
anhand von Fig. 1 beschrieben. Wenn das Taktphasensignal
PHI1 hoch ist, ist PHI2 niedrig und umgekehrt. Außerdem
gibt es zwei Übergangszustände zwischen diesen beiden
Taktphasen, wenn sowohl PHI1 als auch PHI2 eine niedrige
Spannung haben. Dies wird als nicht überlappter Zustand
bezeichnet. Das Taktsignal kann also als ein Zyklus von 4
aufeinander folgenden Zuständen betrachtet werden:
-
1. PHI1 hoch, PHI2 niedrig.
-
2. PHI1 niedrig, PHI2 niedrig. Dieser Übergangszustand
ist normalerweise sehr kurz.
-
3. PHI1 niedrig, PHI2 hoch.
-
4. PHI1 niedrig, PHI2 niedrig. Dieser Übergangszustand
ist normalerweise sehr kurz.
-
Ein zweiter Steuertransistor 6 ist mit seinen
Stromelektroden zwischen dem Eingang 3 und dem zweiten
Taktphasensignal PHI2 geschaltet, und sein Gate ist mit dem ersten
Taktphasensignal PHI1 verbunden. Die Kondensatoren 7 und 8
sind jeweils zwischen den Transistoren 2, 5 und 6 und den
Taktphasensignalen PHI1 und PHI2 geschaltet.
-
Zum Betrieb der Schaltung in einem stationären Modus
können wir annehmen, dass der Spannungshub der
Taktphasensignale PHI1 und PHI2 gleich der Stromzufuhr VDD ist.
-
Die Schaltung arbeitet, wenn sich die Eingangsspannung
zwischen den Zuständen nicht signifikant ändert. Dies könnte
darauf zurückzuführen sein, dass eine Abtast- und
Halteschaltung mit dem Eingang verbunden ist oder dass das
System ein hohes Überabtastungsverhältnis hat (zum Beispiel
bei Verwendung von Sigma-Delta-Wandlern).
-
Im ersten Betriebszustand, wenn PHI1 hoch und PHI2
niedrig ist, arbeitet die Schaltung wie folgt:
-
In diesem Zustand hat das Gate des Schalttransistors 2
ein hohes Potenzial, weil es die positive Flanke des
Taktphasensignals PHI1 durch den Kondensator 7 auflädt. Daher
befindet sich der Schalttransistor 2 in einem EIN-Zustand
(leitend). Das Gate des zweiten Steuertransistors 6 hat
ebenfalls ein hohes Potenzial und ist ebenfalls leitend.
Somit verbindet es die rechte Platte des Kondensators 8 mit
dem Eingang 3. Angenommen das Eingangssignal am Eingang 3
ist Vinp1, dann hat auch die rechte Platte des Kondensators
8 das Potenzial Vinp1
-
Im nächsten Betriebszustand, wenn PHI1 niedrig ist und
PHI2 niedrig ist, arbeitet die Schaltung wie folgt:
-
In diesem Zustand sind der Schalttransistor 2 und der
zweite Steuertransistor 6 AUS (nichtleitend), weil die
negative Flanke von PHI1 das Potenzial auf ihren Gates
absenkt. Der erste Steuertransistor 5 ist ebenfalls
nichtleitend.
-
Im nächsten Betriebszustand, wenn PHI1 niedrig ist und
PHI2 hoch ist, arbeitet die Schaltung wie folgt:
-
In diesem Zustand steigt die Spannung auf dem Gate des
ersten Steuertransistors 5 um die Spannung VDD an. Da das
vorherige Potenzial gleich Vinp1 war, hätte das Gate nun das
Potenzial VDD + Vinp1, so dass die Spannung zwischen Source und
Gate gleich VDD wäre. Der erste Steuertransistor 5 schaltet
sich also EIN (leitet) und verbindet die rechte Platte des
Kondensators 7 mit dem Eingang 3. Der Kondensator 7 lädt
sich also auf das Potenzial Vinp1 auf.
-
Im nächsten Betriebszustand ist PHI1 niedrig und ist
PHI2 niedrig:
-
Nun sind der Schalttransistor 2 und der zweite
Steuertransistor 6 AUS, weil die negative Flanke von PHI1 das
Potenzial auf ihren Gates absenkt. Der erste Steuertransistor
5 ist ebenfalls nichtleitend.
-
Wenn schließlich PHI1 wieder hoch und PHI2 niedrig
ist, arbeitet die Schaltung wie folgt:
-
Wenn PHI1 wieder ansteigt, steigt die rechte Platte
des Kondensators 7 um die Spannung VDD an und hat daher das
Potenzial Vinp1 + VDD. Diese rechte Platte ist mit dem Gate des
Schalttransistors 2 verbunden, so dass sie dieselbe
Spannung hat. Da die Source des Transistors 2 das Potenzial
Vinp1 hat, ist die Spannung zwischen Source und Gate gleich
VDD und ist daher unabhängig von der Signalspannung Vinp1.
Der Drain-Source-Widerstand ist daher unabhängig von der
Eingangssignalspannung, was für ein hohes Maß an Symmetrie
in Switched-Capacitor-Differenzialschaltungen sorgt.
-
Es versteht sich, dass die obige Beschreibung den
stationären Betrieb betrifft, wenn die Spannungen auf den
rechten Platten der Kondensatoren 7 und 8 ihren stationären
Wert haben. Beim Einschalten könnten diese Spannungen
jedoch im Vergleich zu den stationären Bedingungen entweder
zu hoch oder zu niedrig sein. Wenn dies geschieht, laden
die Steuertransistoren 5 und 6 die Kondensatoren 7 und 8
auf ihre stationären Werte auf, und dieser Prozess kann
mehrere Taktzyklen dauern.
-
Da die Spannung auf den Drains der Steuertransistoren
5 und 6 sogar VDD + Vinp1 betragen kann, können die Masse-
Drain-Übergänge dieser Transistoren mit einer übermäßigen
Spannung beansprucht werden. Um diese Belastung zu
vermeiden, können die Masseelektroden der Steuertransistoren 5
und 6 an das Eingangssignal Vinp1 gebunden sein, wie in Fig.
3 anhand der Bezugszeichen 9 bzw. 10 gezeigt.
-
Eine weitere Ausführungsform ist in Fig. 4 gezeigt, wo
zwecks Minimierung der Kopplung der Taktphasensignale PHI1
und PHI2 mit dem Hauptsignalweg von dem Eingang 3 zu dem
Ausgang 4 zusätzlich ein Puffer 11 zwischen dem Eingang 3
und den Steuertransistoren 5 und 6 vorgesehen ist.
-
Obwohl nur drei spezielle Ausführungsformen der
Erfindung ausführlich beschrieben wurden, versteht es sich, dass
von einem Fachmann verschiedene Modifikationen und
Verbesserungen vorgenommen werden können, ohne vom Umfang der
vorliegenden Erfindung abzuweichen.