[go: up one dir, main page]

DE69620022T2 - Laser-sicherungsbankstruktur - Google Patents

Laser-sicherungsbankstruktur

Info

Publication number
DE69620022T2
DE69620022T2 DE69620022T DE69620022T DE69620022T2 DE 69620022 T2 DE69620022 T2 DE 69620022T2 DE 69620022 T DE69620022 T DE 69620022T DE 69620022 T DE69620022 T DE 69620022T DE 69620022 T2 DE69620022 T2 DE 69620022T2
Authority
DE
Germany
Prior art keywords
laser
fuse
inserts
insert
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69620022T
Other languages
English (en)
Other versions
DE69620022D1 (de
Inventor
Kirk Prall
Tod Stone
S. Zagar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69620022D1 publication Critical patent/DE69620022D1/de
Publication of DE69620022T2 publication Critical patent/DE69620022T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • H10W20/49
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • H10W20/494

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

    Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft generell integrierte Schaltungen und insbesondere den Aufbau einer Gruppe von Schmelzeinsätzen für integrierte Schaltungen.
  • Hintergrund der Erfindung
  • Eine integrierte Schaltung ist eine vollständige elektronische Schaltung mit Transistoren, Dioden, Widerständen und Kondensatoren einschließlich der dazugehörigen elektrischen Verbindungsleitungen, die komplett auf einem einzigen Siliziumchip untergebracht ist. Die integrierten Schaltungen werden immer kleiner, und die Schaltungen, die sie enthalten, immer komplexer. Durch diesen Anstieg der Komplexität stiegt auch die Wahrscheinlichkeit für eine Fehlfunktion der Chips aufgrund eines fehlerhaften Elements oder eines fehlerhaften Leiters an. Die Komplexität dieser Anordnungen und das Erfordernis, die Schaltungen miteinander zu verbinden, führen zu sehr geringen Toleranzen in den Eigenschaften. Eine Möglichkeit, dieses Erfordernis zu erfüllen, ist das Einarbeiten von Schmelzeinsätzen in die Anordnungen. Die Schmelzeinsätze können dann geöffnet werden, um fehlerhafte Bereiche zu isolieren, damit der Rest der Schaltung weiter verwendet werden kann. Schmelzeinsätze können auch dazu verwendet werden, eine Schaltung abzugleichen, einen bestimmten Modus einzustellen oder verschiedene Segmente der Schaltung freizugeben oder zu sperren. Durch die Verwendung von Schmelzeinsätzen sind die Hersteller von integrierten Schaltungen in die Läge, die Menge an Halbleiter-Ausschuß zu verringern. Der fortwährende Druck zur Verringerung des Gesamtgröße der integrierten Schaltungen macht es auch erforderlich, die Schmelzeinsätze und die anderen Elemente von integrierten Schaltungen so auszulegen, daß der dafür erforderliche Platz minimal ist.
  • Ein anderer Weg zur Verringerung des Halbleiter-Ausschusses ist das Vorsehen von redundanten Elementen in den integrierten Schaltungen. Wenn ein Primärelement fehlerhaft ist, kann dann dieses fehlerhafte Element durch ein redundantes Element ersetzt werden. Ein Beispiel für eine integrierte Schaltung mit redundanten Elementen sind die elektronischen Speicher. Eine typische Speicherschaltung enthält Millionen von gleichwertigen Speicherzellen, die in adressierbaren Zeilen und Spalten angeordnet sind. Durch das Vorsehen von redundanten Elementen können fehlerhafte Speicherzellen ersetzt werden. Da die einzelnen primären Speicherzellen eines Speichers einzeln adressierbar sind, umfaßt das Ersetzen einer fehlerhaften Zelle in der Regel das Öffnen von schmelzsicherungsartigen Kreisen, um eine redundante Zelle darauf zu "programmieren", auf die Adresse der defekten primären Zelle zu reagieren. Durch diesen Prozeß können sehr wirkungsvoll defekte primäre Speicherzellen dauerhaft ersetzt werden.
  • Die Schaltungsdesigner sind dauernd bemüht, die Anzahl von Elementen ohne einen entsprechenden Anstieg in der physikalischen Größe zu erhöhen. Eine Verringerung der Größe der einzelnen Elemente in den integrierten Schaltungen ist eine Möglichkeit zur maximalen Ausnutzung der verfügbaren Fläche. Bei einem Anstieg der Speicherdichte steigt jedoch auch die Anzahl der Schmelzeinsätze an, die für die Redundanz in einem gegebenen Speicherbaustein erforderlich sind. Ein 256 M-DRAM weist in der Regel mehr als 10 000 Laser-Schmelzeinsätze auf. Die meisten Komponenten von Speicherbausteinen können so verkleinert werden, daß die sich aus der höheren Dichte ergebenden Platzbeschränkungen berücksichtigt werden. Laser-Schmelzeinsätze für Redundanzzwecke können jedoch aufgrund der mechanischen Einschränkungen der gegenwärtigen Lasertechnologie nicht entsprechend verkleinert werden. Die Breite der Schmelzeinsätze muß so groß sein, daß der Laserlichtpunkt abgedeckt ist, so daß der Schmelzeinsatz eine große Menge an Hitze absorbieren kann. Außerdem muß der Abstand der Schmelzeinsätze untereinander so groß sein, daß die Toleranzen für die mechanische Laserausrichtung eingehalten werden können und daß verhindert wird, daß der neben einem explodierenden Schmelzeinsatz liegende Schmelzeinsatz ebenfalls unbeabsichtigt programmiert wird. Diese Laserausrichtoleranzen sowie das Erfordernis für eine große Passivierungsöffnung schränken die Länge des Schmelzeinsatzes ein. Gegenwärtig geben die die von den Laserreparaturerfordernissen vorgegebenen Grenzen einen Abstand der Schmelzeinsätze von etwa 3 Mikrometer vor. Das Erfordernis nach einer ansteigenden Zahl von Schmelzeinsätzen erzeugt in Verbindung mit der festen Einschränkung hinsichtlich des Abstandes der Schmelzsicherungen ein Bedürfnis nach Verbesserungen in den Laser-Schmelzeinsätzen. Schmelzeinsatzsysteme für integrierte Schaltungen sind zum Beispiel in den Patent Abstracts of Japan 18(008), (E- 1486) und der JP-A-05251563 sowie den Patent Abstracts of Japan 10(317), (E-449) und der JP-A-61128544 beschrieben.
  • Aus diesen und anderen, weiter unten noch angegebenen Gründen ersieht der Fachmann aus der vorliegenden Beschreibung, daß ein Bedürfnis nach einem Design besteht, mit dem eine erhöhte Dichte von Laser-Schmelzeinsätzen erreicht werden kann.
  • Die vorliegende Erfindung schafft ein entsprechend verbessertes System und ein entsprechend verbessertes Verfahren. Es wird ein Design mit einer effizienteren Form der Schmelzeinsätze beschrieben, das die Unterbringung von mehr Schmelzeinsätzen im gleichen physikalischen Raum ermöglicht.
  • Erfindungsgemäß wird ein Laser-Schmelzeinsatzsystem für integrierte Schaltungen mit den Merkmalen des Patentanspruchs 1 geschaffen. Es wird auch ein Verfahren gemäß Patentanspruch 9 beansprucht.
  • Bei einer Ausführungsform umfaßt die Anzahl von Gruppen von Laser- Schmelzeinsätzen eine erste Gruppe von Laser-Schmelzeinsätzen und eine zweite Gruppe von Laser-Schmelzeinsätzen, die so angeordnet sind, daß die zweite Gruppe von Laser- Schmelzeinsätzen neben der ersten Gruppe von Laser-Schmelzeinsätzen liegt, wobei die zweite Gruppe von Laser-Schmelzeinsätzen gegenüber der ersten Gruppe von Laser- Schmelzeinsätzen um einhundertachtzig (180) Grad gedreht ist. Bei einer anderen Ausführungsform ist die Anzahl von Gruppen von Laser-Schmelzeinsätzen in einer integrierten Schaltung aus Polysilizium.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung liegt die Anzahl von Gruppen von Laser-Schmelzeinsätzen in einem dynamischen Direktzugriffsspeicher (DRAM). Der DRAM umfaßt außer den Gruppen von Laser-Schmelzeinsätzen eine Anzahl von primären Speicherzellen und eine Anzahl von redundanten Speicherzellen. Der DRAM umfaßt des weiteren eine Redundanz-Freigabeschaltung mit einer Halteschaltung, die mit einem der Schmelzeinsätze aus der Anzahl von Gruppen von Laser- Schmelzeinsätzen verbunden ist, und einer Vergleichsschaltung, die mit der Halteschaltung und einer Anzahl von externen Adresseneingängen verbunden ist.
  • Einer weitere Ausführungsform der Erfindung umfaßt einen Speicher in der Form einer integrierten Schaltung mit einem Array von primären Speicherzellen, die in Zeilen und Spalten angeordnet sind, mit einer Anzahl von redundanten Speicherzellen und mit einer Anzahl von Gruppen von Laser-Schmelzeinsätzen.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1A ist eine Blockdarstellung einer Gruppe von Laser-Schmelzeinsätzen für eine integrierte Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 1 B eine Blockdarstellung der relativen Positionen einer Anzahl von Gruppen von Laser-Schmelzeinsätzen für eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • Fig. 2 eine Blockdarstellung einer bekannten Gruppe von Laser-Schmelzeinsätzen;
  • Fig. 3 eine Blockdarstellung einer Gruppe von Laser-Schmelzeinsätzen mit einer gemeinsamen Quelle;
  • Fig. 4 eine Blockdarstellung eines herkömmlichen DRAM-Bauelements; und
  • Fig. 5 eine Blockdarstellung einer herkömmlichen Schaltung für Schmelzeinsätze.
  • Genaue Beschreibung der Erfindung
  • Die folgende genaue Beschreibung der bevorzugten Ausführungsformen erfolgt anhand der beiliegenden Zeichnungen, die Teil der Beschreibung sind und in denen beispielhaft bestimmte bevorzugte Ausführungsformen dargestellt sind, mit denen die Erfindung ausgeführt werden kann. Diese Ausführungsformen sind ausreichend genau beschrieben, damit der Fachmann die Erfindung ausführen kann, und sie sind so zu verstehen, daß auch andere Ausführungsformen verwendet werden können und daß logische, mechanische und elektrische Änderungen erfolgen können, ohne daß vom Geist und Umfang der vorliegenden Erfindung abgewichen wird. Die folgende genaue Beschreibung ist daher nicht einschränkend zu verstehen, und der Umfang der vorliegenden Erfindung wird nur durch die anhängenden Patentansprüche festgelegt.
  • Die folgende Beschreibung eines DRAMs soll nur ein allgemeines Verständnis für den Speicher erzeugen und keine vollständige Beschreibung aller Elemente und Merkmale eines DRAM umfassen. Die vorliegende Erfindung ist außerdem auf jede Größe und Art von integrierter Schaltung gleichermaßen anwendbar, einschließlich programmierbarer Logikschaltungen, Mikroprozessoren und Speicher, und nicht auf den im folgenden beschriebenen DRAM beschränkt.
  • Eine Ausführungsform der Erfindung beschreibt ein Muster zum effizienten Plazieren von Schmelzeinsätzen, sie ist in der Fig. 1A gezeigt. Es ist ein Satz von Schmelzeinsätzen aus drei Schmelzeinsätzen dargestellt, die im folgenden als der linke Schmelzeinsatz 101, der mittlere Schmelzeinsatz 102 und der rechte Schmelzeinsatz 103 bezeichnet werden. Jeder Schmelzeinsatz weist einen schmalen Bereich 101a, 102a, 103a und einen breiten Bereich 101b, 102b, 103b auf. Bei der vorliegenden Ausführungsform sind die Größe und der Abstand der schmalen Bereiche durch den minimalen Abstand und die Regeln für das Leiterdesign vorgegeben und die Größe und der Abstand der breiteren Bereiche durch die Regeln für das Design der Abstände und Breiten der Laser-Schmelzeinsätze. Der mittlere Schmelzeinsatz besteht aus einem schmalen und einem breiten Bereich 102a, 102b, die Ende an Ende verbunden sind und eine gemeinsame Mittellinie 100 besitzen. Der breite Bereich des linken und des rechten Schmelzeinsatzes 101b, 103b ist jeweils mit dem schmalen Bereich des entsprechenden Schmelzeinsatzes 101a, 103a verbunden, jedoch seitlich gegenüber dem schmalen Bereich um einen Abstand versetzt; der durch die Regeln für den Abstand von Laser-Schmelzeinsätzen festgelegt wird.
  • Durch das seitlich parallele Anordnen des linken Schmelzeinsatzes, des mittleren Schmelzeinsatzes und des rechten Schmelzeinsatzes derart, daß die schmalen Bereiche 101a, 102a, 103a nebeneinanderliegen und durch den Abstand getrennt sind, der durch den Minimalabstand und die Regeln für das Leiterdesign vorgegeben ist, wird ein Satz von Schmelzeinsätzen erzeugt. Bei einer Ausführungsform geben der Minimalabstand und die Regeln für das Leiterdesign einen Abstand von 1,25 um und eine Breite von 0,5 um vor. Die breiten Bereiche 101b, 102b, 103b liegen nebeneinander und sind durch den Abstand getrennt, der vom erforderlichen Abstand für die Laser-Schmelzeinsätze und den Designregeln für die Breite vorgegeben wird. Die Fig. 1B zeigt, wie aufeinanderfolgende Sätze von Schmelzeinsätzen jeweils um 180º gedreht und seitlich parallel zum vorhergehenden Satz von Schmelzeinsätzen derart angeordnet werden, daß die benachbarten Schmelzeinsätze jedes Satzes 103, 103' durch den Abstand getrennt sind, der vom erforderlichen Abstand für die Laser-Schmelzeinsätze und den Designregeln für die Breite vorgegeben wird. Dieses Muster wird wiederholt, bis der zur Verfügung stehende physikalische Raum gefüllt ist. Die in dieser Ausführungsform beschriebenen Schmelzeinsätze sind vorzugsweise aus Polysilizium, das auf der Oberseite einer integrierten Schaltung ausgebildet wird, und werden dadurch programmiert oder "geöffnet", daß ein Laser verwendet wird, um einen Teil des Polysilsziums zu verdampfen. Der Schmelzeinsatz weist daher normalerweise einen leitenden Durchgang von einem Ende zum anderen auf. Durch das Entfernen eines Teils des Schmelzeinsatzes kann der leitende Durchgang unterbrochen werden.
  • Die Fig. 2 zeigt ein herkömmliches Verfahren, bei dem gleichmäßig breite Schmelzeinsätze 201 bis 204 parallel zueinander unter Anwendung des für Laser-Schmelzeinsätze erforderlichen Abstands und der Designregeln für die Breite angeordnet werden. An einem Ende der Schmelzeinsätze befindet sich eine gemeinsame Masseleitung 210. Das andere Ende jedes Schmelzeinsatzes ist mit einer Schmelzeinsatzschaltung verbunden, von der ein Beispiel weiter unten beschrieben wird. Die Fig. 3 zeigt das Anordnen einer gemeinsamen Masseleitung 210 senkrecht zu den gleichmäßig breiten Schmelzeinsätzen 201 bis 204, die jeden der Schmelzeinsätze in der Mitte schneidet. Beide Ende jedes Schmelzeinsatzes sind mit einer Schmelzeinsatzschaltung verbunden. Ersichtlich führt diese Anordnung zu einer Verdopplung der Anzahl von zur Verfügung stehenden Schmelzeinsätzen, ohne daß der dafür benötigte Platz größer wird.
  • Ein Beispiel dafür, wie bei einem Halbleiterbauteil solche Schmelzeinsätze wie erfindungsgemäß beschrieben angewendet wird, ist in der Fig. 4 gezeigt. Der DRAM 400 der Fig. 4 umfaßt ein DRAM-Array 402, auf das ein Mikroprozessor 404 über Eingabe/Ausgabeverbindungen mit Adressenleitungen 406 zugreifen kann. Das DRAM-Array umfaßt Zeilen und Spalten von direkt adressierbaren Speicherregistern. Auf den DRAM wird über einen Adressenbus 406, Zeilen- und Spaltenadressenimpulssignale RAS* und CAS*, ein Schreibfreigabesignal WE*, ein Ausgabefreigabesignal OE* und unter Verwendung anderer herkömmlicher Steuersignale (nicht gezeigt) zugegriffen, die dem Fachmann bekannt sind. Der Zeilenadressenhaltepuffer 408 und der Zeilendekoder 410 nehmen aus dem auf den Adressenleitungen vorliegenden Zeilenadressensignal eine Zeilenadresse auf und dekodieren sie und adressieren die entsprechende Zeile des DRAM-Arrays. Gleichermaßen nehmen der Spaltenadressenhaltepuffer 412 und der Spaltendekoder 414 aus dem auf den Adressenleitungen vorliegenden Spaltenadressensignal eine Spaltenadresse auf und dekodieren sie und adressieren die entsprechende Spalte des DRAM-Arrays.
  • Der Datenbus 416 erhält während eines Schreibzyklusses vom Mikroprozessor zum Einschreiben in das DRAM-Array Speicherregisterdaten zugeführt. Die im DRAM gespeicherten Daten können während eines Lesezyklusses auf den Bus 416 übertragen werden. Die Steuerlogik 418 wird dazu verwendet, die vielen zur Verfügung stehenden Funktionen des DRAMs zu steuern. Verschiedene Steuerschaltungen und Signale, die hier nicht im einzelnen angegeben werden, initiieren und synchronisieren den Betrieb des DRAMs, wie es dem Fachmann bekannt ist. Die Steuerschaltung 418 kann Freigabeschaltungen für redundante Speicherelemente enthalten. Das heißt, daß das Speicherarray sowohl primäre als auch redundante Speicherzellen enthält. Wenn festgestellt wird, daß eine primäre Speicherzelle defekt ist, kann eine redundante Speicherzelle so programmiert werden, daß sie an die Stelle der defekten primären Zelle tritt. Die Steuerschaltung 418 steuert daher sowohl den Zeilendekoder 410 als auch den Spaltendekoder 414 so, daß die richtige Speicherzelle adressiert wird.
  • Einige der Eingänge und Ausgänge des DRAMs 400, die zur Kommunikation mit dem Mikroprozessor 404 verwendet werden, werden im folgenden beschrieben. Der Schreibfreigabeeingang (WE*) wird dazu verwendet, beim Zugriff auf den DRAM einen Lese- oder Schreibzyklus auszuwählen. Um aus dem DRAM-Array auszulesen, ist die WE*-Leitung auf hohem Pegel, wenn CAS* abfällt. Wenn die WE*-Leitung beim Abfall von CAS* auf dem niedrigen Pegel ist, wird in den DRAM eingeschrieben. Der Eingang für den Zeilenadressenimpuls (RAS*) wird dazu verwendet, die neun Zeilenadressenbits und den Impuls für WE*, CAS* und DQ zu takten. Bei Standardspeichern dient RAS* auch dazu, den Hauptchip freizugeben, und er muß abfallen, um ein DRAM-Array oder eine Übertragungsoperation einzuleiten. Der Eingang für den Spaltenadressenimpuls (CAS*) wird dazu verwendet, die neun Spaltenadressenbits zu takten.
  • Die Adresseneingangsleitungen werden dazu verwendet, die Zeilen- und Spaltenadresse zu identifizieren und wenigstens eine Speicherzelle aus den zur Verfügung stehenden Zellen des DRAM-Arrays 402 auszuwählen. Über die DRAM-Dateneingangs/Ausgangsleitungen 416 erfolgt die Dateneingabe und die Datenausgabe in bzw. aus dem DRAM-Array. Wie oben angegeben, ist die Beschreibung des DRAMs zum Zwecke der Darstellung der vorliegenden Erfindung vereinfacht, und es ist keine vollständige Beschreibung aller Merkmale eines DRAMs vorgesehen.
  • Ein Beispiel für die Verwendung einer Schmelzeinsatzschaltung in einem elektronischen Speicher ist in der Fig. 5 gezeigt. In einem Speicher wie dem oben beschriebenen DRAM ist in der Regel eine Redundanzfreigabeschaltung 500 enthalten. Die Rendundanzfreigabeschaltung kann in der Steuerschaltung 418 enthalten sein, um auf eine redundante Speicherzelle zuzugreifen, wenn auf der Adressenleitungen 406 die Adresse für eine defekte primäre Zelle erhalten wird. Zum Vergleichen jeder Adressenleitung mit einer Bezugsleitung 570 wird ein Komparator 560 verwendet. Auch wenn nur eine Bezugsleitung dargestellt ist, ist klar, daß bei der bevorzugten Ausführungsform jede Adressenleitung eine entsprechende Bezugsleitung besitzt. Für jede redundante Speicherzelle im Speicherarray ist außerdem eine Redundanzfreigabeschaltung 500 vorgesehen.
  • Um eine redundante Speicherzelle freizugeben, wird der Schmelzeinsatz 540 wie oben angegeben so programmiert, daß die Bezugsleitung 570 zu der Adresse einer defekten Speicherzelle paßt. Das heißt, daß der Schmelzeinsatz 540 normalerweise einen leitenden Durchgang von einem Ende zum anderen aufweist. Das Eingangssignal am Inverter 550 ist daher auf niedrigem Pegel und das Ausgangssignal 570 davon auf hohem Pegel. Wenn der Schmelzeinsatz programmiert ist, kann das Eingangssignal des Inverters schweben, bis es auf die richtige Spannung gebracht wird. Um den Zustand des Schmelzeinsatzes zu "lesen" und das Eingangssignal des Inverters festzulegen, sind Transistoren 510, 520 und 530 vorgesehen. Wenn am Gate des Transistors 510 während der Einschaltsequenz der Speicherschaltung ein niedriges Signal anliegt, wird der Transistor 510 aktiviert und die Source des Transistors 520 hoch auf VCC gepulst. Wenn der Schmelzeinsatz 540 nicht programmiert ist, wird die Leitung 580 heruntergezogen. Wenn dagegen der Schmelzeinsatz 540 programmiert ist, wird das Eingangssignal für den Inverter 550 durch den Transistor 520 hochgezogen. Das Gate des Transistors 530 wird mit dem Ausgangssignal des Inverters 550 heruntergezogen, wodurch der Transistor 530 eingeschaltet wird, der das Eingangssignal des Inverters 550 auf hohem Pegel hält. Es ist klar, daß zur Freigabe der redundanten Speicherelemente viele verschiedene Schaltungen verwendet werden können, und die vorliegende Erfindung ist nicht auf die hier beschriebene Schaltung beschränkt.
  • Außerdem können bei integrierten Schaltungen einschließlich Speichern die Schmelzeinsätze der vorliegenden Erfindung immer dann angewendet werden, wenn Schmelzeinsätze erforderlich sind.
  • Schlußfolgerung
  • Es wurde eine räumlich optimierte Gruppe von Laser-Schmelzeinsätzen für die Verwendung bei integrierten Schaltungen beschrieben. Das Muster der Schmelzeinsätze wird dazu verwendet, die maximale Anzahl von Schmelzeinsätzen in integrierten Schaltungen zu erhöhen, wodurch es möglich wird, die Dichte von Bauteilen in der Schaltung zu erhöhen.
  • Auch wenn hier spezielle Ausführungsformen gezeigt und beschrieben wurden, ist dem Fachmann klar, daß jede Anordnung, die dafür vorgesehen ist, den gleichen Zweck zu haben, die spezielle gezeigte Ausführungsform ersetzen kann. Die Anmeldung soll jede Anpassung oder Abänderung der vorliegenden Erfindung abdecken. Die Erfindung wird daher nur durch die Patentansprüche und deren Äquivalente beschränkt.

Claims (9)

1. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung, mit
einer Anzahl von Gruppen von Laser-Schmelzeinsätzen in einer integrierten Schaltung, wobei jede Gruppe von Laser-Schmelzeinsätzen umfaßt
einen mittleren Schmelzeinsatz (102) mit einem schmalen Bereich (102a) und einem breiten Bereich (102b), die Ende an Ende miteinander verbunden sind und die eine gemeinsame Mittellinie (100) haben;
einen ersten äußeren Schmelzeinsatz (101) mit einem schmälen Bereich (101a) und einem breiten Bereich (101b), der so neben dem mittleren Schmelzeinsatz angeordnet ist, daß der schmale Bereich des ersten äußeren Schmelzeinsatzes neben dem schmalen Bereich des mittleren Schmelzeinsatzes liegt und der breite Bereich des ersten äußeren Schmelzeinsatzes neben dem breiten Bereich des mittleren Schmelzeinsatzes, wobei der breite Bereich des ersten äußeren Schmelzeinsatzes seitlich gegenüber dem schmalen Bereich des ersten äußeren Schmelzeinsatzes versetzt ist, so daß der breite Bereich des ersten äußeren Schmelzeinsatzes in einer zur Mittellinie (100) senkrechten Richtung und von dieser weg versetzt ist, und
einen zweiten äußeren Schmelzeinsatz (103) mit einem schmalen Bereich (103a) und einem breiten Bereich (103b), der so neben dem mittleren Schmelzeinsatz und auf der zum ersten äußeren Schmelzeinsatz entgegengesetzten Seite angeordnet ist, daß der schmale Bereich des zweiten äußeren Schmelzeinsatzes neben dem schmalen Bereich des mittleren Schmelzeinsatzes liegt und der breite Bereich des zweiten äußeren Schrnelzeinsatzes neben dem breiten Bereich des mittleren Schmelzeinsatzes, wobei der breite Bereich des zweiten äußeren Schmelzeinsatzes seitlich gegenüber dem schmalen Bereich des zweiten äußeren Schmelzeinsatzes versetzt ist, so daß der breite Bereich des zweiten äußeren Schmelzeinsatzes in einer zur Mittellinie (100) senkrechten Richtung und von dieser weg versetzt ist.
2. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 1, wobei die Anzahl von Gruppen von Laser-Schmelzeinsätzen umfaßt
eine erste Gruppe von Laser-Schmelzeinsätzen; und
eine zweite Gruppe von Laser-Schmelzeinsätzen, die so angeordnet ist, daß sie neben der ersten Gruppe von Laser-Schmelzeinsätzen liegt, wobei die zweite Gruppe von Laser-Schmelzeinsätzen gegen die erste Gruppe von Laser-Schmelzeinsätzen um einhundertachtzig (180) Grad gedreht ist.
3. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 1, wobei die Anzahl von Gruppen von Laser-Schmelzeinsätzen aus Polysilizium auf einer integrierten Schaltung ausgebildet sind.
4. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 1, wobei die Anzahl von Gruppen von Laser-Schmelzeinsätzen in einem dynamischen Direktzugriffsspeicher (DRAM) (400) ausgebildet sind, wobei der DRAM
eine Anzahl von Primärspeicherzellen; und
eine Anzahl von redundanten Speicherzellen umfaßt.
5. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 4, wobei der DRAM ferner eine Redundanzfreigabeschaltung (500) mit einer an einen der Schmelzeinsätze der Anzahl von Gruppen von Laser- Schmelzeinsätzen angeschlossenen Halteschaltung; und
einer mit der Halteschaltung und einer Anzahl von externen Adresseneingängen verbundenen Vergleichsschaltung (560) umfaßt.
6. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 4, wobei die Anzahl von Gruppen von Laser-Schmelzeinsätzen eine erste Gruppe von Laser-Schmelzeinsätzen; und
eine zweite Gruppe von Laser-Schmelzeinsätzen umfaßt, die so angeordnet ist, daß sie neben der ersten Gruppe von Laser-Schmelzeinsätzen liegt und gegen die erste Gruppe von Laser-Schmelzeinsätzen um einhundertachtzig (180) Grad gedreht ist.
7. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 1, wobei die Anzahl von Gruppen von Laser-Schmelzeinsätzen aus Polysilizium auf dem DRAM ausgebildet sind.
8. Laser-Schmelzeinsatzsystem für eine integrierte Schaltung nach Anspruch 4, mit einer Redundanzfreigabeschaltung (500) mit
einer an einen der Schmelzeinsätze der Anzahl von Gruppen von Laser- Schmelzeinsätzen angeschlossene Halteschaltung; und
einer mit der Halteschaltung und einer Anzahl von externen Adresseneingängen verbundenen Vergleichsschaltung (560).
9. Verfahren zum Ausbilden eines Laser-Schmelzeinsatzsystems für eine integrierten Schaltung, wobei
eine Anzahl von Gruppen von Laser-Schmelzeinsätzen auf der integrierten Schaltung hergestellt wird, wobei jede Gruppe von Laser-Schmelzeinsätzen aufweist einen mittleren Schmelzeinsatz (102) mit einem schmalen Bereich (102a) und einem breiten Bereich (102b), die Ende an Ende miteinander verbunden sind und eine gemeinsame Mittellinie (100) haben, und mit einem ersten und einem zweiten äußeren Schmelzeinsatz (101, 103) mit einem schmalen Bereich (101a, 103a) und einem breiten Bereich (101b, 103b), wobei der erste und der zweite äußere Schmelzeinsatz auf entgegengesetzten Seiten des mittleren Schmelzeinsatzes so angeordnet sind, daß die schmalen Bereiche des ersten und des zweiten äußeren Schmelzeinsatzes einen ersten Abstand von dem schmalen Bereich des mittleren Schmelzeinsatzes aufweisen und die breiten Bereiche des ersten und des zweiten äußeren Schmelzeinsatzes einen zweiten Abstand von dem breiten Bereich des mittleren Schmelzeinsatzes aufweisen, der größer ist als der erste Abstand.
DE69620022T 1995-12-22 1996-12-20 Laser-sicherungsbankstruktur Expired - Lifetime DE69620022T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/577,468 US5636172A (en) 1995-12-22 1995-12-22 Reduced pitch laser redundancy fuse bank structure
PCT/US1996/020300 WO1997023907A1 (en) 1995-12-22 1996-12-20 Reduced pitch laser redundancy fuse bank structure

Publications (2)

Publication Number Publication Date
DE69620022D1 DE69620022D1 (de) 2002-04-25
DE69620022T2 true DE69620022T2 (de) 2002-07-18

Family

ID=24308870

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69620022T Expired - Lifetime DE69620022T2 (de) 1995-12-22 1996-12-20 Laser-sicherungsbankstruktur

Country Status (6)

Country Link
US (2) US5636172A (de)
EP (1) EP0868746B1 (de)
KR (1) KR100307796B1 (de)
AU (1) AU1338797A (de)
DE (1) DE69620022T2 (de)
WO (1) WO1997023907A1 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905295A (en) * 1997-04-01 1999-05-18 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5844296A (en) * 1996-09-20 1998-12-01 Mosel Vitelic Corporation Space saving laser programmable fuse layout
JPH10229125A (ja) * 1997-02-14 1998-08-25 Nec Corp 半導体装置
US5991220A (en) * 1998-03-09 1999-11-23 Lucent Technologies, Inc. Software programmable write-once fuse memory
JP4390297B2 (ja) * 1998-06-19 2009-12-24 株式会社ルネサステクノロジ 半導体装置
US6061264A (en) * 1998-07-17 2000-05-09 Lsi Logic Corporation Self-aligned fuse structure and method with anti-reflective coating
US6413848B1 (en) 1998-07-17 2002-07-02 Lsi Logic Corporation Self-aligned fuse structure and method with dual-thickness dielectric
US6259146B1 (en) 1998-07-17 2001-07-10 Lsi Logic Corporation Self-aligned fuse structure and method with heat sink
DE19835263C2 (de) * 1998-08-04 2000-06-21 Siemens Ag Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen
US6008523A (en) * 1998-08-26 1999-12-28 Siemens Aktiengesellschaft Electrical fuses with tight pitches and method of fabrication in semiconductors
US6160302A (en) * 1998-08-31 2000-12-12 International Business Machines Corporation Laser fusible link
KR100275750B1 (ko) 1998-11-05 2000-12-15 윤종용 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
KR100316716B1 (ko) 1999-09-30 2001-12-12 윤종용 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
US8217304B2 (en) * 2001-03-29 2012-07-10 Gsi Group Corporation Methods and systems for thermal-based laser processing a multi-material device
US6436585B1 (en) * 2000-02-25 2002-08-20 International Business Machines Corporation Method of using optical proximity effects to create electrically blown fuses with sub-critical dimension neck downs
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
US6951995B2 (en) 2002-03-27 2005-10-04 Gsi Lumonics Corp. Method and system for high-speed, precise micromachining an array of devices
KR100480614B1 (ko) * 2002-08-27 2005-03-31 삼성전자주식회사 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
US6974200B2 (en) * 2003-11-14 2005-12-13 Lexmark International, Inc. Fuse density on an inkjet printhead chip
KR101165027B1 (ko) * 2004-06-30 2012-07-13 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 프로그램 회로
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
KR100790976B1 (ko) * 2005-12-29 2008-01-03 삼성전자주식회사 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
KR100744124B1 (ko) * 2006-02-01 2007-08-01 삼성전자주식회사 테스트 시간을 단축하기 위한 리던던시 퓨즈 블락 어레이의배치 방법 및 이를 적용한 메모리 장치
KR100790995B1 (ko) * 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
WO2009039184A2 (en) * 2007-09-19 2009-03-26 Gsi Group Corporation Link processing with high speed beam deflection
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
JP2009170903A (ja) * 2008-01-16 2009-07-30 Hynix Semiconductor Inc 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
KR100980416B1 (ko) * 2008-01-16 2010-09-07 주식회사 하이닉스반도체 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
DK2245464T3 (en) 2008-01-25 2017-02-20 Multivir Inc P53 BIOMARKETS
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
US8509022B2 (en) * 2008-12-26 2013-08-13 SK Hynix Inc. Fuse set and semiconductor integrated circuit apparatus having the same
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치
WO2011082065A2 (en) * 2009-12-30 2011-07-07 Gsi Group Corporation Link processing with high speed beam deflection
US9287004B2 (en) 2011-11-07 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor memory device and system having redundancy cells
CN104051417B (zh) * 2013-03-13 2016-08-31 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
US11089689B2 (en) * 2016-04-02 2021-08-10 Intel Corporation Fine feature formation techniques for printed circuit boards

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151454A (ja) * 1983-02-17 1984-08-29 Mitsubishi Electric Corp 半導体記憶装置
JPS60121599A (ja) * 1983-12-06 1985-06-29 Fujitsu Ltd 集積回路装置
JPS61128544A (ja) * 1984-11-28 1986-06-16 Mitsubishi Electric Corp 半導体装置
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
US5274264A (en) * 1990-12-12 1993-12-28 Hughes Aircraft Company Defect tolerant power distribution network and method for integrated circuits
US5200652A (en) * 1991-11-13 1993-04-06 Micron Technology, Inc. Programmable/reprogrammable structure combining both antifuse and fuse elements
JP2771067B2 (ja) * 1992-03-05 1998-07-02 シャープ株式会社 半導体集積回路
EP0563852A1 (de) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zickzack-Schmelzvorrichtung für Anwendungen mit reduziertem Schmelzstrom
US5281868A (en) * 1992-08-18 1994-01-25 Micron Technology, Inc. Memory redundancy addressing circuit for adjacent columns in a memory
US5264725A (en) * 1992-12-07 1993-11-23 Micron Semiconductor, Inc. Low-current polysilicon fuse
JPH06310603A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 半導体記憶装置
US5424672A (en) * 1994-02-24 1995-06-13 Micron Semiconductor, Inc. Low current redundancy fuse assembly
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure

Also Published As

Publication number Publication date
AU1338797A (en) 1997-07-17
EP0868746A1 (de) 1998-10-07
KR100307796B1 (ko) 2001-11-15
WO1997023907A1 (en) 1997-07-03
US5636172A (en) 1997-06-03
DE69620022D1 (de) 2002-04-25
EP0868746B1 (de) 2002-03-20
KR19990076682A (ko) 1999-10-15
US5747869A (en) 1998-05-05

Similar Documents

Publication Publication Date Title
DE69620022T2 (de) Laser-sicherungsbankstruktur
DE3716518C2 (de)
DE3638632C2 (de)
DE69128446T2 (de) Sehr schnelle redundante Zeilen und Spalten für Halbleiter-Speicher
DE19513789C2 (de) Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung
EP0636258B1 (de) Integrierter halbleiterspeicher mit redundanzeinrichtung
DE3032630C2 (de) Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb
DE69622126T2 (de) Speichervorrichtung mit verringerter Anzahl von Sicherungen
DE19645745B4 (de) Dynamischer Schreib-/Lesespeicher
DE4441183C2 (de) Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung
DE3724509A1 (de) Dynamischer ram
DE69121921T2 (de) Halbleiterspeichergeräte mit Spaltenredundanz
DE3906897C2 (de)
DE69024123T2 (de) Halbleiterspeichergerät mit einem Ersatzspeicherzellfeld
DE69902642T2 (de) Mehrpegeldaten durch eine einzige eingangs-/ausgangspinne
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE3427423A1 (de) Integrierte halbleiterschaltungsanordnung
DE69129492T2 (de) Halbleiterspeicher
DE3072204T2 (de) Halbleiterspeicheranordnung.
EP1055238B1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung
DE69228522T2 (de) Lese-Schreibspeicher mit Prüfmodusdatenvergleich
EP0224887A1 (de) Gate Array Anordnung in CMOS-Technik
DE69324020T2 (de) Halbleiterspeicher mit redundanter Schaltung
DE4129133C1 (de)
DE3586718T2 (de) Festwertspeicher mit interdigitalen bitzeilen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition