DE69530037T2

DE69530037T2 - Automatische Bandmontage für Halbleiteranordnung

Info

Publication number: DE69530037T2
Application number: DE69530037T
Authority: DE
Inventors: Tsuguo Nakamura
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1994-09-22
Filing date: 1995-09-20
Publication date: 2003-10-16
Anticipated expiration: 2015-09-21
Also published as: US5729051A; EP0704896B1; EP0704896A2; DE69530037D1; EP0704896A3

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit einer BGA-Struktur (BGA: Ball Grid Array, Lötkugelmatrix), die einen Bandträger verwendet.
In den vergangenen Jahren nahmen fortlaufend Funktion und Leistung von Büroautomatisierungsgeräten und Personalcomputern zu. In solchen Geräten wird die Reduzierung des Gewichts und der Abmessung vorangetrieben. Daher gibt es für eine Halbleiteranordnung, die in diese Geräte eingebaut werden soll, eine starke Forderung, die Anzahl der Pins (Anschlußstifte) zu erhöhen und die Chipgröße zu verringern. Die Entwicklung zur Erfüllung dieser Forderung wird aktiv vorangetrieben. Beispielsweise wird im Falle einer QFP-Kunststoff-Halbleiteranordnung (QFP: Quad Flat Package, quadratisches Flachgehäuse) zur Erhöhung der Anzahl der Pins und Reduzierung der Chipgröße der Leitungsabstand beim Einbau einer gedruckten Schaltkarte von 0,65 mm auf 0,5 mm verringert. Ferner ist die Halbleiteranordnung, die einen Leitungsabstand von 0,4 mm hat, in die Fertigung gebracht worden.
Wenn der Versuch unternommen wird, eine Halbleiteranordnung mit einer großen Anzahl von Pins in der Größenordnung von 300 bis 400 Pins zu erzielen, ohne eine Zunahme der Chipgröße hervorzurufen, wird es jedoch notwendig, den Leitungsabstand und die Leitungsbreite weiter zu verschmälern. Zu diesem Zweck ist es unumgänglich, eine Koplanarität (Ebenheit der Leitung) mit größerer Genauigkeit sicher bereitzustellen und die Präzision bei der Bildung von Lötelektroden der gedruckten Schaltkarte zu verbessern. Jedoch ist es bei der derzeitigen Fertigungstechnologie schwierig, die Halbleiteranordnung, die einen Leitungsabstand von 0,3 mm hat, stabil und zuverlässig auf Fertigungsbasis zu montieren.
Daher wird anstelle einer Anordnung von Pins in einer Linie entlang der Randkante an dem Randabschnitt des Gehäuses, wie beispielsweise der QFP-Halbleiteranordnung und dergleichen, eine Gehäusestruktur verwendet, die PGA (Pin Grid Array, Anschlußstiftmatrix), in welcher Pins zweidimensional auf der Gehäuseoberfläche angeordnet sind, und LGA (Land Grid Array, Kontaktfleckmatrix) genannt wird. Ferner ist vor kurzem eine Gehäusestruktur vorgeschlagen worden, in welcher Lötkugeln an der Seite der Halbleiteranordnung angeordnet sind, um die Elektroden der gedruckten Schaltkarte und die Elektroden der Halbleiteranordnung zu verbinden, um so die Pins nicht zu verwenden und somit die Montagefähigkeit zu verbessern. Die BGA genannte Halbleiteranordnung, die eine solche Art von Gehäusestruktur hat, ist aus der US-A-5 216 278 bekannt.
Fig. 1 ist ein Schnitt, der die herkömmliche BGA- Halbleiteranordnung zeigt. Wie in Fig. 1 gezeigt, wird ein Glasepoxid-Substrat 7, das Leitungsdrähte auf beiden Oberflächen aufweist, als Substrat eines Gehäuses verwendet. Auf dem mittleren Abschnitt des Glasepoxid-Substrats 7 ist ein Montageglied 10 angeordnet. Auf dem Montageglied 10 ist ein Halbleiterchip 1 angeordnet. Auf der Randkante des Glasepoxid- Substrats 7 sind mit Ausnahme des Abschnitts, wo das Montageglied 10 angeordnet ist, Leitungsdrähte 8 gebildet. Andererseits sind auf der hinteren Oberfläche des Glasepoxid- Substrats 7, Kontaktflecken (nicht gezeigt) in Form einer Matrix gebildet. Die Leitungsdrähte 8 auf der oberen Oberfläche des Substrats 7 und die Kontaktflecken auf der hinteren Oberfläche sind über in dem Substrat 7 gebildete Durchbohrungen 9 verbunden. Aus Lötkugeln gebildete Hügel 5 sind auf den Kontaktflecken geformt. Andererseits sind die Elektrodenanschlußflächen des Halbleiterchips 1 und die Leitungsdrähte 8 mittels Bondingdrähte 11 aus dünnem Au-Draht oder dergleichen verbunden. Außerdem sind durch Bedecken der oberen Oberfläche des Glasepoxid-Substrats 7 mit einem Siegelharz 4 die Leitungsdrähte 8, der Halbleiterchip 1, die Bondingdrähte 11 und dergleichen versiegelt und von der äußeren Atmosphäre isoliert.
In der oben dargelegten BGA-Halbleiteranordnung sind die externen Anschlüsse in der Ebene, nämlich zweidimensional, angeordnet. Daher kann im Vergleich zu der QPF- Halbleiteranordnung, in welcher die Pins in Reihe angeordnet sind, der Abstand zwischen den Pins, das heißt der Abstand zwischen den Hügeln, größer gemacht werden, um die Belastung bei der Montage zu verringern, wenn die Anzahl der Pins der Halbleiteranordnung erhöht ist.
Da jedoch in der vorstehenden BGA-Halbleiteranordnung das Gehäusesubstrat 7 aus Glasepoxid gebildet ist, ist das Haftvermögen zwischen dem Glasepoxid-Substrat 7 und dem Siegelharz 4 gering. Beispielsweise tritt bei dem Feuchtigkeitsabsorptionstest mittels PCT (PCT Pressure Cooker Test, Dampfdrucktest) nach dem Einbau der Halbleiteranordnung das Problem auf, daß Feuchtigkeit durch die Grenzfläche zwischen dem Glasepoxid-Substrat 7 und dem Siegelharz 8 einzudringen neigt. Ferner hat das Glasepoxid-Substrat 7 per se, auf welchem der Halbleiterchip 1 angeordnet ist, die Eigenschaft, ein Eindringen der Feuchtigkeit durch die Endoberfläche zu erlauben. Daher ist aufgrund der geringen Feuchtigkeitsresistenz der Anwendungsbereich einer solchen Halbleiteranordnung ziemlich begrenzt.
Da außerdem in der herkömmlichen BGA-Halbleiteranordnung ein steifes Substrat, wie beispielsweise Glasepoxid, als Gehäusesubstrat verwendet wird, kann sie eine relativ geringe Produktivität erzielen. Da ferner erforderlich ist, das Substrat, das Leitungsdrähte auf beiden Seitenoberflächen aufweist, zu verwenden, und die Leitungsdrahtmuster auf beiden Seitenoberflächen über Durchbohrungen verbunden werden müssen, werden die Herstellungskosten des Substrats hoch.
Wenn andererseits anstelle des Glasepoxides ein Keramiksubstrat als Gehäusesubstrat verwendet wird, kann die Feuchtigkeitsresistenz verbessert werden. Da jedoch das Keramiksubstrat teuer ist, dürfte die Anwendung in Hinblick auf die Kosten begrenzt sein.
Die JP-A-63-307762 offenbart eine Halbleiteranordnung, die aus einem Halbleiterelement, einer Folie, die mit einem Leitungsdraht versehen ist, der äußere Elektroden mit der Anschlußelektrode des Halbleiterelements verbindet, und mehrere fleckenähnliche äußere Elektroden zweidimensional voneinander beabstandet auf ihrer einen Oberfläche angeordnet hat, und einem Siegel-Hauptkörper besteht, der zumindest das Halbleiterelement und einen Teil der Folie bedeckt, wobei die äußeren Elektroden an der gleichen Außenfläche wie der Siegelhauptkörper liegen.
Es ist eine erste Aufgabe der vorliegenden Erfindung, eine Bandträger-Halbleiteranordnung bereitzustellen, welche ein Siegelharz mit einem hohen Abdichtvermögen hat und somit eine hohe Feuchtigkeitsresistenz hat.
Eine zweite Aufgabe der vorliegenden Erfindung ist, eine BGA-Halbleiteranordnung bereitzustellen, die mit niedrigen Herstellungskosten hergestellt werden kann.
Eine dritte Aufgabe der Erfindung ist, eine Halbleiteranordnung bereitzustellen, welche eine hohe Zuverlässigkeit hat und in Massenproduktion auf einer gedruckten Schaltkarte stabil montiert werden kann. Die vorstehenden Aufgäben werden mit den Merkmalen der Ansprüche erfüllt.
Die Halbleiteranordnung gemäß der vorliegenden Erfindung kann dadurch hergestellt werden, daß als Gehäusesubstrat ein drei Schichten und ein Metall aufweisendes kostengünstiges Trägerband verwendet wird, bei welchem unter Verwendung einer Bindung eine Kupferfolie an dem biegsamen Film gebunden ist. Außerdem werden Prozeßschritte der Durchkontaktierung und der gleichen unnötig. Daher kann die gezeigte Ausführungsform der Bandträger-BGA-Halbleiteranordnung gemäß der vorliegenden Erfindung mit niedrigen Kosten gefertigt werden. Da ferner die gezeigte Ausführungsform durch Verwendung einer bereits bestehenden Produktionseinrichtung, wie beispielsweise einer TCP-Technologie (Tape Carrier Package, Bandträgergehäuse), im wesentlichen so wie sie ist, hergestellt werden kann, ist eine spezielle Investition nicht erforderlich, während eine ziemlich hohe Massenproduktivität erzielt wird, was eine weitere Reduzierung der Produktionskosten erlaubt.
Da ferner in der gezeigten Ausführungsform der Halbleiterchip vollständig mit dem Siegelbereich (Formharz) bedeckt ist, kann ein Eindringen von Feuchtigkeit vollständig verhindert werden, um die Feuchtigkeitsresistenz merklich zu verbessern.
Da ferner das Siegelharz die gesamte Fläche mit Ausnahme der Randkante der ersten Oberfläche des biegsamen Harzsubstrats bedeckt, stellt die Steifigkeit des Siegelharzes der Halbleiteranordnung eine Verstärkung bereit. Dementsprechend ist sichergestellt, daß die gezeigte Ausführungsform der Halbleiteranordnung ohne Verwendung eines anderen Verstärkungsmaterials eine ausreichende Steifigkeit hat, um die Handhabung zu erleichtern. Außerdem kann durch das Siegelharz die Koplanarität der Hügel sicher aufrecht erhalten werden. Dies erleichtert die Montage der Halbleiteranordnung an der gedruckten Schaltkarte.
Wenn das Siegelharz, das die erste Oberfläche des biegsamen Harzsubstrats bedeckt, an den Ecken vorspringende Abschnitte, die an den vier Ecken oder vier Kanten des biegsamen Harzsubstrats nach unten vorspringen, und/oder einen zentral vorspringenden Abschnitt bildet, der von einem Vorrichtungsloch an dem mittleren Abschnitt des biegsamen Harzsubstrats aus nach unten vorspringt, kann eine Schräge der Halbleiteranordnung oder der gedruckten Schaltkarte, die bei der Montage der Halbleiteranordnung an die gedruckte Schaltkarte hervorgerufen werden kann, verhindert werden, um eine zu starke Verformung der Hügel aufgrund einer lokalen Konzentration der Last zu vermeiden. Somit kann ein vorgegebener Abstand zwischen den Elektroden an der gedruckten Schaltkarte und den Kontaktflecken aufrecht erhalten werden. Außerdem kann ein Kurzschluß zwischen den Elektroden erfolgreich verhindert werden. Daher kann die Halbleiteranordnung mit hoher Zuverlässigkeit an die gedruckte Schaltkarte montiert werden.
Da ferner in der vorliegenden Erfindung die externen Anschlüsse in Form einer Matrix angeordnet sind, kann der Abstand zwischen den externen Anschlüssen vergrößert werden oder eine größere Anzahl von externen Anschlüssen kann herausgeführt werden. Daher kann die Montage der gedruckten Schaltkarte weiter erleichtert werden.
Die vorliegende Erfindung wird aus der nachstehend gegebenen detaillierten Beschreibung und den beiliegenden Zeichnungen der bevorzugten Ausführungsform der Erfindung besser verständlich, die jedoch nicht als Einschränkung der vorliegenden Erfindung aufzufassen sind, sondern nur zur Erklärung und zum Verständnis gegeben sind.
In den Zeichnungen zeigen:
Fig. 1 einen Schnitt, der die herkömmliche BGA- Halbleiteranordnung zeigt;
Fig. 2 einen Schnitt, der die erste Ausführungsform einer Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt;
Fig. 3 eine Ansicht von oben auf die erste Ausführungsform der Halbleiteranordnung von Fig. 2;
Fig. 4 eine Ansicht von unten auf die erste Ausführungsform der Halbleiteranordnung von Fig. 2;
Fig. 5 eine Aufsicht, die die zweite Ausführungsform der Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt;
Fig. 6 einen Schnitt entlang der Linie AOA' in Fig. 5; und
Fig. 7 einen Schnitt, der die dritte Ausführungsform einer Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt.
Die bevorzugten Ausführungsformen der vorliegenden Erfindung werden nachstehend detailliert mit Bezug auf die beiliegenden Zeichnungen, insbesondere Fig. 2 bis 7, diskutiert. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten dargestellt, um ein gründliches Verständnis der vorliegenden Erfindung bereitzustellen. Es ist für Fachleute jedoch offensichtlich, daß die vorliegende Erfindung ohne diese speziellen Einzelheiten in die Praxis umgesetzt werden kann. Andererseits sind bekannte Strukturen nicht detailliert gezeigt, um die vorliegende Erfindung nicht unnötig unverständlich zu machen.
Fig. 2 ist ein Schnitt, der die erste Ausführungsform einer Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt, Fig. 3 ist eine Ansicht von oben und Fig. 4 eine Ansicht von unten davon.
Zuerst wird die innere Struktur der Halbleiteranordnung diskutiert. Wie in Fig. 2 gezeigt, ist ein biegsames Harzsubstrat 2, das aus einem Polyimidfilm oder dergleichen hergestellt ist, an seinem mittleren Abschnitt mit einem Vorrichtungsloch 2a versehen. Auf der hinteren Oberfläche (zweite Oberfläche) des biegsamen Harzsubstrats 2 sind Leitungsdrähte 3 aus Kupferfolien gebildet. Ein Bandträger (biegsames Harzsubstrat 2 und die Leitungsdrähte 3) mit der oben dargelegten Konstruktion wird als Substrat eines Gehäuses verwendet.
Die Leitungsdrähte 3 sind gebildet, um sich von der hinteren Oberfläche des biegsamen Harzsubstrats 2 in das Vorrichtungsloch 2a zu erstrecken. Die verlängerten Abschnitte der Leitungsdrähte 3 sind stufenförmig nach oben gebogen, um innere Leitungen 3a zu bilden. Die äußeren Enden und die an der hinteren Oberfläche des Substrats anliegenden Zwischenabschnitte der Leitungsdrähte 3 sind mit Kontaktflecken 3b gebildet, die eine größere Breite als die übrigen Abschnitte haben. Auf den Kontaktflecken 3b sind Lötkugeln angebracht, um Hügel 5 zu bilden. Eine isolierende Harzschicht 6 bedeckt die hintere Oberfläche (die leitungsdrahtbildende Oberfläche) des Bandträgers mit Ausnahme der Abschnitte, an welchen die Kontaktflecken 3b gebildet sind.
Ein Halbleiterchip 1 ist mit Hügelelektroden 1a aus Au oder dergleichen auf der Oberfläche gebildet. Der Halbleiterchip 1 ist so ausgerichtet, daß die Oberfläche mit den Hügelelektroden 1a nach unten liegt, und ist innerhalb des Vorrichtungslochs 2a angeordnet. Die Hügelelektroden 1a des Halbleiterchips 1 werden mit den inneren Leitungen 3a des Bandträgers mittels Batchbondverfahren (satzweises Bonden) verbunden. Somit liegt der Halbleiterchip 1 auf den inneren Leitungen 3a auf.
Während, wie in Fig. 4 gezeigt, die isolierende Harzschicht 6 die hintere Oberfläche des biegsamen Harzsubstrats 2 bedeckt, sind die in Form einer Matrix auf den Kontaktflecken 3b gebildeten Hügel 5 von der isolierenden Harzschicht 6 nicht bedeckt.
Wie in Fig. 3 gezeigt, ist ein Siegelharz 4 in einer gleichförmigen Dicke abgelagert, um die gesamte Fläche mit Ausnahme des Randabschnitts auf der oberen Oberfläche (erste Oberfläche) des biegsamen Harzsubstrats zu bedecken, um den innerhalb des Vorrichtungslochs 2a des biegsamen Harzsubstrats 2 angeordneten Halbleiterchip 1 zu bedecken. Außerdem füllt das Siegelharz 4 das Vorrichtungsloch 2a und erstreckt sich zur hinteren Oberfläche des biegsamen Harzsubstrats 2 bis in eine Höhe, um in einer gemeinsamen Ebene mit der isolierenden Harzschicht 6 zu liegen. Daher ist der Halbleiterchip 1 vollständig mit dem Siegelharz 4 bedeckt.
Die gezeigte Ausführungsform der Bandträger-BGA- Halbleiteranordnung, die wie oben dargelegt konstruiert ist, kann dadurch hergestellt werden, daß als Gehäusesubstrat ein drei Schichten und ein Metall aufweisender kastengünstiger Bandträger verwendet wird, der durch Binden der Kupferfolie an den biegsamen Film durch eine Bindung gebildet wird. Außerdem werden Prozeßschritte, wie Durchkontaktierung und dergleichen, unnötig. Daher kann die gezeigte Ausführungsform der Bandträger-BGA-Halbleiteranordnung gemäß der vorliegenden Erfindung mit niedrigen Kosten hergestellt werden. Da ferner die gezeigte Ausführungsform unter Verwendung einer bereits bestehenden Produktionseinrichtung, wie einer TCP-Technologie (Tape Carrier Package, Bandträger-Gehäuse), im wesentlichen so wie sie ist, hergestellt werden kann, ist eine spezielle Investition nicht erforderlich, während eine hohe Massenproduktivität erzielt wird, was eine weitere Reduzierung der Produktionskosten erlaubt.
Da ferner in der gezeigten Ausführungsform der Halbleiterchip 1 anders als die herkömmliche BGA-Halbleiteranordnung vollständig mit dem Siegelharz (Formharz) 4 bedeckt ist, kann ein Eindringen von Feuchtigkeit vollständig verhindert werden, um die Feuchtigkeitsresistenz merklich zu verbessern.
Da ferner das Siegelharz 4 die gesamte Fläche mit Ausnahme der Randkante der oberen Oberfläche des biegsamen Harzsubstrats 2 bedeckt, stellt die Steifigkeit des Siegelharzes 4 der Halbleiteranordnung eine Verstärkung bereit. Dementsprechend ist sichergestellt, daß die gezeigte Ausführungsform der Halbleiteranordnung eine ausreichende Steifigkeit hat, ohne irgendein anderes Verstärkungsmaterial zu verwenden. Auf diese Weise wird es möglich, mit einer einfachen Konstruktion eine Verformung des Bandträgers zu verhindern, und die Handhabung zu erleichtern. Außerdem kann durch das Siegelharz eine Koplanarität der Hügel 5 sicher aufrecht erhalten werden. Dies erleichtert die Montage der Halbleiteranordnung an der gedruckten Schaltkarte, und die Halbleiteranordnung kann zusammen mit anderen herkömmlichen Oberflächenmontage- Halbleiteranordnungen, wie beispielsweise QFP- Halbleiteranordnungen oder dergleichen, montiert werden.
Da in der Halbleiteranordnung der gezeigten Ausführungsform andererseits die als externe Anschlüsse dienenden Hügel 5 in Form einer Matrix angeordnet sind, kann im Vergleich zum Stand der Technik, in welchem die externen Anschlüsse in einer Linie entlang der Randkante an dem Randabschnitt des Gehäuses angeordnet sind, der Abstand zwischen den externen Anschlüssen viel größer als im Stand der Technik festgesetzt werden, wenn die Anzahl der externen Anschlüsse und die Größe des Gehäuses die gleichen wie im Stand der Technik sind. Beispielsweise kann unter der Annahme, daß die Anzahl der externen Anschlüsse (Hügel 5) 300 bis 400 beträgt, der Abstand der Hügel 5 auf 1 bis 1,5 mm vergrößert werden. Dies erleichtert die Montage an der gedruckten Schaltkarte. Andererseits kann, wenn der Abstand der externen Anschlüsse und die Gehäusegröße wie beim Stand der Technik gemacht werden, eine weit größere Anzahl von externen Anschlüssen herausgeführt werden.
Als nächstes wird die zweite Ausführungsform der Halbleiteranordnung gemäß der vorliegenden Erfindung diskutiert.
Fig. 5 ist eine Ansicht von oben, die die zweite Ausführungsform der Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt, und Fig. 6 ist ein Schnitt entlang der Linie AOA' von Fig. 5. In Fig. 5 und 6 sind Elemente, die denjenigen von Fig. 2 bis 4 gleich sind, mit gleichen Bezugszeichen bezeichnet und eine detaillierte Beschreibung wird unterlassen, um eine Wiederholung zu vermeiden, um die Offenbarung genügend einfach zu halten, um ein klares Verständnis der Erfindung zu erleichtern.
Wie in Fig. 5 und 6 gezeigt, unterscheidet sich die gezeigte Ausführungsform von der in Fig. 3 dargestellten, ersten Ausführungsform dadurch, daß zum Bedecken des Halbleiterchips 1 das Siegelharz 4 in der gleichmäßigen Dicke abgelagert ist, um die gesamte Fläche, mit Ausnahme des Randkantenabschnitts des biegsamen Harzsubstrats 2 zu bedecken, und zusätzlich vier Ecken 12 auf der oberen Oberfläche des biegsamen Harzsubstrats 2 zu bedecken.
Wie in Fig. 6 gezeigt, erstreckt sich das Siegelharz 4 von der oberen Oberfläche des Substrats 2 über die Seitenoberfläche an jeder der vier Ecken 12 des biegsamen Harzsubstrats 2 zur hinteren Oberfläche und bedeckt den Kantenabschnitt der die Leitungsdrähte 3 bildenden Oberfläche. An den vier Ecken springt das Siegelharz 4 etwas über die Oberfläche der isolierenden Harzschicht 6 vor, um an den Ecken vorspringende Abschnitte 4b zu bilden. Andererseits ist in der in Fig. 2 gezeigten ersten Ausführungsform das Siegelharz 4 in das Vorrichtungsloch 2a gefüllt, um die untere Oberfläche auf eine gemeinsame Ebene mit der Oberfläche der isolierenden Harzschicht 6 zu legen, wie vorstehend dargelegt ist. Im Gegensatz dazu springt in der gezeigten Ausführungsform die Oberfläche des Siegelharzes, die durch das Vorrichtungsloch 2a freiliegt, etwas über die isolierende Harzschicht 6 vor, um einen zentral vorspringenden Abschnitt 4a zu bilden. Die Oberfläche des zentral vorspringenden Abschnitts 4a ist eben geformt. Die ebene Oberfläche des zentral vorspringenden Abschnitts 4a liegt in der gemeinsamen Ebene mit den an den Ecken vorspringenden Abschnitten 4b. Die gemeinsame Ebene, in welcher die ebene Oberfläche des zentral vorspringenden Abschnitts 4a und die an den Ecken vorspringenden Abschnitte 4b liegen, ist in einer Zwischenhöhenposition angeordnet, zwischen der Höhenposition, in welcher die Oberfläche der isolierenden Harzschicht liegt und der Höhenposition, in welcher die Spitzen der Hügel 5 liegen.
Mit der zweiten Ausführungsform, die wie oben dargelegt konstruiert ist, kann, wenn die Halbleiteranordnung an der gedruckten Schaltkarte angebracht wird, eine lokale Konzentration der Last auf einen Teil der Hügel erfolgreich verhindert werden, selbst wenn die Halbleiteranordnung oder die gedruckte Schaltkarte schräg liegt. Auf diese Weise kann das Auftreten eines Kurzschlusses oder dergleichen aufgrund einer zu großen Verformung des Hügels verringert werden.
Während die gezeigte Ausführungsform mit sowohl dem zentral vorspringenden Abschnitt 4a als auch den an den Ecken vorspringenden Abschnitten 4b gebildet ist, sind beide Vorsprünge nicht immer notwendig, sondern einer der Vorsprünge kann auch funktionieren. Andererseits kann sich zusätzlich zu den an den Ecken vorspringenden Abschnitten 4b oder anstelle der an den Ecken vorspringenden Abschnitte 4b das Siegelharz 4 in mindestens einem der jeweiligen Kantenabschnitte des biegsamen Harzsubstrats 2 bis zu der leitungsdrahtbildenden Oberfläche erstrecken, um einen Vorsprung ähnlich den an den Ecken vorspringenden Abschnitten 4b an dem unteren Abschnitt der vier Kanten zu bilden.
Als nächstes wird die dritte Ausführungsform der Halbleiteranordnung gemäß der vorliegenden Erfindung diskutiert.
Fig. 7 ist ein Schnitt, der die dritte Ausführungsform der Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt. Auch in Fig. 7 sind die Elemente, die denjenigen in Fig. 2 bis 4 gleichen, mit gleichen Bezugszeichen bezeichnet und deren detaillierte Beschreibung wird unterlassen.
Wie in Fig. 7 gezeigt, unterscheidet sich die gezeigte Ausführungsform von der in Fig. 2 bis 4 gezeigten ersten Ausführungsform dadurch, daß die hintere Oberfläche (die Oberfläche, an welcher keine Hügel 1a gebildet sind) des Halbleiterchips 1 nicht mit dem Siegelharz 4 bedeckt ist, sondern der äußeren Umgebung ausgesetzt ist.
Da mit der dritten Ausführungsform, die wie oben dargelegt konstruiert ist, eine Hitzestrahlungsplatte (nicht gezeigt) oder dergleichen direkt mit der hinteren Oberfläche des Halbleiterchips 1 in Kontakt gebracht werden kann, ist es leichter, eine Erhöhung des thermischen Widerstands, selbst in einer Hochleistungshalbleiteranordnung, die eine große Wärmeerzeugung hat, zu verhindern.
Anzumerken ist, daß die gezeigte Ausführungsform den Halbleiterchip hat, dessen hintere Oberfläche frei liegt, und somit eine geringere Feuchtigkeitsresistenz im Vergleich mit der ersten und zweiten Ausführungsform hat, in welcher der Halbleiterchip 1 durch das Siegelharz 4 vollständig von der äußeren Umgebung isoliert ist. Dementsprechend kann für den Fall, daß die Anwendung eine hohe Feuchtigkeitsresistenz erfordert, wahlweise die erste und zweite Ausführungsform verwendet werden.
Die vorliegende Erfindung ist nicht auf die vorstehend dargelegte erste bis dritte Ausführungsform beschränkt und verschiedene Modifikationen sind möglich, ohne von dem Prinzip der Erfindung abzuweichen. Während in der gezeigten Ausführungsform zum Beispiel als Hügel die Lötkugeln verwendet werden, kann jedes andere Material zur Bildung der Hügel verwendet werden. Zum Beispiel können mit Lötmetall umhüllte Kupferkügelchen oder dergleichen verwendet werden. Auch kann anstelle der auf der Oberfläche der Halbleiteranordnung gebildeten Hügel eine Aluminiumkontaktfläche gebildet sein, so daß die inneren Leitungen des Bandträgers daran gebondet werden können.

Claims

1. Bandträger-Halbleiteranordnung mit: einem biegsamen Harzsubstrat (2), das eine erste Oberfläche und eine zweite Oberfläche hat, und einem Halbleiterchip (1), der an dem biegsamen Harzsubstrat (2) montiert ist, wobei

das biegsame Harzsubstrat (2) in seiner Mitte ein Vorrichtungsloch (2a) hat;

Leitungsdrähte (3) an der zweiten Oberfläche des biegsamen Harzsubstrats (2) gebildet sind, wobei die Leitungsdrähte innere Leitungen (3a), die an dem Abschnitt gebildet sind, der sich in das Vorrichtungsloch (2a) erstreckt, und Kontaktflecken (3b) haben, die auf der zweiten Oberfläche des biegsamen Harzsubstrats (2) gebildet sind, wobei die Kontaktflecken (3b) in Form einer Matrix angeordnet sind, wobei der Halbleiterchip (1) Elektroden hat, die mit den inneren Leitungen (3a) verbunden sind, und innerhalb des Vorrichtungslochs (2a) angeordnet ist;

Hügel (5) auf den Kontaktflecken (3b) gebildet sind;

Siegelharz (4) mindestens eine Oberfläche des Halbleiterchips (1), auf der die Elektroden gebildet sind, und innere Leitungen (3a) bedeckt und auf einem Teil der ersten Oberfläche des biegsamen Harzsubstrats (2) in einer gleichförmigen Dicke abgelagert ist und das Vorrichtungsloch (2a) füllt, wobei der Halbleiterchip so ausgerichtet ist, daß die Oberfläche, auf der die Elektroden gebildet sind, in die gleiche Richtung weist wie die zweite Oberfläche des biegsamen Harzsubstrats; und

eine isolierende Harzschicht (6) die zweite Oberfläche des biegsamen Harzsubstrats (2) mit Ausnahme der Hügel (5) bedeckt,

dadurch gekennzeichnet, daß das Siegelharz (4) einen zentral vorspringenden Abschnitt (4a) hat, der über die isolierende Harzschicht (6) in dem Vorrichtungsloch (2a) hinaus vorspringt, die Oberfläche des zentral vorspringenden Abschnitts (4a) zwischen einer Ebene, wo die Spitzen der Hügel (5) liegen, und der Oberfläche der isolierenden Harzschicht (6) liegt.

2. Bandträger-Halbleitervorrichtung mit: einem biegsamen Harzsubstrat (2), das eine erste Oberfläche und eine zweite Oberfläche hat, und einem Halbleiterchip (1), der an dem biegsamen Harzsubstrat (2) montiert ist, wobei

das biegsame Harzsubstrat (2) in seiner Mitte ein Vorrichtungsloch (2a) hat;

Leitungsdrähte (3) auf der zweiten Oberfläche des biegsamen Harzsubstrats (2) gebildet sind, wobei die Leitungsdrähte innere Leitungen (3a), die an dem Abschnitt gebildet sind, der sich in das Vorrichtungsloch (2a) erstreckt, und Kontaktflecken (3b) haben, die auf der zweiten Oberfläche des biegsamen Harzsubstrats (2) gebildet sind, wobei die Kontakaflecken (3b) in Form einer Matrix angeordnet sind, wobei der Halbleiterchip (1) Elektroden hat, die mit den inneren Leitungen (3a) verbunden sind, und innerhalb des Vorrichtungslochs (2a) angeordnet ist;

Hügel (5) auf den Kontaktflecken (3b) gebildet sind;

Siegelharz (4) mindestens eine Oberfläche des Halbleiterchips (1), auf der die Elektroden gebildet sind, und innere Leitungen (3a) bedeckt und auf einem Teil der ersten Oberfläche des biegsamen Harzsubstrats (2) in einer gleichförmigen Dicke abgelagert ist und das Vorrichtungsloch (2a) füllt, wobei der Halbleiterchip so ausgerichtet ist, daß die Oberfläche, auf der die Elektroden gebildet sind, in die gleiche Richtung weist wie die zweite Oberfläche des biegsamen Harzsubstrats;

dadurch gekennzeichnet, daß

das Siegelharz (4) das biegsame Harzsubstrat (2) von der ersten Oberfläche über eine Seitenoberfläche zwischen der ersten und zweiten Oberfläche hinweg an mehreren Abschnitten des Randkantenabschnitts des biegsamen Harzsubstrats (2) bis zur zweiten Oberfläche bedeckt, wobei das Siegelharz (4) an den Ecken vorspringende Abschnitte (4b) hat, die aus der isolierenden Harzschicht (6) an der Rückseiten-Oberfläche des biegsamen Harzsubstrats (2) vorspringen, und

eine Ebene, in welcher die Oberfläche der an den Ecken vorspringenden Abschnitte (4b) liegt, zwischen einer Ebene, in welcher die Spitzen der Hügel (5) liegen, und einer Oberfläche der isolierenden Harzschicht (6) liegt.

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß sie ferner eine isolierende Harzschicht (6) aufweist, die die zweite Oberfläche des biegsamen Harzsubstrats (2) mit Ausnahme der Hügel (5) bedeckt.

Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Siegelharz (4) die gesamte Oberfläche des Halbleiterchips (1) bedeckt.