DE69523844T2

DE69523844T2 - Kontaktloses Datenaufzeichnungsmedium

Info

Publication number: DE69523844T2
Application number: DE69523844T
Authority: DE
Inventors: Yuichi Goto
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-08
Filing date: 1995-09-08
Publication date: 2002-08-29
Anticipated expiration: 2015-09-09
Also published as: DE69523844D1; EP0701222B1; EP0701222A2; US5670772A; EP0701222A3; JPH0877318A

Description

Die vorliegende Erfindung bezieht sich auf ein kontaktloses Datenaufzeichnungsmedium wie eine IC-Karte nach dem Oberbegriff des Anspruchs 1, das magnetisch mit einem Karten- Lese/Schreibgerät zum Empfangen von Leistung, Datensignalen und Taktsignalen von dem Karten-Lese/Schreibgerät und zum Liefern von Datensignalen an das Karten- Lese/Schreibgerät gekoppelt werden kann.
Kürzlich sind kontaktlose IC-Karten erfunden worden. Sie haben keine mechanischen Kontakte und können elektromagnetisch mit einem Karten-Lese/Schreibgerät zum Empfangen von Daten von und zum Liefern von Daten an die Vorrichtung gekoppelt werden. Sie können mit hoher Zuverlässigkeit arbeiten. Eine kontaktlose IC-Karte (im nachfolgenden "IC-Karte" genannt) weist zwei Kopplungsspulen auf und empfängt Trägerwellen, die durch das PSK- System (PSK = Phase Shift Keying = Phasenumtastung) moduliert sind. Die Trägerwellen werden in der IC-Karte gleichgerichtet, wodurch Energie/Leistung von der Karten- Lese/Schreibvorrichtung an die IC-Karte geliefert wird.
Die IC-Karte enthält eine CPU, eine Oszillatorschaltung und eine PLL-Schaltung (PLL = Phase-Locked Loop = Phasenregelkreis). Die CPU muß Steuersignale wie ein Systemtaktsignal und ein Rücksetzsignal empfangen, um ihre Funktion auszuführen. Im Allgemeinen wird ein Systemtaktsignal durch eine Oszillatorschaltung und eine PLL-Schaltung erzeugt. Genauer gesagt, die Oszillatorschaltung erzeugt ein Taktsignal, das an die PLL-Schaltung geliefert wird. Außerdem wird an die PLL-Schaltung ein PSK-moduliertes Signal geliefert. Die PLL- Schaltung macht das Taktsignal synchron mit dem PSK-modulierten Signal, wodurch ein Systemtaktsignal erzeugt wird.
Ein Rücksetzsignal wird an die CPU auf den Ablauf einer vorbestimmten Zeit ab dem Moment, in dem die Stromversorgungsspannung, die an die IC-Karte angelegt wird, unter einen vorgeschriebenen Wert fällt, geliefert. In anderen Worten, die CPU wird auf den Ablauf dieser vorbestimmten Zeit hin zurückgesetzt.
Die PLL-Schaltung und die Oszillatorschaltung, die beide benötigt werden, um das Systemtaktsignal zu erzeugen, enthalten analoge Schaltungselemente, z. B. Kondensatoren und ähnliches. Es ist daher schwierig, die PLL- und Oszillatorschaltungen in der Form von LSI- Schaltungen (LSI = Large-Scale Integrated = hochgradig integriert) herzustellen.
Da das Rücksetzsignal nur in Übereinstimmung mit der Stromversorgungsspannung erzeugt wird, wie oben beschrieben wurde, kann es in einem ungeeigneten Moment erzeugt werden, was verursacht, daß die CPU instabil arbeitet. Das heißt, das Rücksetzsignal wird erzeugt, wann immer die positionsmäßige Beziehung zwischen der IC-Karte und dem Karten- Lese/Schreibgerät sich auch nur leicht ändert, was die magnetische Kopplung zwischen diesen ändert und letztendlich die Stromversorgungsspannung ein wenig ändert.
Darüber hinaus muß die IC-Karte eine Schaltung zum Empfangen von Signalen von und zum Lesen von Signalen an das Karten-Lese/Schreibgerät enthalten. Beschränkungen werden dem Layout der Komponenten der Schaltung auferlegt. Daher ist es schwierig, einen stabilen Empfang oder eine stabile Übertragung von Signalen zu verwirklichen, insbesondere wenn die magnetische Kopplung zwischen der IC-Karte und dem Karten-Lese/Schreibgerät schwach ist.
Ein Medium nach dem Oberbegriff des Anspruchs 1 ist aus der EP 0 466 949 bekannt. Die Aufgabe der vorliegenden Erfindung ist es, ein kontaktloses Aufzeichnungsmedium anzugeben, das weder eine PLL-Schaltung noch eine Oszillatorschaltung enthält und stabiler betrieben werden kann.
Diese Aufgabe wird gelöst durch ein Medium nach Anspruch 1.
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Derart kann das Medium ein stabiles Taktsignal erzeugen, die internen Schaltungen des Mediums können stabile Betriebsabläufe inklusive Datenempfang und Datenübertragung ausführen, und das Medium kann leicht in der Form einer LSI ausgebildet werden.
Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie in Verbindung mit den begleitenden Zeichnungen genommen wird, von denen:
Fig. 1 eine Blockdarstellung ist, die schematisch eine kontaktlose IC-Karte entsprechend der vorliegenden Erfindung zeigt;
Fig. 2 eine Darstellung ist, die illustriert, wie die Trägerwellen, die durch die IC-Karte empfangen werden, sich in der Phase ändern;
Fig. 3A und 3B Darstellungen sind, die die Änderung von Einhüllenden der Trägerwellen, die durch die IC-Karte empfangen werden, zeigen;
Fig. 4A und 4B die Wellenformen von Systemtaktsignalen zeigen, die durch die Taktumschaltschaltung erzeugt werden, die in der IC-Karte eingebaut ist;
Fig. 5 ein Schaltbild ist, das einen Teil der kontaktlosen IC-Karte aus Fig. 1 zeigt;
Fig. 6 ein Graph ist, der die Beziehung zeigt, die das Rücksetzsignal und die Stromversorgungsspannung in der IC-Karte haben;
Fig. 7 ein Schaltbild ist, das einen anderen Teil der kontaktlosen IC-Karte aus Fig. 1 zeigt.
Eine Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
Fig. 1 zeigt schematisch die Ausführungsform der Erfindung, die eine kontaktlose IC-Karte P ist. Wie in Fig. 1 gezeigt ist, die IC-Karte P empfängt PSK-modulierte Datensignale von den Kopplungsspulen 1a und 1b, die beide in einem Karten-Lese/Schreibgerät 1 eingebaut sind. Das Karten-Lese/Schreibgerät 1 empfängt modulierte Datensignale, die von der IC-Karte P übertragen werden, und demoduliert diese Datensignale. Die demodulierten Signale werden über eine Kommunikationsleitung 2 an einen Hostcomputer 3 geliefert. Der Hostcomputer 3 verarbeitet die Datensignale und liefert die verarbeiteten Signale an das Karten- Lese/Schreibgerät 1 über die Kommunikationsleitung 2. Das Karten-Lese/Schreibgerät 1 PSK-moduliert die verarbeiteten Signale, wodurch modulierte Datensignale erzeugt werden. Die modulierten Datensignale werden von den Kopplungsspulen 1a und 1b an die Kopplungsspulen 4 und 5, die in der IC-Karte P vorgesehen sind, übertragen.
Zum Übertragen von Daten von der IC-Karte P an das Karten-Lese/Schreibgerät 1 wird die Eingangsimpedanz der Kopplungsspule 4 oder 5 variiert, wodurch die Stärke des Hochfrequenz-Magnetfeldes geändert wird. Die Änderungen in der Stärke des Magnetfeldes werden durch die Kopplungsspulen 1a und 1b detektiert. Das heißt, das IC-Karten-Lese/Schreibgerät 1 empfängt die Daten von der IC-Karte P.
Zum Übertragen von Daten von dem Karten-Lese/Schreibgerät 1 an die IC-Karte P strahlen die Kopplungsspulen 1a und 1b zwei Hochfrequenz-Magnetfelder, die um 90º in der Phase verschoben sind, aus. Diese magnetischen Felder, die als Trägerwellen verwendet werden, erreichen die Kopplungsspulen 4 und 5 der IC-Karte P. Mittels elektromagnetischer Induktion erzeugen die Spulen 4 und 5 Wechselspannungen, die um 90º in der Phase verschoben sind, und Wechselströme, die um 90º in der Phase verschoben sind. In der IC-Karte P sind die Kopplungsspulen 4 und 5 mit Gleichrichterschaltungen 6 bzw. 7 verbunden.
Die Schaltungen 6 und 7 führen ein Gleichrichten der Wechselspannungen in Gleichspannungen aus. Die Gleichspannungen, die von den Gleichrichterschaltungen 6 und 7 angelegt werden, hängen stark von der magnetischen Kopplung zwischen den Spulen 4 und 5 der IC-Karte P einerseits und den Spulen 1a und 1b des Karten-Lese/Schreibgeräts 1 andererseits ab. Falls diese Gleichspannungen an irgendeine interne Schaltung der IC-Karte P angelegt werden, ohne daß sie modifiziert werden, kann die interne Schaltung instabil arbeiten. Um einen instabilen Betrieb der internen Schaltung zu verhindern, werden die Gleichspannungen durch eine Spannungseinstellschaltung 8 auf einen vorgeschriebenen Wert eingestellt, wodurch eine Stromversorgungsspannung VDD für die IC-Karte P geliefert wird.
Die Gleichrichterschaltung 6 extrahiert einen Gleichstrom φ1x aus der Trägerwelle, die durch die Kopplungsstufe 4 empfangen wird. Der Gleichstrom φ1x weist eine konstante Amplitude auf. Der Gleichstrom φ1x wird in eine Wellenformungsschaltung 9 eingegeben, die eine Datenwelle φ1 erzeugt. Währenddessen extrahiert die Gleichrichterschaltung 7 einen Gleichstrom φ2x aus der Trägerwelle, die durch die Kopplungsspule 5 empfangen wird. Der Gleichstrom φ2x weist eine konstante Amplitude auf. Der Gleichstrom φ2x wird in eine Wellenformungsschaltung 10 eingegeben, die eine Datenwelle φ2 erzeugt. Die Datenwellen (Datensignale) φ1 und φ2x sind in der Phase um 90º verschoben.
In der IC-Karte P sind die Gleichrichterschaltungen 6 und 7 mit den Kopplungsspulen 4 und 5 derart verbunden, daß Gleichströme erzeugt werden, die in einem Kommunikationsband stabil sind. Falls die Schaltungen 6 und 7 direkt mit den Spulen S und 6 verbunden, werden die Wellenformungsschaltungen 9 und 10 nicht in der Lage sein, stabile Datenwellen zu erzeugen. Dieses ist so, da ein großer Strom in eine der Gleichrichterschaltungen 6 und 7 fließen wird, was den Strom, der in die andere Gleichrichterschaltung fließt, aufgrund der magnetischen Kopplung zwischen den Spulen 4 und 5 einerseits und den Spulen 1a und 1b des Karten-Lese/Schreibgeräts 1 andererseits reduziert. Um im wesentlichen denselben Strom in die Gleichrichterschaltungen 6 und 7 fließen zu lassen, sind zwei Spannungseinstellschaltungen (nicht gezeigt) an den Ausgängen der Schaltungen 6 bzw. 7 vorgesehen, wie später im Detail beschrieben wird. Diese Spannungseinstellschaltungen ermöglichen, daß die Wellenformungsschaltungen 9 und 10 stabile Datenwellen erzeugen.
Die Spannungseinstellschaltung 8 erzeugt nicht nur die Stromversorgungsspannung VDD, sondern auch ein Rücksetzsignal RS zum Rücksetzen einer Polaritätsdiskriminierungsschaltung 14 und einer CPU 20. Das Rücksetzsignal RS ist ein auf niedrigem Pegel aktives Signal. Es wird auf einen niedrigen Pegel gesetzt, wenn die Stromversorgungsspannung unter die niedrigste Betriebsspannung der internen Schaltungen der IC-Karte P fällt, und es wird auf einen hohen Pegel gesetzt, wenn die Stromversorgungsspannung über eine vorbestimmte Betriebsspannung der internen Schaltungen steigt. Derart wird die CPU 20 zurückgesetzt, wenn die Stromversorgungsspannung unter die niedrigste Betriebsspannung der internen Schaltungen der IC-Karte P fällt, und sie wird gesetzt, wenn die Stromversorgungsspannung über die vorbestimmte Betriebsspannung der internen Schaltungen steigt. Die niedrigste Betriebsspannung ist niedriger als die vorbestimmte Betriebsspannung, um ungefähr 70% der vorbestimmten Betriebsspannung. Nämlich wird die CPU 20 mit einer Hysterese zurückgesetzt.
Genauer gesagt, das Rücksetzsignal RS wird in einen Rücksetztimer 11 eingegeben. Der Rücksetztimer 11 erzeugt ein Systemrücksetzsignal zum Zurücksetzen der CPU 20 und der für die CPU 20 peripheren Schaltungen. Das Systemrücksetzsignal ist ein auf niedrigem Pegel aktives Signal, das auf einen niedrigen Pegel zu derselben Zeit, zu der das Rücksetzsignal RS auf einen niedrigen Pegel fällt, gesetzt wird und das auf einen hohen Pegel gesetzt wird nach dem Ablauf einer vorbestimmten Zeit, nachdem das Rücksetzsignal RS auf den hohen Pegel angestiegen ist. Wenn das Systemrücksetzsignal auf einen niedrigen Pegel fällt, setzt es die CPU 20 und die peripheren Schaltungen derselben zurück.
Die Datenwellen (Datensignale) φ1 und φ2, die durch die Wellenformungsschaltungen 9 und 10 erzeugt werden, werden in eine Demodulationsschaltung 12 eingegeben. Die Schaltung 12 demoduliert die PSK-modulierten Datensignale, die das Karten-Lese/Schreibgerät 1 übertragen hat und die durch die Kopplungsspulen 4 und 5 empfangen worden sind.
Das Systemtaktsignal zum Bestimmen des Betriebszeitablaufs der internen Schaltungen der IC-Karte P kann direkt aus der Datenwelle φ1 oder φ2 erzeugt werden. Die Datenwellen φ1 und φ2 werden auch in eine Taktumschaltschaltung 13 eingegeben. Die Schaltung 13 gibt entweder die Datenwellen φ1 oder die Datenwelle φ2 entsprechend eines Datensignals, das von der Demodulationsschaltung 12 ausgegeben wird, und eines Signals, das eine Änderung in dem Datensignal anzeigt, aus. (Das eine Änderung anzeigende Signal wird später beschrieben.)
Eine der PSK-modulierten Trägerwellen, die durch die Spulen 4 und 5 empfangen worden ist und um 90º phasenverschoben ist, weist eine Einhüllende (d. h., Amplitude) auf, die sich stark ändert, wenn sich die empfangenen Daten ändern. Diese Änderung in der Einhüllenden ist da aufgrund des begrenzten Frequenzbandes für die Kopplungsspulen 4 und 5 der IC-Karte P und außerdem aufgrund des begrenzten Frequenzbandes für den Schwingkreis, der in dem Karten-Lese/Schreibgerät 1 zum Anlegen eines magnetischen Feldes an die Spulen 4 und 5 vorgesehen ist. Es ist daher schwierig, ein kontinuierliches Taktsignal aus nur einer der Datenwellen φ1 und φ2 zu erzeugen. Falls das Signal, das aus einer dieser Wellen erzeugt wird, als das Systemtaktsignal verwendet wird, kann die IC-Karte P einen großen Fehler machen.
Im allgemeinen wird, von zwei PSK-modulierten Wellen, eine, deren Phase zuerst bezüglich der anderen Welle verzögert ist und dann bezüglich der anderen Welle vorauseilt, ihre Amplitude stark reduzieren, was eine Änderung in ihrer Einhüllenden verursacht. Dieses ist der Grund, warum die Taktumschaltschaltung 13 die PSK-modulierte Welle auswählt, deren Phase zuerst bezüglich der anderen PSK-modulierten Welle vorauseilt und dann bezüglich der anderen Welle nacheilt, wodurch ein kontinuierliches Systemtaktsignal geliefert wird. Wie die Schaltung das Systemtaktsignal erzeugt, wird unter Bezugnahme auf die Fig. 2, 3 und 4 erläutert.
Fig. 2 illustriert, wie sich die PSK-modulierten Trägerwellen φ1x und φ2x, die durch die IC- Karte empfangen werden, in der Phase ändern. Wie aus Fig. 2 zu ersehen ist, die Trägerwelle φ1x verzögert sich in der Phase um 90º, von 0º auf 270º, wenn sich der Wert von "0" auf "1" ändert. Andererseits eilt die Trägerwelle φ2x in der Phase um 90º von 90º auf180º vor, wenn sich der Wert von "0" auf "1" ändert. Wenn sich der Wert von "1" auf "0" ändert, eilt die Trägerwelle φ1 · in der Phase um 90º, von 270º auf 0º, vor, wohingegen sich die Trägerwelle φ2x in der Phase um 90º, von 180º auf 90º, verzögert. Die Phasenbeziehung zwischen den Trägerwellen φ1x und φ2x wechselt, wenn sich der Wert ändert. Während der Wert gleich "0" ist, ist die Trägerwelle φ1 um 90º bezüglich der Trägerwelle φ2x verzögert. Umgekehrt eilt, während der Wert gleich "1" ist, die Trägerwelle φ1x um 90º bezüglich der Trägerwelle φ2x voraus. Die Phasenänderungen der Trägerwellen können unterschiedlich durch Austauschen der Positionen der Trägerwellen φ1x und φ2x definiert werden, wie es in Fig. 2 gezeigt ist, oder durch Austauschen der Markierungen des Wertes "0" und des Wertes "1", wie es in Fig. 2 gezeigt ist.
Fig. 3A repräsentiert die Einhüllenden von idealen Trägewellen φ1 · und φ2x, die keinen Einhüllendenänderungen unterlegen haben. Fig. 3B illustriert die Einhüllenden von Trägerwellen φ1x und φ2x, die Einhüllendenänderungen aufgrund des begrenzten Frequenzbandes für den Schwingkreis, der in dem Karten-Lese/Schreibgerät 1 vorgesehen ist, unterworfen wurden. Diese Wellen sind Produkte einer Halbwellengleichrichtung. Zur Vereinfachung der Erklärung sind sie jedoch in den Fig. 3A und 3B dargestellt, als ob sie Produkte einer Vollwellengleichrichtung wären.
Wenn sich der Wert von "0" auf "1" ändert, wird bei der Trägerwelle φ1x, die in der Phase voreilt, die Amplitude nur ein wenig vermindert, wie es in Fig. 3A gezeigt ist, aber nicht so viel, daß die Erzeugung des Taktsignals beeinträchtigt wird.
Wenn die Trägerwelle φ1x zuerst bezüglich der Trägerwelle φ2x verzögert ist und dann bezüglich der Trägerwelle φ2x vorauseilt, nachdem sich der Wert von "0" auf "1" geändert hat, unterliegt sie einer Einhüllendenänderung und ihre Amplitude wird sehr stark vermindert, wie es in Fig. 3B illustriert ist. Es ist unmöglich, ein Taktsignal aus der Trägerwelle φ1x zu erzeugen. Im Gegensatz dazu eilt die Trägerwelle φ2x zuerst bezüglich der Trägerwelle φ1x voraus und wird dann bezüglich der Trägerwelle φ1x verzögert, nachdem sich der Wert von "0" auf "1" geändert hat. Die Trägerwelle φ2x unterliegt einer sehr kleinen Einhüllendenänderung und ihre Amplitude vermindert sich nur sehr wenig, wie in Fig. 3B gezeigt ist. Derart kann ein Taktsignal aus der Trägerwelle φ2x erzeugt werden.
Fig. 4A und 4B sind Zeitablaufdarstellungen, die erläutern, wie die Taktumschaltschaltung 13 eine der Datenwellen φ1 und φ2 auswählt und ein Systemtaktsignal aus der ausgewählten Datenwelle (Datensignal) erzeugt. Die Schaltung 13 empfängt beide Datenwellen φ1 und φ2 und detektiert den Zeitpunkt, an dem sich die beiden Eingangsdaten von "0" auf "1" oder umgekehrt ändern. Auf den Ablauf einer vorbestimmten Zeit ab der detektierten Datenänderung oder zu dem Zeitpunkt, zu dem die Datenphase stabil wird, schaltet die Schaltung 13 die Datenwelle von φ1 zu φ2 oder umgekehrt um. Es ist wünschenswert, die Datenwelle an irgendeinem Zeitpunkt in dem Zeitraum zwischen dem Mittelpunkt zwischen irgendwelchen zwei aufeinanderfolgenden Änderungen in den Daten und der letzteren dieser Änderungen in den Daten umzuschalten. Dieses ist so, da allgemein die Phase der Daten während dieses Zeitraums am stabilsten ist.
Darum wählt die Taktumschaltschaltung 13 die Datenwelle φ1, wenn sich der Wert von "0" auf "1" ändert oder wenn sie ein Datenübertragungssignal des logischen Wertes "1" von der CPU 20 empfängt, und sie wählt die Datenwelle φ2, wenn sich der Wert von "1" auf "0" ändert.
Wie in Fig. 4A gezeigt ist, die Taktumschaltschaltung 13 schaltet die Datenwelle von φ1 auf φ2 beim Ablauf auf einer vorbestimmten Zeit nach der Änderung des Wertes von "1" auf "0". In diesem Fall wird die Zyklusperiode des Systemtaktsignals, d. h. die Datenwelle φ2, um ein Viertel des Originalzykluszeitraums T länger. Das heißt, die Zyklusperiode des Systemtaktsignals ist 1,25 T. Nichtsdestotrotz beeinflußt dieses Systemtaktsignal den Betrieb der CPU 20, die das Signal als Betriebszeitsteuersignal empfängt, überhaupt nicht.
Wie in Fig. 4B gezeigt ist, die Schaltung 13 schaltet die Datenwelle von φ2 auf φ1 beim Ablauf einer vorbestimmten Zeit, nachdem sich der Wert von "0" auf "1" geändert hat, um. In diesem Fall wird auch der Zykluszeitraum des Systemtaktsignals, d. h. die Datenwelle φ1, um ungefähr ein Viertel des Originalzykluszeitraums T länger. Als ein Ergebnis ist das Eingangssignal, das als das Systemtaktsignal ausgewählt wird, immer eines, das eine kleinere Einhüllendenänderung aufweist.
Wie in Fig. 1 gezeigt ist, das demodulierte Datensignal, das von der Demodulationsschaltung 12 ausgegeben wird, wird in die Polaritätsdiskriminierungsschaltung 14 eingegeben. Die Schaltung 14 wird durch einen vorgeschriebenen logischen Pegel (z. B. "0") durch ein Systemrücksetzsignal (auf niedrigen Pegel) zurückgesetzt. Das Datensignal, das ein serielles Datensignal ist, wird über die Schaltung 14 in einen seriellen Schnittstellenabschnitt 15 eingegeben. Die Schaltung 15 wandelt das Datensignal in parallele 16-Bit- oder 32-Bit-Daten synchron mit dem Systemtaktsignal um. Die parallelen Daten können unter der Steuerung der CPU 29 verarbeitet werden.
Die CPU 20 ist über einen Datenbus mit einem ROM 21, einem RAM 22, einem EEPROM 23 und dem seriellen Schnittstellenabschnitt 15 verbunden. Die CPU 20 wird durch das Systemtaktsignal gesteuert, das von der Taktumschaltschaltung 13 ausgegeben wird.
Der ROM 21 speichert Steuerprogramme für die CPU 20. Der RAM 22 ist zum zeitweiligen Speichern von verschiedenen Datengegenständen, die die CPU 20 durch Verarbeiten von Eingangsdaten erzeugt, vorgesehen. Der EEPROM 23 speichert verschiedene Datengegenstände über den Halter der IC-Karte P wie die Identifikationsnummer, die dem Kartenhalter zugeordnet ist, und die persönlichen Daten des Kartenhalters. Die CPU 20 verarbeitet die Daten, die ihr von dem seriellen Schnittstellenabschnitt 15 eingegeben werden, entsprechend den Steuerprogrammen, die in dem ROM 21 gespeichert sind, wodurch verschiedene Datengegenstände erzeugt werden. Die Datengegenstände, die durch die CPU 20 erzeugt werden, werden zeitweilig in dem RAM 22 gespeichert.
Es wird nun erläutert, wie Daten von der IC-Karte P an die Karten-Lese/Schreibvorrichtung 1 übertragen werden. Zuerst werden die Daten an den seriellen Schnittstellenabschnitt 15 unter der Steuerung der CPU 20 geliefert. Der Abschnitt 15 wandelt die Daten in ein serielles Datensignal um. Das Datensignal wird an eine Modulationsschaltung 16 geliefert.
Die Schaltung 16 ändert die Impedanz der Kopplungsspule 5 entsprechend dem seriellen Datensignal. Der Strom, der durch die Spule 1b der Karten-Lese/Schreibvorrichtung 1 fließt, ändert sich, da die Spule 1b magnetisch mit der Spule 5 gekoppelt ist. Derart detektiert die Karten-Lese/Schreibvorrichtung die von der IC-Karte P übertragenen Daten. Die Modulationsschaltung 16 vermindert die Lastimpedanz der Kopplungsspule 5 für den Zeitraum einer halben Zyklusperiode der Trägerwelle. Im allgemeinen genügt es jedoch, die Lastimpedanz der Spule 4 oder der Spule 5 zu ändern oder die Lastimpedanz der beiden Spulen 4 und 5.
Die Kopplungsbedingung zwischen den Spulen 4 und 5 und den Spulen 1a und 1b hängt stark von der positionsmäßigen Beziehung der IC-Karte P und der Karten-Lese/Schreibvorrichtung 1 ab. Um Daten stabil von der IC-Karte P an die Karten-Lese/Schreibvorrichtung 1 zu übertragen, selbst falls sich der Kopplungszustand ändert, werden die Ströme, die von den Halbwellen der Hochfrequenz-Trägerwellen induziert werden, in der vorliegenden Ausführungsform erhöht. Daten können daher stabil übertragen werden, der Leistungsverlust in der IC- Karte P wird minimiert und außerdem wird das S/N-Verhältnis (Signal/Rausch-Verhältnis) der Datensignale erhöht.
Wenn die Lastimpedanz der Kopplungsspule 5 für den halben Zykluszeitraum der Trägerwelle geändert wird, kann sich das Einschaltverhältnis der Datenwelle φ2 ändern. Nichtsdestotrotz bleibt die Phase der Datenwelle φ2 bezüglich der Phase der Datenwelle φ1 unverändert. Die IC-Karte P kann Daten von der Karten-Lese/Schreibvorrichtung empfangen, während Daten an diese übertragen werden. In der IC-Karte P kann ein Systemtaktsignal mit einem gewünschten Einschaltverhältnis zum Übertragen von Daten an die Karten-Lese/Schreibvorrichtung erforderlich sein. Falls es so ist, genügt es, die Datenwelle φ1, die an der Spule 4 empfangen wird, die nicht zum Übertragen von Daten an die Karten-Lese/Schreibvorrichtung 1 verwendet wird, auszuwählen und die Datenwelle φ1 als das Systemtaktsignal zu verwenden. In diesem Fall liefert die CPU 20 an eine ODER-Schaltung 24 ein Signal, das anzeigt, daß Daten von der IC-Karte P zu übertragen sind. Entsprechend dieses Signals wählt die Taktumschaltschaltung 13 die Datenwelle φ1 aus.
Die Komponenten der IC-Karte P werden nun im größeren Detail unter Bezugnahme auf die Fig. 5, 6 und 7 beschrieben. In diesen Figuren sind Komponenten, die identisch zu denjenigen sind, die in Fig. 1 gezeigt sind, mit denselben Bezugszeichen bezeichnet.
Wie in Fig. 5 gezeigt ist, die Gleichrichterschaltung 6 ist eine Brückenschaltung gewöhnlichen Typs, die vier Dioden 6a, 6b, 6c und 6d aufweist. Die Kopplungsspule 4 weist ein Ende, das mit einem Knoten O1 der Kathode der Diode 6a und der Anode der Diode 6b verbunden ist, und das andere Ende, das mit dem Knoten O2 der Kathode der Diode 6c und der Anode der Diode 6d verbunden ist, auf. Der Knoten der Anoden der Dioden 6a und 6c ist mit Masse verbunden. Wenn ein Hochfrequenz-Magnetfeld an die Kopplungsspule 4 angelegt wird, wird eine Wechselspannung zwischen den Enden der Kopplungsspule 4 erzeugt. Die Gleichrichterschaltung 6, oder die Brückenschaltung, richtet die Wechselspannung gleich, wodurch eine Gleichspannung durch eine Vollwellengleichrichtung an den Knoten O3 der Kathoden der Dioden 6b und 6d erzeugt wird.
Wie die Gleichrichterschaltung 6 ist der Gleichrichter 7 eine Brückenschaltung, die aus vier Dioden 7a, 7b, 7c und 7d besteht. Die Kopplungsspule 5 weist ein Ende, das mit dem Knoten O5 der Kathode der Diode 7a und der Anode der Diode 7b verbunden ist, und das andere Ende, das mit dem Knoten 06 der Kathode der Diode 7c und der Anode der Diode 7d verbunden ist, auf. Der Knoten der Anoden der Dioden 7a und 7c ist mit Masse verbunden. Wenn ein Hochfrequenz-Magnetfeld an die Kopplungsspule 5 angelegt wird, wird eine Wechselspannung zwischen den Enden der Kopplungsspule 5 erzeugt. Die Gleichrichterschaltung 7 richtet die Wechselspannung gleich, wodurch eine Gleichspannung durch eine Vollwellengleichrichtung an den Knoten O7 der Kathoden der Dioden 7b und 7d erzeugt wird. Der Knoten O3 der Gleichrichterschaltung 6 ist mit der Source eines p-Kanal-MOSFET 30 (im folgenden einfach als "FET 30" bezeichnet) verbunden, der in der Spannungseinstellschaltung 8 enthalten ist. Der Knoten O7 in der Gleichrichterschaltung 7 ist mit der Source eines p-Kanal- MOSFET 31 (im folgenden einfach als "FET 31" bezeichnet) verbunden, der in der Spannungseinstellschaltung 8 vorgesehen ist.
Die Gleichspannungen, die durch die Gleichrichterschaltungen 6 und 7 erzeugt werden, werden an die Spannungseinstellschaltung 8 angelegt. In der Spannungseinstellschaltung 8 ist das Gate des FET 30 mit dem Drain des n-Kanal-MOSFET 32 (im folgenden als "FET 32" bezeichnet) verbunden. Die Source des FET 32 ist mit einem Ende eines Widerstands 33 verbunden, dessen anderes Ende mit Masse verbunden ist. Der FET 32 und der Widerstand 33 bilden eine Konstantstromschaltung. Das Gate des FET 31 ist mit dem Drain eines n-Kanal- MOSFET 34 (im folgenden als "FET 34" bezeichnet) verbunden. Die Source des FET 34 ist mit einem Ende eines Widerstands 35 verbunden, dessen anderes Ende mit Masse verbunden ist. Der FET 34 und der Widerstand 35 bilden eine Konstantstromschaltung.
Das Gate des FET 32 ist mit dem Gate des FET 34 verbunden. Der Knoten O10 der Gates der FETs 32 und 34 ist mit einem Ende eines Widerstands 36 verbunden, dessen anderes Ende mit der Source des FET 31 verbunden ist. Der Knoten O10 ist außerdem mit dem Drain eines n-Kanal-MOSFET 37 (im folgenden als "FET 37" bezeichnet) verbunden. Die Source des FET 37 ist mit Masse verbunden. Die Widerstände 38 und 39 sind an einem Ende mit dem Gate des FET 37 verbunden. Das andere Ende des Wiederstands 38 ist mit Masse verbunden.
Die Drains der FETs 30 und 31 sind verbunden, einen Knoten O11 bildend. Die Stromversorgungsspannung wird von dem Knoten O11 an ein Ende eines Widerstands 40 angelegt. Das andere Ende des Widerstands 40 ist mit dem nicht-invertierenden Eingang eines Differenzverstärkers 41 und einem Ende eines Widerstands 42 verbunden. Das andere Ende des Widerstands 42 ist mit Masse verbunden. Der invertierende Eingang des Differenzverstärkers 41 ist mit einer Referenzspannungsquelle Vref 43 verbunden. Der Ausgang des Verstärkers 41 ist mit dem anderen Ende des Widerstands 39 verbunden, einen Knoten O20 bildend. Der Knoten O20 ist mit einem Ende eines Widerstands 44 verbunden. Das andere Ende des Widerstands 44 ist mit einem Ende eines Widerstands 45 und außerdem mit dem Gate eines n- Kanal-MOSFET 46 (im folgenden als "FET 46'" bezeichnet) verbunden.
Das Drain des FET 46 ist mit einem Ende eines Widerstands 49 verbunden, dessen anderes Ende mit dem Knoten O11 zum Empfangen der Stromversorgungsspannung verbunden ist. Die Source des FET 46 ist mit Masse verbunden. Das Drain des FET 46 ist mit dem Gate eines n-Kanal-MOSFET 47 (im folgenden als "FET 47" bezeichnet) verbunden. Das Drain des FET 47 ist mit einem Ende eines Widerstands 48 verbunden, dessen anderes Ende mit dem Knoten O11 zum Empfangen der Stromversorgungsspannung verbunden ist. Die Source des FET 47 ist mit Masse verbunden. Das andere Ende des Widerstands 45 ist mit dem Drain des FET 47 verbunden, einen Knoten O21 bildend. Aus dem Knoten O21 wird das Rücksetzsignal RS an den Rücksetztimer 11 ausgegeben.
Wenn die Spannungen, die von den Gleichrichterschaltungen 6 und 7 ausgegeben werden, über die vorbestimmte Betriebsspannung steigen, steigt die Ausgangsspannung des Differenzverstärkers 41, d. h., die Stromversorgungsspannung VDD, auf einen Wert V2, wie es in Fig. 6 illustriert ist. Dieser Wert V2 ist gegeben als:
V2 = (R40 + R42) · Vref/R42
wobei R40 und R42 die Widerstandswerte der Widerstände 40 und 42 sind und Vref die Referenzspannung ist, die von der Spannungsquelle 43 angelegt wird.
Die FETs 37, 34, 32, 30 und 31 arbeiten, wodurch verhindert wird, daß die Ströme, die durch die Gleichrichterschaltungen 6 und 7 ausgegeben werden, zu dem Knoten O11 fließen. Als ein Ergebnis steigt die Gleichspannung an dem Knoten O11 nicht länger an. Die Ausgangsspannung des Referenzverstärkers 41 wird über den Widerstand 44 an die FETs 46 und 47 angelegt, wodurch das Rücksetzsignal RS, das von dem Knoten O21 geliefert wird, auf hohen Pegel ansteigt. Die Stromversorgungsspannung VDD bleibt auf dem Wert V2, solange die Ausgangsspannungen der Gleichrichterschaltungen 6 und 7 ausreichend hoch sind.
Wenn die Spannungen, die von den Gleichrichterschaltungen 6 und 7 ausgegeben werden, abnehmen, kann die Spannung an dem Knoten O11 nicht länger auf dem Wert V2 bleiben.
Die Gatespannung des FET 46 fällt unter ihren Schwellwert. Der FET 46 wird angeschaltet, wodurch das Rücksetzsignal RS sich auf den Wert V1 vermindert, wie in Fig. 6 gezeigt ist. Nämlich wird das Rücksetzsignal RS an den Rücksetztimer 11 ausgegeben.
Danach, wenn die Spannungen, die von den Gleichrichterschaltungen 6 und 7 ausgegeben werden, erneut über den Wert V2 ansteigen, steigt die Ausgangsspannung des Fehlerverstärkers 41 auf hohen Pegel. Gleichzeitig steigt das Rücksetzsignal RS auf hohen Pegel. Als Ergebnis dessen wird der Rücksetzzustand freigegeben.
Auf diese Weise hat der Rücksetzbetrieb der vorliegenden Erfindung eine Hysterese. Derart wird, selbst falls sich die Magnetfelder, die an die Kopplungsspulen 4 und 5 angelegt werden, ändern, was die Stromversorgungsspannung VDD in einem gewissen Ausmaß fluktuieren läßt, die CPU 20 nicht zurückgesetzt. Dieses sichert einen stabilen Betrieb der IC-Karte P.
Jede der Gleichrichterschaltungen 6 und 7 ist unabhängig mit einer Spannungseinstellschaltung versehen. Eine erste Spannungseinstellschaltung ist für die Gleichrichterschaltung 6 vorgesehen und eine zweite Spannungseinstellschaltung ist für den Gleichrichter 7 vorgesehen. Die erste Spannungseinstellschaltung weist den FET 30, einen Widerstand 51, den FET 32 und den Widerstand 33 auf. Die zweite Spannungseinstellschaltung weist den FET 31, einen Widerstand 52, den FET 34 und den Widerstand 35 auf. Beide Spannungseinstellschaltungen werden durch die Ausgangsspannung des Fehlerverstärkers 41 gesteuert. Daher fließen Ströme von im wesentlichen demselben Wert immer durch die Gleichrichterschaltungen 6 und 7, selbst falls die Spulen 1a und 4 magnetisch in einem Zustand gekoppelt sind, der unterschiedlich von dem Zustand ist, in dem die Spulen 1b und 5 magnetisch gekoppelt sind, und die Magnetfelder, die an die Kopplungsspulen 4 und 5 angelegt werden, nicht dieselbe Stärke aufweisen.
Die Trägerwelle φ1x wird von dem Knoten O1 in der Gleichrichterschaltung 6 ausgegeben und an die Wellenformungsschaltung 9 geliefert. Die Wellenformungsschaltung 9 weist einen Kondensator 9a, einen Inverter 9b und einen Widerstand 9c auf. Der Kondensator 9a ist an einem Ende mit dem Knoten O1 verbunden und an dem anderen Ende mit dem Eingang des Inverters 9b und einem Ende des Widerstands 9c verbunden. Der Ausgang des Inverters 9b ist mit dem anderen Ende des Widerstands 9c verbunden, einen Knoten O15 bildend. Ein wellengeformtes Pulssignal, d. h., die Datenwelle φ1, wird von dem Knoten O15 ausgegeben.
Währenddessen wird die Trägerwelle φ2x von dem Knoten O5 in der Gleichrichterschaltung 6 ausgegeben und an die Wellenformungsschaltung 10 geliefert. Die Wellenformungsschaltung 10 weist einen Kondensator 10a, einen Inverter 1 Ob und einen Widerstand 10c auf. Der Kondensator 10a ist an einem Ende mit dem Knoten O5 verbunden und an dem anderen Ende mit dem Eingang des Inverters 10b und einem Ende des Widerstands 10c verbunden. Der Ausgang des Inverters 10b ist mit dem anderen Ende des Widerstands 10c verbunden, einen Knoten 016 bildend. Ein wellengeformtes Pulssignal, d. h., die Datenwelle φ2, wird von dem Knoten 016 ausgegeben.
Wie oben beschrieben wurde, die erste und Spannungseinstellschaltung sind für die Gleichrichterschaltungen 6 bzw. 7 vorgesehen und Ströme von im wesentlichen demselben Wert fließen durch die Schaltungen 6 und 7. Die Datenwellen φ1 und φ2, die von den Gleichrichterschaltungen 9 und 10 ausgegeben werden, sind daher stabil.
Der Rücksetztimer 11, die Demodulationsschaltung 12, die Taktumschaltschaltung 13, und die Polaritätsdiskriminierungsschaltung 14 werden nun im Detail unter Bezugnahme auf Fig. 7 beschrieben.
Der Rücksetztimer 11 weist eine Zählerschaltung 11a, die einen Rücksetzeingangsanschluß aufweist, einen Takteingangsanschluß, einen Dateneingangsanschluß und einen Datenausgangsanschluß auf. Das Rücksetzsignal RS wird an den Rücksetzeingangsanschluß von der Spannungseinstellschaltung 8 geliefert. Die Datenwelle φ2 wird an den Takteingangsanschluß geliefert. Die Stromversorgungsspannung VDD wird an den Dateneingangsanschluß angelegt und ein Signal auf hohem Pegel wird immer an diesen geliefert. Wenn das Rücksetzsignal RS vom hohen Pegel auf niedrigen Pegel fällt, wird der Rücksetztimer 11 zurückgesetzt. Währenddessen erhält das Systemrücksetzsignal aus dem Datenausgangsanschluß den niedrigen Pegel und das System wird zurückgesetzt. Wenn das Rücksetzsignal RS vom niedrigen Pegel auf hohen Pegel ansteigt, wird der Timer 11 aus dem Rücksetzzustand freigegeben und die Zählung der Zählerschaltung 11a erhöht sich, bis sie einen voreingestellten Wert erreicht. Auf den Ablauf der Zeit, die durch den voreingestellten Zählwert des Zählers 11a definiert ist, erhöht sich das Systemrücksetzsignal, das von dem Datenausgangsanschluß ausgegeben wird, auf den hohen Pegel. Als ein Ergebnis wird die CPU 20 aus dem Rücksetzzustand freigegeben.
Die Demodulationsschaltung 12 weist eine Flip-Flop-Schaltung 12a (nachfolgend als "FF- Schaltung 12a" bezeichnet) auf, die einen Dateneingangsanschluß, einen Takteingangsanschluß und einen Datenausgangsanschluß aufweist. Die FF-Schaltung 12a kann leicht die Datenwellen φ1 und φ2, d. h., PSK-modulierte Signale, demodulieren, da die Datenwellen eine Phasendifferenz von 90º aufweisen. Dies ist eine typische Eigenschaft der PSK-Modulation. Die Datenwelle φ1 wird an den Dateneingangsanschluß der FF-Schaltung 12a geliefert und die Datenwelle φ2 wird an den Takteingangsanschluß derselben geliefert. Die FF-Schaltung 12a erzeugt ein demoduliertes Datensignal, das von dem Datenausgangsanschluß ausgegeben wird.
Die Taktumschaltschaltung 13 wird beschrieben. Wie in Fig. 7 gezeigt ist, die Schaltung 13 weist eine FF-Schaltung 13a, eine Exklusiv-ODER-Schaltung 13b (nachfolgend als "EXOR- Schaltung 13b" bezeichnet), eine Zählerschaltung 13c, eine FF-Schaltung 13d, eine ODER- Schaltung 24 und einen Schalter 13e auf. Der Dateneingangsanschluß der FF-Schaltung 13a ist mit dem Datenausgangsanschluß der FF-Schaltung 12a, die in der Demodulationsschaltung 12 eingebaut ist, verbunden. Der Takteingangsanschluß der FF-Schaltung 13a ist verbunden zum Empfangen der Datenwelle φ2. Der Datenausgangsanschluß der FF-Schaltung 12a ist mit einem der Eingänge der EXOR-Schaltung 13b verbunden. Der andere Eingangsanschluß der EXOR-Schaltung 13b ist mit dem Datenausgangsanschluß der FF-Schaltung 12a der Modulationsschaltung 12 verbunden. Daher wird ein Signal, das die Änderung in den empfangenen Daten repräsentiert, von dem Datenausgangsanschluß der FF-Schaltung 12a für die Ein- Zyklus-Periode der EXOR-Schaltung 13b ausgegeben.
Außerdem sind mit dem Datenausgangsanschluß der FF-Schaltung 12a der Demodulationsschaltung 12 der Dateneingangsanschluß der Zählerschaltung 13c und der Dateneingangsanschluß der FF-Schaltung 13d verbunden. Der Takteingangsanschluß der Zählerschaltung 13c ist zum Empfangen der Datenwelle φ2 verbunden, ihr Rücksetzeingangsanschluß ist mit dem Ausgangsanschluß der EXOR-Schaltung 13b verbunden, und ihr Datenausgangsanschluß ist mit dem Takteingangsanschluß der FF-Schaltung 13d verbunden.
Ein Schaltzeitgebersignal wird von dem Datenausgangsanschluß der FF-Schaltung 13d ausgegeben. Das Zeitgebersignal wird erzeugt auf den Ablauf von, wie oben beschrieben wurde, der vorbestimmten Zeit hin, die in der Zählerschaltung 13c voreingestellt ist, gemessen ab dem Moment, in dem die EXOR-Schaltung 13b die Änderung der Daten detektiert hat. Die vorbestimmte Zeit ist so lang wie es nötig ist, daß die Datenphase nach der Änderung in den Daten stabil wird. Nachdem die Datenphase stabil geworden ist, werden die Datenwellen φ1 und φ2 von der einen auf die andere umgeschaltet.
Zum Übertragen von Daten von der IC-Karte P wird die Datenwelle φ1 der Spule 4, die nicht zum Übertragen der Trägerwelle verwendet wird, als das Systemtaktsignal verwendet. In diesem Fall liefert die CPU 20 an den ersten Eingang der ODER-Schaltung 24 ein Signal, das anzeigt, daß Daten von der IC-Karte P übertragen werden, und das Signal, das von der ODER-Schaltung 24 ausgegeben wird, wird in den Schalter 13e als das Schaltzeitgebersignal eingegeben. Der Schalter 13e wählt entweder die Datenwelle φ1 oder die Datenwelle φ2 entsprechend dem Schaltzeitgebersignal aus. Die Datenwelle, die derart ausgewählt wird, wird als das Systemtaktsignal ausgegeben.
Wie in Fig. 7 gezeigt ist, die Polaritätsdiskriminierungsschaltung 14 weist eine FF-Schaltung 14a und eine EXOR-Schaltung 14b auf. Der Dateneingangsanschluß der FF-Schaltung 14a ist mit dem Ausgangsanschluß der FF-Schaltung 12a, die in der Demodulationsschaltung 12 vorgesehen ist, verbunden, ihr Takteingangsanschluß ist zum Empfangen des Systemtaktsignals verbunden, und ihr Ausgangsanschluß ist mit einem Eingangsanschluß der EXOR-Schaltung 14b verbunden. Der andere Eingangsanschluß der EXOR-Schaltung 14b ist mit dem Ausgangsanschluß der FF-Schaltung 12a verbunden. Derart gibt, wenn das Systemrücksetzsignal auf den hohen Pegel ansteigt, die EXOR-Schaltung 14b ein Signal auf einem voreingestellten logischen Pegel aus ihrem Ausgangsanschluß aus.
Unter erneuter Bezugnahme auf Fig. 5, das Datensignal, das aus der Modulationsschaltung 16 ausgegeben wird, wird an das Gate eines n-Kanal-MOSFET 50 (im folgenden als "FET 50" bezeichnet), der in einer Datenübertragungsschaltung eingebaut ist, geliefert. Die Source des FET 50 ist mit Masse verbunden und sein Drain ist mit dem Knoten O6 in der Gleichrichterschaltung 7 verbunden. Der FET 50 ist in dem An-Zustand für die halbe Zyklusperiode der Trägerwelle, in Übereinstimmung mit den zu übertragenden Daten. Wenn der FET 50 angeschaltet ist, verringert sich die Eingangsimpedanz der Empfangsschaltung, die die Spule 5 und die Gleichrichterschaltung 7 enthält. Als ein Ergebnis steigt der Sourcestrom des FET 50 für die halbe Zyklusperiode der Trägerwelle an, d. h., ein Hochfrequenz-Wechselstromsignal. Die Lastimpedanz der Kopplungsspule 1b, die in der Karten-Lese/Schreibvorrichtung 1 eingebaut ist, vermindert sich und der Strom, der in der Spule 1b fließt, erhöht sich. Dieser Anstieg in dem Strom, d. h., die von der IC-Karte P übertragenen Daten, wird in der Karten- Lese/Schreibvorrichtung 1 detektiert.
Wie oben beschrieben worden ist, die vorliegenden Erfindung kann ein kontaktloses Datenaufzeichnungsmedium liefern, das weder eine PLL-Schaltung noch eine Oszillatorschaltung enthält, das dennoch ein stabiles Taktsignal erzeugen kann, dessen interne Schaltungen stabile Betriebsabläufe inklusive Datenempfang und Datenübertragung ausführen können, und das leicht in der Form eines LSI ausgebildet werden kann.

Claims

1. Kontaktloses Datenaufzeichnungsmedium (P), mit internen Schaltungen (20, 21, 22, 23),

einem ersten und einem zweiten Trägerwellenempfangsmittel (4, 5) zum Empfangen einer ersten bzw. einer zweiten Trägerwelle, die in der Phase relativ zueinander verschoben sind,

einem ersten und einem zweiten Stromversorgungsmittel (6, 7) zum Gleichrichten der ersten und der zweiten Trägerwelle, die durch das erste und das zweite Trägerwellenempfangsmittel empfangen worden sind, wodurch Gleichspannungen an die internen Schaltungen angelegt werden, und

einem Spannungseinstellmittel (8) zum Einstellen der Gleichspannungen, die von dem ersten und dem zweiten Stromversorgungsmittel angelegt werden, auf eine Spannung eines vorbestimmten Werts,

gekennzeichnet durch

ein erstes und ein zweites Wellenformungsmittel (9, 10) zum Formen der Wellenformen der ersten und der zweiten Trägerwelle, die durch das erste und das zweite Trägerwellenempfangsmittel empfangen werden, zum Liefern von Taktsignalen,

ein Konstantstrommittel (51, 32, 33, 52, 34, 35) zum Einstellen von Strömen, die von dem ersten und dem zweiten Trägerwellenempfangsmittel (4, 5) zu dem ersten bzw. dem zweiten Stromversorgungsmittel (6, 7) fließen, derart, daß Ströme von im wesentlichen demselben Wert in sowohl dem ersten als auch dem zweiten Stromversorgungsmittel fließen, wodurch das erste und das zweite Wellenformungsmittel die Taktsignale stabil liefern, und

ein Demodulationsmittel (12) zum Demodulieren der ersten und der zweiten Trägerwelle, die Wellenformen aufweisen, die durch das erste und das zweite Wellenformungsmittel geformt sind, wodurch ein Datensignal erzeugt wird.

2. Aufzeichnungsmedium nach Anspruch 1, gekennzeichnet durch eine Rücksetzschaltung zum Rücksetzen der internen Schaltungen (46, 47), wenn die Gleichspannungen, die von dem ersten und dem zweiten Stromversorgungsmittel angelegt werden, unter die niedrigste Betriebsspannung für die internen Schaltungen abfallen, und zum Aktivieren der internen Schaltungen, wenn die Gleichspannungen über eine vorbestimmte Betriebsspannung für die internen Schaltungen ansteigen, wobei die niedrigste Betriebsspannung niedriger als die vorbestimmte Betriebsspannung ist.

3. Aufzeichnungsmedium nach Anspruch 1 oder 2, gekennzeichnet durch ein Detektionsmittel (13a, 13b) zum Detektieren einer Änderung in einem Datenwert des Datensignals, das durch das Demodulationsmittel erzeugt wird, und ein Auswahlmittel zum Auswählen von einer der ersten und zweiten Trägerwellen, die Wellenformen aufweisen, die durch das erste und das zweite Wellenformungsmittel geformt sind, als das Taktsignal in Übereinstimmung mit der Änderung in dem Datenwert, die durch das Detektionsmittel detektiert worden ist, wodurch das Taktsignal stabil geliefert wird.

4. Aufzeichnungsmedium nach einem der Ansprüche 1 bis 3, bei dem

das erste und das zweite Trägerwellenempfangsmittel jeweils eine Eingangsimpedanz, die als eine Last der externen Vorrichtung fungiert, aufweisen, und

ein Datenübertragungsmittel (50) zum Übertragen von Daten von dem Medium an die externe Vorrichtung durch Ändern der Eingangsimpedanz entsprechend der Daten, um dadurch die Lastimpedanz zu ändern, so daß die externe Vorrichtung in die Lage versetzt wird, eine Änderung in der Last zu detektieren, um die übertragenen Daten zu detektieren, vorgesehen ist.

5. Aufzeichnungsmedium nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß

das Detektionsmittel ein zweites Detektionsmittel (13a, 13b) zum Detektieren eines Zeitpunkts der Änderung des Datensignals, daß durch das Demodulationsmittel erzeugt wird, aufweist, und

das Auswahlmittel ein zweites Auswahlmittel (13c) zum Auswählen von einer der ersten und zweiten Trägerwellen, bei der eine Datenänderung nicht detektiert wird, in Übereinstimmung mit dem Datenwert, der geändert worden ist, als das Taktsignal beim Ablauf eines vorbestimmten Zeitraums, nach dem das zweite Detektionsmittel die Änderung in dem Datenwert detektiert hat, aufweist.

6. Aufzeichnungsmedium nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Datenübertragungsmittel ein Mittel (20) zum Vermindern der Eingangsimpedanz von einem der ersten und zweiten Trägerwellenempfangsmittel für eine halbe Schwingungsperiode der Trägerwellen aufweist.

7. Aufzeichnungsmedium nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß

das Datenübertragungsmittel ein zweites Datenübertragungsmittel (20) zum Übertragen von dem Medium an die externe Vorrichtung unter Verwendung von einem der ersten und zweiten Trägerwellenempfangsmittel aufweist, und

ein Steuermittel (20) zum Steuern des Auswahlmittels derart, daß das Auswahlmittel die Trägerwelle auswählt, die das Trägerwellenempfangsmittel, das in dem zweiten Datenübertragungsmittel nicht verwendet wird, empfängt, wenn das zweite Datenübertragungsmittel Daten überträgt, vorgesehen ist.

8. Kontaktloses Datenaufzeichnungsmedium nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß

die Rücksetzschaltung ein erstes Rücksetzmittel (11a) zum Aktivieren der internen Schaltungen auf den Ablauf einer vorbestimmten Zeit von dem Zeitpunkt an, wenn die Gleichspannung über die vorbestimmte Betriebsspannung für die internen Schaltungen ansteigt, aufweist.