DE69431500T2

DE69431500T2 - Geringem Leistungsverbraucheinchipmikrorechner mit mehreren peripheren Schaltkreisen

Info

Publication number: DE69431500T2
Application number: DE69431500T
Authority: DE
Inventors: Hiroshi Katsuta; Yusuke Tokeida
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1993-07-12
Filing date: 1994-07-12
Publication date: 2003-06-18
Anticipated expiration: 2014-07-13
Also published as: JP2636691B2; JPH0728549A; EP0634715A1; KR0142033B1; KR950003989A; DE69431500D1; EP0634715B1; US5511013A

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Einchip-Mikrocomputer mit einer Vielzahl von peripheren Schaltungen, die zusammen mit einer Zentralverarbeitungseinheit und anderem auf einem einzelnen Chip integriert sind, und genauer gesagt einen Einchip-Mikrocomputer dieses Typs mit niedrigem Leistungsverbrauch.

Beschreibung des zugehörigen Standes der Technik

Bei Einchip-Mikrocomputern für allgemeine Zwecke sind nicht nur eine Zentralverarbeitungseinheit (CPU) und Speicher, sondern auch verschiedene Arten von peripheren Schaltungen, einschließlich eines A/D-Wandlers, eines D/A-Wandlers, eines Zeitgebers, einer seriellen Schnittstelle und anderer zum Erfüllen verschiedener Anwendungen, auf einem einzelnen Chip ausgebildet.
Signale zum Steuern dieser verschiedener Arten von peripheren Schaltungen, die auf dem Mikrocomputerchip ausgebildet sind, enthalten ein Taktsignal, das in einem Taktgenerator erzeugt wird, zum Steuern einer Betriebszeit jeder peripheren Schaltung, und ein Tast(ungs)signal, das in der CPU erzeugt wird, zum Steuern einer Zeitgabe einer Daten-Lese/Schreib-Operation zu den peripheren Schaltungen.
Nimmt man Bezug auf Fig. 1, ist dort ein Blockdiagramm eines Beispiels eines herkömmlichen Mikrocomputers mit vier peripheren Schaltungen gezeigt.
Beim in Fig. 1 gezeigten Mikrocomputer erzeugt ein Taktgenerator 1 ein Taktsignal 2, das bedingungslos und allgemein zu einer Zentralverarbeitungseinheit (CPU) 3 und allen vier peripheren Schaltungen 41, 42, 43 und 44 zugeführt wird. Das Taktsignal 2 wird als Zeitreferenz verwendet, auf deren Basis die Betriebsreihenfolge bezüglich der Zeit und die Betriebs bzw. Operationszeit der CPU 3 und der vier peripheren Schaltungen 41, 42, 43 und 44 bestimmt werden.
Die CPU 3 und die vier peripheren Schaltungen 41, 42, 43 und 44 sind über einen Adressen/Daten-Bus 5 miteinander gekoppelt, und die CPU 3 führt ein Tastsignal 6 zu allen vier peripheren Schaltungen 41, 42, 43 und 44 zum Zwecke eines Steuerns einer Zeitgabe der Daten-Lese/Schreib-Operation zu den peripheren Schaltungen 41, 42, 43 und 44 zu. Demgemäss wird die Zeitgabe der Daten- Lese/Schreib-Operation der CPU 3 zu den peripheren Schaltungen 41, 42, 43 und 44 durch dieses Tastsignal 6 bestimmt.
Wie es oben angegeben ist, enthält der herkömmliche Mikrocomputer für allgemeine Zwecke allgemein eine Vielzahl von peripheren Schaltungen von verschiedenen Typen, die auf dem einzelnen Chip ausgebildet sind, um es möglich zu machen, dass der Mikrocomputer bei unterschiedlichen Anwendungen verwendet wird. Tatsächlich werden jedoch dann, wenn dieser Mikrocomputer für allgemeine Zwecke in einem tatsächlichen Anwendungssystem verwendet wird, nicht notwendigerweise alle peripheren Schaltungen, die auf dem Mikrocomputerchip ausgebildet sind, verwendet.
Daher bedeutet ein unbedingtes unaufhörliches Anlegen des Takts 2 und des Tastsignals 6 in Bezug auf alle peripheren Schaltungen, dass der Takt und das Tastsignal an die peripheren Schaltungen angelegt werden, die beim tatsächlichen Anwendungssystem nicht verwendet werden, und daher wird elektrische Leistung auf verschwenderische Weise verbraucht.
Die offengelegte japanische Patentanmeldungsveröffentlichung JP-A-60-195631 hat ein Datenverarbeitungssystem offenbart, das zum Reduzieren eines verschwenderischen Verbrauchs an elektrischer Leistung konfiguriert ist. Dieses Datenverarbeitungssystem ist aufgebaut, um ein Taktsignal zu peripheren Schaltungen gemäß einem Steuersignal von einer CPU selektiv zuzuführen. Zu diesem Zweck wird das Taktsignal an jede der peripheren Schaltungen über ein entspre chendes UND-Gatter angelegt, das durch das von der CPU zugeführte Steuersignal gesteuert wird.
Bei einer Initialisierung eines Datenverarbeitungsprogramms werden die Steuersignale, die jeweils zu den peripheren Schaltungen zuzuführen sind, die beim aktuellen Anwendungssystem nicht verwendet werden, auf "0" eingestellt bzw. gesetzt, so dass das Anlegen des Takts an die peripheren Schaltungen, die nicht zu verwenden sind, verhindert wird, und andererseits werden die Steuersignale, die jeweils zu den peripheren Schaltungen zuzuführen sind, die beim aktuellen Anwendungssystem verwendet werden, auf "1" eingestellt bzw. gesetzt, so dass der Takt zu den peripheren Schaltungen zugeführt wird, die zu verwenden sind.
Weiterhin hat die offengelegte japanische Patentanmeldungsveröffentlichung JP-A-61-285521 einen Mikrocomputer mit niedrigem Leistungsverbrauch vorgeschlagen, der ein Gatter zum Ein-Aus-Steuern des Anlegens eines Takts an periphere Schaltungen enthält, die mit dem Mikrocomputer gekoppelt sind, und eine Taktsignal- Steuereinrichtung zum Versetzen des oben angegebenen Gatters in einen Aus- Zustand wenn eine jeweilige periphere Schaltung aktuell nicht arbeitet, und zum Öffnen des oben angegebenen Gatters nur dann, wenn eine jeweilige periphere Schaltung tatsächlich arbeitet, so dass der Takt tatsächlich zu den peripheren Schaltungen zugeführt wird. Somit werden die peripheren Schaltungen auf der Basis eines Programms gesteuert, um selektiv in den Betriebszustand versetzt zu werden.
Weiterhin wird zu einer bestimmten Zeit ein Rücksetzsignal an eine bestimmte periphere Schaltung angelegt, so dass es bei einer peripheren Schaltung von dem Typ, der einen Takt zum Zwecke eines Beibehaltens eines initialisierten Zustands nach einem Rücksetzen erfordert, möglich ist, den elektrischen Leistungsverbrauch zu reduzieren, der durch das Anlegen eines Takts nach der Rücksetzeingabe verursacht wird, bis die periphere Schaltung tatsächlich verwendet wird, wodurch ein Computer mit niedrigem Leistungsverbrauch realisiert werden kann.
Zusätzlich zeigt die offengelegte japanische Patentanmeldungsveröffentlichung JP-A-64-86224 eine Standby-Schaltung für einen Mikrocomputer, die so konfiguriert ist, dass nicht nur eine CPU, sondern auch periphere Schaltungen selektiv angehalten werden können, wenn das System in einen Standby-Mode versetzt wird, indem ein Takt-Stopp-Befehl im Verlauf einer Programmausführung durch eine CPU aus geführt wird. Zu diesem Zweck ist eine periphere Hardware-Steuerschaltung vorgesehen, die Hardware-Stopp-Information empfängt, die im Takt-Stopp-Befehl von der CPU enthalten ist, und ein Takt-Stopp-Signal selektiv zu einer Vielzahl von peripherer Hardware zuführt, und zwar zum Zwecke eines Reduzierens des elektrischen Leistungsverbrauchs im Standby-Mode.
Andererseits ist es sehr signifikant bzw. wichtig, den Leistungsverbrauch des Mikrocomputers zu reduzieren, und zwar insbesondere bei einer batteriezellenbetriebenen, mikrocomputergesteuerten, kleinen Vorrichtung, wie beispielsweise einem tragbaren Telefon und einer tragbaren Kamera.
Bei dem in Fig. 1 gezeigten Mikrocomputer ist deshalb, weil der Takt und das Tastsignal zu den peripheren Schaltungen zugeführt werden, die im tatsächlichen Anwendungssystem niemals verwendet werden, der verschwenderische Verbrauch an elektrischer Leistung unvermeidbar. Jedoch sind alle Datenverarbeitungssysteme, die in den oben angegebenen japanischen Patentanmeldungsveröffentlichungen zum Überwinden dieses Nachteils vorgeschlagen sind, so aufgebaut, dass zum Realisieren eines niedrigen Leistungsverbrauchs das Anlegen des Takts an die peripheren Schaltungen gemäß einem Programm der CPU Ein/Ausgesteuert wird. Jedoch ist es tatsächlich schwierig, die Einstellung der Verwendung oder Nichtverwendung einer jeweiligen peripheren Schaltung auf einfache Weise zu ändern, da es zu einer Möglichkeit eines Fehlers im Programm führt, und somit bezüglich des programmierten Betriebs, und es daher eine Möglichkeit eines Verlusts an Zuverlässigkeit beim System gibt. In der Tat gibt es nahezu keinen Fall, in welchem die im System verwendeten peripheren Schaltungen im Verlauf einer Programmausführung dynamisch umgeschaltet werden.
Weiterhin ist das Verfahren zum Reduzieren des Verbrauchs an elektrischer Leistung, der durch den Takt verursacht wird, der zum Beibehalten des initialisierten Zustands erforderlich ist, indem die Rücksetzeingabe bei einer programmierten Operation realisiert wird und der in den peripheren Schaltungen verwendete Takt ausgeschaltet wird, auf nur beschränkte periphere Schaltungen effektiv, für die der Takt zum Beibehalten des initialisierten Zustands nur dann erforderlich ist, wenn begonnen wird, den Mikrocomputer zu verwenden oder zu betreiben. Daher kann kein großer Vorteil erwartet werden, wenn das Gesamte des Mikrocomputers betrachtet wird und wenn das Gesamte der Anwendungszeit betrachtet wird.
Zusätzlich sind alle oben angegebenen Datenverarbeitungssysteme mit niedrigem Leistungsverbrauch aufgebaut, um nur ein Anlegen des Takts an die peripheren Schaltungen Ein-Aus zu steuern, und daher zum unbedingten unaufhörlichen Zuführen von verschiedenen Tastsignalen zu einem Adressenregister, Datenregistern und ähnlichen. Deshalb kann der Verbrauch an elektrischer Leistung nicht zufriedenstellend reduziert werden.
Weiterhin resultiert ein Vorsehen eines speziellen Taktstopp-Steuerbefehls zum Steuern des Stoppens eines Anlegens des Takts an die peripheren Schaltungen im Programm in einer Erhöhung von Schaltungselementen, wie beispielsweise eines Befehlsdecodierers in der CPU.
Ähnliche Techniken sind in Patent Abstracts of Japan, vol. 12, no. 380 (P-769) und in Patent Abstracts of Japan, vol. 10, no. 52 (P-432) offenbart.

Zusammenfassung der Erfindung

Demgemäss ist es eine Aufgabe der vorliegenden Erfindung, einen Einchip- Mikrocomputer zu schaffen, der den oben angegebenen Defekt des herkömmlichen überwunden hat.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Einchip- Mikrocomputer zu schaffen, der eine Vielzahl von peripheren Schaltungen hat und zum Steuern eines Anlegens des Takts und des Tastsignals an die peripheren Schaltungen fähig ist, ohne einen Programmbefehl zu verwenden, um es möglich zu machen, ein sehr zuverlässiges System mit niedrigem Leistungsverbrauch aufzubauen.
Die vorliegende Erfindung ist im unabhängigen Anspruch 1 definiert. Bevorzugte Ausführungsbeispiele sind in den abhängigen Ansprüchen 2-9 beschrieben.
Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen klar werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm eines Beispiels eines herkömmlichen Mikrocomputers mit vier peripheren Schaltungen;
Fig. 2 ist ein Blockdiagramm eines ersten Ausführungsbeispiels des Mikrocomputers gemäß der vorliegenden Erfindung;
Fig. 3 stellt Auswahlinformation dar, die im Mikrocomputer gemäß der vorliegenden Erfindung verwendet wird; und
Fig. 4 ist ein Blockdiagramm eines zweiten Ausführungsbeispiels des Mikrocomputers gemäß der vorliegenden Erfindung.

Beschreibung der bevorzugten Ausführungsbeispiele

Nimmt man Bezug auf Fig. 2, ist dort ein Blockdiagramm eines ersten Ausführungsbeispiels des Mikrocomputers gemäß der vorliegenden Erfindung gezeigt. In Fig. 2 sind Elementen, die gleich denjenigen sind, die in Fig. 1 gezeigt sind, dieselben Bezugszeichen zugeteilt, und deren Erklärung wird zur Vereinfachung der Beschreibung weggelassen.
Das gezeigte Ausführungsbeispiel enthält vier spezielle externe Anschlüsse 71, 72, 73 und 74, die jeweils für die vier peripheren Schaltungen 41, 42, 43 und 44 vorgesehen sind. Jeder der externen Anschlüsse wird zum Zuführen von Auswahlinformation für eine entsprechende periphere Schaltung verwendet. Beispielsweise dann, wenn die entsprechende periphere Schaltung in einem Anwendungssystem zu verwenden ist, nimmt die Auswahlinformation einen logischen Wert "1" an, und dann, wenn die entsprechende periphere Schaltung nicht in dem Anwendungssystem zu verwenden ist, nimmt die Auswahlinformation einen logischen Wert "0" an.
Der externe Anschluss 71 ist mit einem Eingang von jedem von vier UND-Gattern 91, 101, 111 und 121 verbunden, von welchen jedes seinen Ausgang mit der peripheren Schaltung 41 verbunden hat. Der andere Eingang des UND-Gatters 91 ist angeschlossen, um das Taktsignal 2 vom Taktgenerator 1 zu empfangen, und die jeweiligen anderen Eingänge der UND-Gatter 101, 111 und 121 sind angeschlossen, um jeweils drei unterschiedliche Tastsignale 61, 62 und 63 zu empfangen, die in der CPU 3 erzeugt werden. Der externe Anschluss 72 ist mit einem Eingang von jedem von vier UND-Gattern 92, 102, 112 und 122 verbunden, von welchen jedes seinen Ausgang mit der peripheren Schaltung 42 verbunden hat. Der andere Eingang des UND-Gatters 92 ist angeschlossen, um das Taktsignal 2 zu empfangen, und die jeweiligen anderen Eingänge der UND-Gatter 102, 112 und 122 sind angeschlossen, um jeweils die Tastsignale 61, 62 und 63 zu empfangen.
Gleichermaßen ist der externe Anschluss 73 mit einem Eingang von jedem von vier UND-Gattern 93, 103, 113 und 123 verbunden, von welchen jedes seinen Ausgang mit der peripheren Schaltung 43 verbunden hat. Der andere Eingang des UND- Gatters 93 ist angeschlossen, um das Taktsignal 2 zu empfangen, und die jeweiligen anderen Eingänge der UND-Gatter 103, 113 und 123 sind angeschlossen, um jeweils die Tastsignale 61, 62 und 63 zu empfangen. Zusätzlich ist der externe Anschluss 74 mit einem Eingang von jedem von vier UND-Gattern 94, 104, 114 und 124 verbunden, von welchen jedes seinen Ausgang mit der peripheren Schaltung 44 verbunden hat. Der andere Eingang des UND-Gatters 94 ist angeschlossen, um das Taktsignal 2 zu empfangen, und die jeweiligen anderen Eingänge der UND- Gatter 104, 114 und 124 sind angeschlossen, um jeweils die Tastsignale 61, 62 und 63 zu empfangen.
Nimmt man Bezug auf Fig. 3, ist dort eine Bit-Struktur der Auswahlinformation gezeigt, die allgemein mit einem Bezugszeichen 8 bezeichnet ist. Die Auswahlinformation ist zusammengesetzt aus einem ersten Bit 81, das eine Verwendung/Nichtverwendung der peripheren Schaltung 41 anzeigt, einem zweiten Bit 82, das eine Verwendung/Nichtverwendung der peripheren Schaltung 42 anzeigt, einem dritten Bit 83, das eine Verwendung/Nichtverwendung der peripheren Schaltung 43 angezeigt, und einem vierten Bit 84, das eine Verwendung/Nichtverwendung der peripheren Schaltung 41 anzeigt. Daher bedeutet es dann, wenn das erste Bit 81 auf dem logischen Wert "1" ist, eine Verwendung der peripheren Schaltung 41, und wenn das erste Bit 81 auf dem logischen Wert "0" ist, bedeutet dies eine Nichtverwendung der peripheren Schaltung 41.
Die jeweiligen Bits der Auswahlinformation 8 können durch Verbinden jedes der externen Anschlüsse 71, 72, 73 und 74 mit entweder einer Spannungsversorgungsspannung 13 (Vcc) oder Erde 14 auf einer Anwender-Systemleiterplatte bestimmt und zugeteilt werden, wenn ein Anwendungssystem, das den gezeigten Mikrocomputer verwendet, durch einen Anwender aufgebaut wird. Wenn der exter ne Anschluss mit der Spannungsversorgung 13 verbunden ist, ist die Auswahlinformation des logischen Werts "1" zugeteilt, und wenn der externe Anschluss auf Erde 14 gelegt ist, ist die Auswahlinformation des logischen Werts "0" zugeteilt. Beim gezeigten Ausführungsbeispiel sind die externen Anschlüsse 72 und 74 mit der Spannungsversorgung 13 verbunden und sind die externen Anschlüsse 71 und 73 auf Erde 14 gelegt.
Somit wird der durch den Taktgenerator 1 erzeugte Takt 2 zu den peripheren Schaltungen 41, 42, 43 und 44 jeweils über die UND-Gatter 91, 92, 93 und 94 zugeführt, die jeweils durch die speziellen externen Anschlüsse 712, 72, 73 und 74 gesteuert werden. Daher halten die auf den logischen Wert "0" eingestellten externen Anschlüsse die entsprechenden UND-Gatter in einem geschlossenen Zustand, so dass der Takt nicht zu den entsprechenden peripheren Schaltungen zugeführt wird. Andererseits halten die auf den logischen Wert "1" eingestellten externen Anschlüsse die entsprechenden UND-Gatter in einem offenen Zustand, so dass der Takt zu den entsprechenden peripheren Schaltungen zugeführt wird.
Andererseits sind die CPU 3 und die jeweiligen peripheren Schaltungen 41, 42, 43 und 44 über den Adressen/Daten-Bus 5 miteinander gekoppelt. Jede der peripheren Schaltungen 41, 42, 43 und 44 enthält eine Vielzahl von Registern (nicht gezeigt), denen jeweils eine Identifikationsadresse zum Bestimmen eines Registers zugeteilt ist. Diese Register werden zum Einstellen eines Betriebszustands der peripheren Schaltung, zum Speichern von Anfangsdaten und für andere Zwecke verwendet. Die in der CPU 3 erzeugten Tastsignale 61, 62 und 63 enthalten ein Adressen-Zwischenspeicherungssignal 61, ein Datenlesesignal 62 und ein Datenschreibsignal 63.
Das Adressen-Zwischenspeicherungssignal 61 wird zum Steuern einer Zeitgabe verwendet, bei welcher eine Adresse zum Bestimmen eines Registers in der peripheren Schaltung in eine jeweilige periphere Schaltung vom Adressen/Daten-Bus 5 bei der Daten-Lese/Schreib-Operation geholt wird. Das Datenlesesignal 62 wird zum Steuern einer Zeit verwendet, bei welcher ein Inhalt eines bestimmten Registers in der peripheren Schaltung zum Adressen/Daten-Bus 5 ausgelesen wird. Das Datenschreibsignal wird zum Steuern einer Zeit verwendet, zu welcher ein bestimmtes Register in der peripheren Schaltung mit einem Inhalt des Adressen/Daten-Busses 5 beschrieben wird.
Wie es oben angegeben ist, wird das Adressen-Zwischenspeicherungssignal 61 zu den peripheren Schaltungen 41, 42, 43 und 44 jeweils über die UND-Gatter 101, 102, 103 und 104 zugeführt, die jeweils durch die speziellen externen Anschlüsse 71, 72, 73 und 74 gesteuert werden. Das Datenlessignal 62 wird zu den peripheren Schaltungen 41, 42, 43 und 44 jeweils über die UND-Gatter 111, 112, 113 und 114 zugeführt, die auch jeweils durch die speziellen externen Anschlüsse 71, 72, 73 und 74 gesteuert werden. Weiterhin wird das Datenschreibsignal 63 zu den peripheren Schaltungen 41, 42, 43 und 44 jeweils über die UND-Gatter 121, 122, 123 und 124 zugeführt, die auch jeweils durch die speziellen externen Anschlüsse 71, 72, 73 und 74 gesteuert werden.
Daher halten die auf den logischen Wert "0" eingestellten externen Anschlüsse die entsprechenden UND-Gatter in einem geschlossenen Zustand, so dass keines der Tastsignale zu den entsprechenden peripheren Schaltungen zugeführt wird. Andererseits halten die auf den logischen Wert "1" eingestellten externen Anschlüsse die entsprechenden UND-Gatter in einem offenen Zustand, so dass die Tastsignale zu den entsprechenden peripheren Schaltungen zugeführt werden können.
Beim gezeigten Beispiel blockieren die auf den logischen Wert "0" eingestellten externen Anschlüsse 71 und 73 die entsprechenden UND-Gatter 91, 101, 111 und 121 und 93, 103, 113 und 123, so dass keines von dem Takt 2 und den Tastsignalen 61, 62 und 63 zu den entsprechenden peripheren Schaltungen 41 und 43 zugeführt wird. Andererseits halten die auf den logischen Wert "1" eingestellten externen Anschlüsse 71 und 73 die entsprechenden UND-Gatter 92, 102, 112 und 122 und 94, 104, 114 und 123 im offenen Zustand, so dass der Takt 2, das Adressen- Zwischenspeicherungssignal 61, das Datenlesesignal 62 und das Datenschreibsignal 63 zu den entsprechenden peripheren Schaltungen 42 und 44 zugeführt werden können.
Beim oben angegebenen ersten Ausführungsbeispiel ist es dann, wenn ein Anwendungssystem durch einen Anwender aufgebaut wird, wenn die jeweiligen Bits der speziellen externen Anschlüsse 71, 72, 73 und 74 durch den Anwender eingestellt werden, möglich, die peripheren Schaltungen im voraus so auszuwählen, dass ihnen der Takt 2 und die Tastsignale 61, 62 und 63 zugeführt werden. Eine Auswahl oder eine Bestimmung der Verwendung/Nichtverwendung der jeweiligen peripheren Schaltungen 41, 42, 43 und 44, nämlich der an die speziellen externen Anschlüsse 71, 72, 73 und 74 angelegten Auswahlbits, wird im selben Anwendungssystem normalerweise nicht geändert.
Nimmt man Bezug auf Fig. 4, ist dort ein Blockdiagramm eines zweiten Ausführungsbeispiels des Mikrocomputers gemäß der vorliegenden Erfindung gezeigt. In Fig. 4 sind Elementen, die gleich denjenigen sind, die in Fig. 2 gezeigt sind, dieselben Bezugszeichen zugeteilt, und deren Erklärung wird zur Vereinfachung der Beschreibung weggelassen.
Wie es aus einem Vergleich zwischen den Fig. 2 und 4 klar wird, ist ein Register 17 mit einem ersten Bit 171, einem zweiten Bit 172, einem dritten Bit 173 und einem vierten Bit 174 anstelle der externen Anschlüsse 71, 72, 73 und 74 beim ersten Ausführungsbeispiel vorgesehen. Das Register 17 ist mit vier Bits des Adressen/Daten-Busses 5 gekoppelt, der mit einem externen Anschluss 16 gekoppelt ist, und wird über einen Rücksetzanschluss 15 auf eine derartige Weise gesteuert, dass dann, wenn ein System durch Aktivieren des Rücksetzanschlusses 15 rückgesetzt wird, die ersten bis vierten Bits 81, 82, 83 und 84 der Auswahlinformation 8 über den externen Anschluss 16 gelesen werden und jeweils auf die ersten bis vierten Bis 171, 172, 173 und 174 des Registers 17 eingestellt werden.
Beim zweiten Ausführungsbeispiel wird der externe Anschluss 16 zum Lesen der Auswahlinformation 8, die die Verwendung/Nichtverwendung der jeweiligen peripheren Schaltungen 41, 42, 43 und 44 anzeigt, nur zur Zeit eines Rücksetzens verwendet. In einem Zustand, der ein anderer als das Rücksetzen ist, wird der externe Anschluss 16 als ein externer Adressen/Daten-Anschluss für den Adressen/Daten-Bus verwendet, um es für die CPU 3 möglich zu machen, auf eine externe Vorrichtung des Mikrocomputers zuzugreifen, wie beispielsweise auf einen Speicher, eine Eingabe/Ausgabe-Vorrichtung und andere. Daher kann deshalb, weil die Anschlussfunktion multiplext ist, eine Gesamtanzahl von Anschlüssen des Mikrocomputers reduziert werden.
Ein Betrieb des zweiten Ausführungsbeispiels ist derselbe wie derjenige des ersten Ausführungsbeispiels, mit Ausnahme des Betriebs zum Einstellen des Registers 17. Daher wird eine weitere Erklärung des Betriebs des zweiten Ausführungsbeispiels weggelassen werden.
Somit ist es beim zweiten Ausführungsbeispiel durch Bestimmen der Auswahlinformation 8, die zur Zeit eines Rücksetzens des Mikrocomputers zum Register 17 zuzuführen ist, möglich, die peripheren Schaltungen auszuwählen, zu welchen der Takt 2 und die Tastsignale 61, 62 und 63 zuzuführen sind, was gleich dem ersten Ausführungsbeispiel ist. In diesem Zusammenhang wird das Verwenden/Nichtverwenden der jeweiligen peripheren Schaltungen 41, 42, 43 und 44, das zur Zeit des Rücksetzens bestimmt wird, nämlich der logische Wert "1" oder "0" der jeweiligen Bits 71, 72, 73 und 74 des Registers 17, die zur Zeit des Rücksetzens eingestellt werden, bis zu einem nächsten Rücksetzen nicht geändert.
Bei den oben angegebenen Ausführungsbeispielen sind die vier peripheren Schaltungen zusammen mit dem Mikrocomputer integriert. Jedoch wird es Fachleuten auf dem Gebiet klar sein, dass die vorliegende Erfindung auf Mikrocomputer mit mehr als vier peripheren Schaltungen angewendet werden kann.
Beispielsweise soll angenommen sein, dass ein Mikrocomputer zehn periphere Schaltungen (einschließlich Zeitgebern, A/D-Wandlern, D/A-Wandlern, etc.) enthält und fünf periphere Schaltungen der zehn peripheren Schaltungen bei einem aktuellen Anwendungssystem nicht verwendet werden. Wenn verhindert wird, dass der Takt und die Tastsignale zu den nicht zu verwendenden fünf peripheren Schaltungen zugeführt werden, kann der Leistungsverbrauch in Zusammenhang mit den peripheren Schaltungen im Vergleich mit einem Fall, in welchem der Takt und die Tastsignale zu allen zehn peripheren Schaltungen zugeführt werden, die auf dem Mikrocomputerchip integriert sind, um etwa 50% reduziert werden. Dieser Reduktionseffekt an Leistungsverbrauch wird groß, wenn die Anzahl oder der Anteil der peripheren Schaltungen, die nicht zu verwenden sind, groß wird.
Bei der vorliegenden Erfindung ist deshalb, weil nicht nur der Takt, sondern auch die Tastsignale davon abgehalten werden, zu den peripheren Schaltungen zugeführt zu werden, die nicht zu verwenden sind, zusätzlich der Reduktionseffekt bezüglich eines Leistungsverbrauchs größer als im Fall eines Verhinderns eines Anlegens von nur dem Takt.
Weiterhin ist sie aufgebaut, um über die externen Anschlüsse die Zufuhr und Nichtzufuhr des Takts und der Tastsignale zu den jeweiligen peripheren Schaltungen selektiv einzustellen. Alternativ dazu ist sie aufgebaut, um nur einmal die Zufuhr und Nichtzufuhr des Takts und der Tastsignale zu den jeweiligen peripheren Schal tungen selektiv einzustellen, und zwar mittels der Speichereinrichtung (wie beispielsweise des Registers), die zur Zeit des Rücksetzens auf der Basis der Verwendung/Nichtverwendungs-Information der peripheren Schaltungen eingestellt wird. Daher ist es deshalb, weil das Einstellen der Zufuhr bezüglich des Takts und der Tastsignale zu den jeweiligen peripheren Schaltungen nicht mittels eine Programms geändert werden kann, möglich, eine Möglichkeit einer Fehlfunktion zu Null (0) zu machen, die durch Ändern des Programms verursacht wird. Demgemäss kann eine Zuverlässigkeit des Mikrocomputersystems erhöht werden.

Claims

1. Mikrocomputer, der folgendes aufweist:

wenigstens eine Zentralverarbeitungseinheit (3),

eine Vielzahl von peripheren Schaltungen (41, 42, 43, 44), auf die durch die Zentralverarbeitungseinheit (3) für ein Lesen/Beschreiben der peripheren Schaltungen (41, 42, 43, 44) zugegriffen wird;

eine Auswahleinrichtung zum Erzeugen eines Auswahlsignals für jede der peripheren Schaltungen, wobei das Auswahlsignal eine Verwendung oder eine Nichtverwendung der entsprechenden peripheren Schaltung anzeigt; und

eine Steuereinrichtung (91-94, 101-104, 111-114, 121-124) zum Steuern eines Zulassens und eines Verhinderns eines Anlegens eines Taktsignals (2) und eines Tastsignals (61, 62, 63) an jede der peripheren Schaltungen auf der Basis des Auswahlsignals für jede periphere Schaltung,

wobei die Auswahleinrichtung aus wenigstens einem externen (71, 72, 73, 74) Anschluss des Mikrocomputers gebildet ist.

2. Mikrocomputer nach Anspruch 1, wobei der wenigstens eine externe Anschluss in einer Anzahl entsprechend einer Anzahl der Vielzahl von peripheren Schaltungen vorgesehen ist.

3. Mikrocomputer nach Anspruch 1, der weiterhin eine Spannungsversorgungsschaltung (14) und eine Erdung (13) aufweist, wobei Bits einer Auswahlinformation (8) durch selektives Verbinden des wenigstens einen externen Anschlusses (71, 72, 73, 74) mit der Spannungsversorgungsschaltung (14) oder der Erdung (13) geliefert werden.

4. Mikrocomputer nach Anspruch 1, wobei die Auswahleinrichtung eine Speichereinrichtung (17) zum Halten von Auswahlinformation (8, 171, 172, 173, 174) enthält, die eine Verwendung oder eine Nichtverwendung einer jeweiligen der peripheren Schaltungen (41, 42, 43, 44) anzeigt, wobei die Speichereinrichtung das Auswahlsignal zu einer jeweiligen der peripheren Schaltungen auf der Basis der in der Speichereinrichtung (17) gehaltenen Auswahlinformation (8) zuführt, und wenigstens einen externen Anschluss, der mit der Speichereinrichtung verbunden ist, zum Schreiben der Auswahlinformation in die Speichereinrichtung nur zur Zeit eines Rücksetzens des Mikrocomputers.

5. Mikrocomputer nach Anspruch 4, wobei die Speichereinrichtung eine Vielzahl von Bits (171, 172, 173, 174) enthält, wobei die Vielzahl von Bits in einer Anzahl entsprechend einer Anzahl der Vielzahl von peripheren Schaltungen vorgesehen ist.

6. Mikrocomputer nach Anspruch 4, der weiterhin eine Einrichtung (15) zum Rücksetzen des Mikrocomputers aufweist, wobei der wenigstens eine externe Anschluss (16) die Auswahlinformation, die die Verwendung oder Nichtverwendung der jeweiligen peripheren Schaltung anzeigt, nur zur Zeit eines Rücksetzens des Mikrocomputers liest.

7. Mikrocomputer nach Anspruch 5, der weiterhin einen Adressen/Daten-Bus (5) zum Koppeln des wenigstens einen externen Anschlusses (16) mit einer jeweiligen der Vielzahl von peripheren Schaltungen und mit der Zentralverarbeitungseinheit aufweist,

wobei der Mikrocomputer weiterhin eine Einrichtung (15) zum Rücksetzen des mit der Speichereinrichtung (17) gekoppelten Mikrocomputers aufweist,

wobei der wenigstens eine externe Anschluss die Auswahlinformation, die die Verwendung oder Nichtverwendung der jeweiligen peripheren Einheit (41, 42, 43, 44) anzeigt, nur zur Zeit eines Rücksetzens des Mikrocomputers liest.

8. Mikrocomputer nach einem der Ansprüche 1 bis 7, wobei die Steuereinrichtung ein UND-Gatter (91-94) zum Empfangen einer ersten Eingabe von dem wenigstens einen externen Anschluss und zum Empfangen einer zweiten Eingabe (2) von einer Takterzeugungsschaltung (1) aufweist, und wobei das UND-Gatter basierend auf der ersten und der zweiten Eingabe selektiv in einen eines geöffneten Zustands und eines geschlossenen Zustands versetzt wird.

9. Mikrocomputer nach Anspruch 8, wobei die Steuereinrichtung ein zweites UND-Gatter (101-104, 111-114, 121-124) zum Empfangen einer ersten Eingabe von dem wenigstens einen externen Anschluss und zum Empfangen einer zweiten Eingabe (61, 62, 63) von einer Tastsignal-Erzeugungsschaltung (3) aufweist, wobei das zweite UND-Gatter basierend auf der ersten und der zweiten Eingabe, die jeweils von dem wenigstens einen externen Anschluss und der Tastsignal-Erzeugungsschaltung selektiv in einen eines geöffneten Zustands und eines geschlossenen Zustands versetzt wird.