DE68927013T2

DE68927013T2 - Komplementäre bipolar Halbleiteranordnung

Info

Publication number: DE68927013T2
Application number: DE68927013T
Authority: DE
Inventors: Chushirou Sankopo Higas Kusano; Susumu Takahashi; Tomonori Tanoue
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-02-03
Filing date: 1989-02-03
Publication date: 1997-02-20
Anticipated expiration: 2009-02-04
Also published as: EP0327122A2; DE68927013D1; US5023687A; JPH01198068A; JP2675039B2; EP0327122A3; EP0327122B1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement und insbesondere ein komplementäres bipolares integriertes Halbleiter-Bauelement, das eine hohe Arbeitsgeschwindigkeit und einen geringen Leistungsverbrauch aufweist und das sich leicht mit hoher Integrationsdichte herstellen läßt, sowie ein Verfahren zu seiner Herstellung.
Bisher wurde eine komplementäre bipolare integrierte Si-Schaltung in I.E.D.M 84, Technical Digest (1984), S. 753 - 756 erörtert.
Gemäß herkömmlichen Techniken wurden pnp- und npn-Transistoren durch getrennte, schwierige Verfahrensschritte hergestellt, wobei die Ausbeute gering war. Weiterhin war es bei herkömmlichen Techniken infolge von Diffusion und Störatomen schwierig, Elemente genauso, wie vorgesehen, zu erhalten, da mehr Hochtemperatur-Verfahrensschritte erforderlich sind, als bei der Herstellung von pnp- oder npn-Transistoren. Weiterhin gab es bei Verbundhalbleitern beträchtliche Einschränkungen bei der Verarbeitung, und komplementäre Schaltungen wurden bisher nicht verwirklicht, wenngleich in " Applied Physics Letter", Band 46 (3), (1985), S. 302 - 304, npn-Transistoren erwähnt sind. Wenn weiterhin pnp- und npn- Transistoren, wie im Fall von Si, durch getrennte Verfahrensschritte hergestellt werden, treten die oben erwähnten Probleme auf. Ein Halbleiter-Bauelement mit den Merkmalen aus dem ersten Teil des Anspruchs 1 ist in JP-A-62 298150 offenbart.

ZUSAMMENFASSUNG DER ERFINDUNG

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Struktur für einen Transistor zu schaffen, durch den eine sehr schnelle hochintegrierte Schaltung mit einem geringen Leistungsverbrauch hergestellt werden kann.
Diese Aufgabe wird durch ein Halbleiter-Bauelement gemäß Anspruch 1 erfüllt. Bevorzugte Ausführungsformen sind in den Unteransprüchen offenbart.
Der Halbleiterkristall ist aus fünf Schichten mit einem pnip- und einem pnip-Abschnitt zusammengesetzt, und nipn-Abschnitte arbeiten als gewöhnliche pnp- bzw. npn-Transistoren.
Wenn weiterhin ein Verbundhalbleiter als ein Herstellungsmaterial verwendet wird, kann wenigstens ein Teil einer p-Schicht oder einer n-Schicht, welche die äußerste Schicht der Laminatstruktur ist, eine größere Breite des verbotenen Bandes aufweisen, als sie bei anderen Schichten auftritt.

KURZBESCHREIBUNG DER ZEICHNUNG

Fig. 1(a) ist eine schematische Darstellung eines Schnitts der Struktur des Halbleiter-Bauelements aus Beispiel 1, das nicht unter die vorliegende Erfindung fällt.
Fig. 1(b) ist eine schematische Darstellung eines abgeänderten Schnitts durch die Struktur des Halbleiters aus Fig. 1.
In Fig. 2 sind die Herstellungsschritte gemäß Beispiel 2 schematisch dargestellt.
Fig. 3 ist ein Diagramm der Bandstruktur einer Abänderung des Beispiels 1.
Fig. 4 ist ein Diagramm der abgeänderten Bandstruktur einer Abänderung des Beispiels 2.
Fig. 5 ist ein Diagramm der Bandstruktur des Beispiels 2.
Fig. 6 ist ein Diagramm der Bandstruktur des Beispiels 4.
Fig. 7 ist ein Diagramm der Bandstruktur des ersten Falls aus Beispiel 6.
Fig. 8 ist ein Diagramm der Bandstruktur des zweiten Falls aus Beispiel 6.
Fig. 9 ist ein Diagramm der abgeänderten Bandstruktur einer Abänderung des Beispiels 4.
Fig. 10 ist ein Diagramm der abgeänderten Bandstruktur einer Abänderung des Beispiels 7.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Gemäß der vorliegenden Erfindung kann die Transistorstruktur durch Einkristallzüchtung für pnp- und npn-Transistoren erzeugt werden. Auf diese Weise kann eine komplementäre integrierte Schaltung durch einen einfachen Schritt erzeugt werden, und die Ausbeute kann beträchtlich verbessert werden. Insbesondere ist es zum ersten Mal möglich, für Verbundhalbleiter eine komplementäre integrierte Schaltung auf demselben Substrat herzustellen.

Beispiel 1

Fig. 1(a) ist eine Querschnittsdarstellung der Struktur des in Beispiel 1 hergestellten Transistors, der nicht unter die Erfindung fällt. In Fig. 1(a) bezeichnet 2' eine p-GaAs-Schicht (Störatomdichte p = 1 x 10¹&sup9;/cm³, Filmdicke d = 0,5 µm), 3 bezeichnet eine n-GaAs-Schicht (n = 5 x 10¹&sup7;/cm³, d = 200 nm), 5 bezeichnet eine p-GaAs-Schicht (p = 5 x 10¹&sup7;/cm³, d = 200 nm), und 6' bezeichnet eine n-GaAs-Schicht (n = 5 x 10¹&sup8;/cm³, d = 100 nm), und die in Fig. 1 (b) mit 4 bezeichnete Schicht mit einer geringen Störatomdichte wurde in diesem Beispiel nicht gebildet.
Das vorliegende Herstellungsverfahren verläuft folgendermaßen. Zunächst wurden die Schichten nacheinander durch ein Molekularstrahlepitaxie-Verfahren auf ein GaAs- Substrat aufgebracht. In diesem Fall wurde Si als n-Störatom, verwendet und Be wurde als p-Störatom verwendet. Die Kristallzüchtung kann durch andere Verfahren, beispielsweise ein metallorganisches CVD-Verfahren geschehen. Weiterhin können andere Störatome wie Sn als n-Störatom und C als p-Störatom verwendet werden, falls das Dotieren bis zum vorausgehend erwähnten Grad stattfinden kann, ohne daß eine beträchtliche Diffusion während der Kristallzüchtung auftritt.
Nachfolgend wurde der Kristall durch wiederholte gewöhnliche Photolithographie- und Atzvorgänge bearbeitet und in die in Fig. 2 dargestellte Form gebracht. Auf der rechten Seite von Fig. 2(c) besteht zwischen 15 und 16 ein erster Bereich, in dem npnp-Schichten zurückbleiben, und ein npn-Transistor wird unter Verwendung der oberen drei Schichten gebildet, während zwischen 17 und 18 in Fig. 2(c) ein zweiter Bereich auftritt, in dem pnp-Schichten zurückbleiben und ein pnp-Transistor gebildet wird. Weiterhin wurden durch 7-12 in Fig. 1 bezeichnete Elektroden durch wiederholte Photolithographie-, Aufdampf- und Abhebevorgänge aufgebracht. Dies wurde weiterhin einer Hitzebehandlung unterzogen (für 2 Minuten bei 400 ºC in N&sub2;), um einen ohmschen Kontakt zwischen Elektrode und Halbleiter herzustellen. Als Elektrodenmaterialien, die durch eine solche Wärmebehandlung einen guten ohmschen Kontakt bieten können, wurden eine AuGe-Legierung und eine Au-Zn-Legierung für n-GaAs bzw. p-GaAs verwendet. Ähnliche Ergebnisse konnten jedoch auch bei Verwendung anderer Materialien, wie einer AuSn-Legierung für den n-Typ und einer AuBe-Legierung für den p-Typ, erzielt werden. Weiterhin kann eine mit SiO&sub2; umgewandelte glatte Oberfläche durch Beschichten des Transistors mit 500 nm dickem SOG und einer Wärmebehandlung bei 300 ºC für 10 Minuten bei gewöhnlichen Atmosphärenbedingungen erreicht werden, wenngleich dies nicht dargestellt ist. Durch gewöhnliche Photolithographie und gewöhnliches Ätzen mit einer wässerigen HF-Lösung wurden Löcher durch das SiO&sub2; gebildet, um einen Elektrodenbereich freizulegen. In diesen wurde ein Verdrahtungsmetall in Gestalt eines zweischichtigen Ti/Al-Films abgeschieden und eine Verdrahtung wurde durch weitere Photolithographie und weiteres Ätzen gebildet. Gemäß diesem Verfahren ist es möglich, ein Ablösen von Verdrahtungen an Abschnitten verschiedener Ebenen zu verhindern, und es ist weiterhin möglich, durch eine Verschlechterung der Halbleiteroberfläche infolge von Wasser oder ähnlichem bewirkte zeitliche Änderungen der Transistoreigenschalten zu verhindern, da SiO als Schutzfilm wirkt. Um die Widerstandsfähigkeit gegenüber Feuchtigkeit weiter zu verbessern, kann auf dem SiO&sub2;-Film ein Phosphorsilikatglas-Film (PSG-Film) durch ein heißes CVD-Verfahren oder ein Siliziumnitrid-Film durch ein Plasma-CVD-Verfahren abgeschieden werden. Durch Verdrahten auf diesem geglätteten Film kann eine ausreichende Zuverlässigkeit erreicht werden, wenn eine hohe Integration stattfindet.
Im beschriebenen Beispiel war die obere n- Schicht des npn-Bipolartransistors der Emitter, und die untere p-Schicht des pnp-Bipolartransistors war der Emitter, er kann jedoch auch als Bipolartransistor betrieben werden, bei dem diese Schichten Kollektoren sind. Beispiel 2 Wie in Fig. 2 dargestellt ist, wurden auf einem halbisolierenden GaAs-Substrat nacheinander folgende Schichten aufgewachsen: Eine p-GaAs-Schicht 2' (Störatomdichte p = 1 x 10¹&sup9;/cm³, Filmdicke 0,5 µm), eine p- AlxGa1-xAs-Schicht 2 (x = 0,3, Störatomdichte p = 5 x 10¹&sup7;/cm³, Filmdicke 0,1 µm), eine n-GaAs-Schicht 3 (Störatomdichte n = 5 x 10¹&sup8;/cm³, Filmdicke 0,05 µm), eine GaAs-Schicht 4 mit einer geringen Störatomdichte (Störatomdichte 1 x 10¹&sup6;/cm³ oder weniger, Filmdicke 0,3 µm), eine p-GaAs-Schicht 5 (Störatomdichte p = 2 x 10¹&sup9;/cm³, Filmdicke 0,08 µm), eine n- AlxGa1-xAs-Schicht 6 (x = 0,3, Störatomdichte n = 5 x 10¹&sup7;/cm³, Filmdicke 0,1 µm) sowie eine n-GaAs-Schicht 6' (Störatomdichte n = 5 x 10¹&sup8;/cm³, Filmdicke 0,1 µm). Be wurde hier als p-Störatom verwendet, aber eine ähnliche Wirkung kann auch mit Mg, Mn, C und ähnlichem erreicht werden. Si wurde hier als n-Störatom verwendet, aber eine ähnliche Wirkung kann auch mit Sn, S, Se, Te und ähnlichem erreicht werden. Die Bandstruktur dieses Kristalls in Tiefenrichtung ist in Fig. 5 dargestellt. Dieser Kristall wurde der in Beispiel 1 beschriebenen Bearbeitung ausgesetzt, um einen Transistor mit der in Fig. 1(b) dargestellten Form zu erhalten. Weiterhin wurde die Oberfläche dieses Transistors in der gleichen Weise wie in Beispiel 1 mit SiO&sub2; geglättet, und eine Verdrahtung wurde ausgeführt. Hinsichtlich des Elektrodenmaterials wurde eine AuGe-Legierung für die n-GaAs-Schichten 6' und 3 verwendet, und eine AuZn-Legierung wurde für die p-GaAs- Schichten 5 und 2' verwendet. Ähnliche Ergebnisse können jedoch auch durch Verwenden anderer Materialien, wie einer AuSn-Legierung für den n-Typ und einer AuBe-Legierung für den p- Typ, erzielt werden. Die Hochfrequenzeigenschaften der sich ergebenden Transistoren waren folgendermaßen: Beim npn-Transistor betrugen fT = 35 GHz und fmax = 32 GHz, und beim pnp- Transistor betrugen fT = 24 GHz und fmax = 41 GHz. Der Leistungsverbrauch pro Gatter betrug 0,3 mW, und die Laufzeit betrug 41 Pikosekunden, was durch Bilden eines Ringoszillators untersucht wurde.
Weiterhin wurde in diesem Beispiel die Verbesserung der Durchbruchspannung durch Einfügen der Schicht 4 mit einer geringen Störatomdichte erreicht, und wenigstens 15 V wurden als Kollektor-Emitter-Spannung erreicht. Weiterhin wird eine verbesserte Dotierungsrate durch Verwendung von AlGaAs für die Schichten 2 und 6 erreicht, die als Emitterschichten arbeiten, und eine Stromverstärkung von wenigstens 200 wurde für einen Transistor erreicht. Die Schichten 2' und 6' wurden zum leichten Erreichen eines ohmschen Kontakts vorgesehen, und die Arbeitsweise an sich wird selbst dann nicht beeinträchtigt, wenn sie entfernt werden. Fig. 4 ist ein Diagramm der Bandstruktur des Kristalls, wenn die Schichten 2' und 6' nicht vorgesehen sind. Der Wert von fT eines Transistors bei Verwendung dieses Kristalls betrug infolge einer Widerstandserhöhung etwa 80 % desjenigen des Transistors aus diesem Beispiel. Die komplementäre Schaltung arbeitete jedoch ohne Behinderung. Der Leistungsverbrauch war um 10 % erhöht, und die Gatter-Laufzeit war um 20 % erhöht.

Beispiel 3

Vor der Aufbringung der Elektroden in Beispiel 2 wurden bei einer Beschleunigungsspannung von 180 kV und einer Dosis von 5 x 10¹²/cm² H&spplus;-Ionen in einen Bereich 15 aus Fig. 2(c) und O&spplus;-Ionen in einen Bereich 17 implantiert. Daraufhin wurde ein Transistor durch die in Beispiel 2 beschriebenen Schritte hergestellt. Da die Abschnitte, in die Ionen implantiert wurden, einen hohen Widerstand annahmen, was zu einem Absinken der Übergangskapazität führte, erhöhten sich fT und fmax, nämlich auf fT = 35 GHz und fmax = 51 GHz beim npn-Transistor und auf fT = 35 GHz und fmax = 47 GHz beim pnp- Transistor. H&spplus; und O&spplus; wurden vorausgehend als zu implantierende Ionen verwendet, aber eine ähnliche Wirkung kann bei Verwendung anderer Ionen wie B&spplus; und F&spplus; erzielt werden, falls die Kollektor-Basis-Emitter-Basis-Übergangskapazität durch Auswahl einer geeigneten Beschleunigungsspannung verringert wird.

Beispiel 4

Eine Schicht 20 mit einer abgestuften Zusammensetzung (Filmdicke 30 nm), bei der sich das Al-Zusammensetzungsverhältnis allmählich von 0,3 auf 0 verändert, wurde an einer Al0,3Ga0,7As-GaAs-Grenzfläche, nämlich der Grenzfläche der Schichten 2 - 3 und 5 - 6, eingefügt, die beim aufwachsenden Kristall in den Beispielen 2 und 3 auftritt. Ein Diagramm der Bandstruktur in Tiefenrichtung dieses Kristalls ist für diesen Fall in Fig. 6 dargestellt. Hierbei wurde eine Verringerung des Reihenwiderstands (40 %) und eine Verringerung der Schwellenspannung (1,3 V T 1,0 V) erreicht. Durch diese Verringerung erhöhte sich der fT-Wert um 20 %, und der Leistungsverbrauch verringerte sich um 20 %.

Beispiel 5

Die Dicke der GaAs-Schicht 4 mit einer geringen Störatomdichte aus den Beispielen 2 - 4 wurde von 0,3 µm auf 0,15 µm verringert. Hierdurch wurde fT für einen npn- Transistor um etwa 15 % verbessert und um etwa 10 % für einen pnp-Transistor.

Beispiel 6

Die GaAs-Schicht 4 mit einer geringen Störatomdichte aus den Beispielen 2 - 5 wurde durch eine Al0,3Ga0,7As-Schicht mit einer geringen Störatomdichte ersetzt. Ein Diagramm der Bandstruktur in Tiefenrichtung des Kristalls ist für diesen Fall in Fig. 7 dargestellt. In diesem Fall trat eine Anhäufung von Ladungsträgern an der Grenzfläche der Schichten 3 - 4 und 4 - 5 auf, und die Stromverstärkung sank. Daher wurde die gleiche Al-Schicht mit einer abgestuften Zusammensetzung und einer Dicke von 30 nm wie in Beispiel 4 an den Grenzflächen der Schichten 3 - 4 und 4 - 5 vorgesehen. Das Diagramm der Bandstruktur beim Vorsehen der Al-Schicht mit einem Zusammensetzungsgradienten ist in Fig. 8 dargestellt. Die Transistor-Durchbruchspannung und der Strom für ein maximales fT verdoppelten sich. Auf diese Weise wurde fT um etwa 25 % verbessert.

Beispiel 7

Transistoren wurden durch jeweiliges Tauschen der Schichten 2' und 6', 2 und 6 sowie 3 und 5 aus den Beispielen 2 - 6 hergestellt. Hierbei wurden n und p miteinander vertauscht, und es wurden daher npn-Transistoren mit pnp- Transistoren miteinander vertauscht. Hierdurch änderten sich fT und fmax, und insbesondere sanken beim npn-Transistor fT um 30 % und fmax um 50 %, und beim pnp-Transistor erhöhten sich fT um 25 % und fmax um 5 %.
In den vorigen Beispielen wurden spezielle Materialien erläutert. Weitere verwendbare Materialien werden nachfolgend erläutert.
Zunächst können alle Schichten 2' - 6' hinsichtlich der Breite des verbotenen Bandes eines Halbleiters die gleiche Breite aufweisen. In diesem Fall können die Materialien Element- oder Verbundhaibleiter wie SI, Ge, GaAs, InP, InAs, GaSb und GaP und ihre Legierungen, wie eine SixGe&sub1;- x-Legierung (x: 0 - 1), AlxGa1-xAs, InxGa1-xAs, GaAsxP1-x, AlxGa&sub1;- x Sb und GaAsxSb1-x, sein. Es ist auch möglich, die Stromverstärkung durch Ändern der Breite des verbotenen Bandes in der Vielfach-Schichtstruktur zu erhöhen. Es ist in diesem Fall erforderlich, einen Hetero-Übergang durch Erhöhen der Breite des verbotenen Bandes der Schichten 2 und 6 zu bilden, die die der Schichten 2', 3, 4, 5 und 6' um etwa 0,1 eV übertrifft. In diesem Fall werden die Gleichstrom- und Hochfrequenzeigenschaften weiter verbessert, falls ein Reihenwiderstand durch Vorsehen einer 30 - 100 nm dicken Schicht mit einer abgestuften Zusammensetzung verringert wird, so daß die Ränder des Leitungsbandes und des Valenzbandes an den Grenzflächen der Schichten 2' - 2 und 6' - 6 glatt verbunden werden. Wenn eine solche Schicht mit einer abgestuften zusammensetzung verringert wird, so daß die Ränder des Leitungsbandes und des Valenzbandes an den Grenzflächen der Schichten 2' - 2 und 6' - 6 glatt verbunden werden. Wenn eine solche Schicht mit einer abgestuften Zusammensetzung in den Beispielen 4 und 7 vorgesehen wird, ergeben sich die in den Figuren 9 und 10 dargestellten Bandstrukturdiagramme. Als Kombinationen eines Materials mit einer großen Breite des verbotenen Bandes und eines Materials mit einer geringen Breite des verbotenen Bandes, die bei einer solchen Struktur verwendbar sind, seien beispielsweise AlxGa1-xAs (x ≥ 0,1) - GaAs, Si - GexSi1-x (x ≥ 0,1), InP - InxGa1-xAs (x ≥ 0,1), GaP - Si, GaAs - Ge, InAlAs - InGaAs, InP - InGaAs, GaP - GaAsP, GaAsP - GaAs und AlxGa1-x Sb - GaSb (x ≥ 0,1) erwähnt.
Wenn der Transistor weiterhin bei einer hohen Stromdichte von mehr als 10&sup4; A/cm² betrieben wird oder wenn die Durchbruchspannung des Kollektors besonders hoch sein muß (≥ 20 V), kann eine Verschlechterung der Eigenschaften bei einer hohen Stromdichte und einer hohen Spannung durch Erhöhen der Breite des verbotenen Bandes der intrinsischen Kollektorschicht 4 bis zu einem ähnlichen Grade wie bei den Schichten 2 und 6 im vorausgehend erwähnten Fall verhindert werden. Die Kombinationen der in diesem Fall verwendbaren Materialien entsprechen den vorausgehend erwähnten. Ännliche Verbesserungen wie die vorausgehend erwähnten können durch Vorsehen einer Gradientenschicht mit verbotenem Band an der Grenzfläche zwischen den Schichten 4 und 3 sowie den Schichten 5 und 4 wie vorausgehend erwähnt erreicht werden.
Filmdicke und Störatomdichte:
Wählbare Bereiche der Dicke und der Störatomdichte der jeweiligen Schichten sind nachfolgend in der Reihenfolge der Schichtnummer (1) der n- oder p-Störatomdichte (2) und der Dicke d (3) dargestellt.
Schicht 2' : n ≥ 1 x 10¹&sup8;/cm³, d ≥ 200 nm
Schicht 2 : n ≥ 1 x 10¹&sup7;/cm³, d ≥ 50 nm
Schicht 3 : n ≥ 1 x 10¹&sup7;/cm³, 200 nm ≥ d ≥ 30
nm
Schicht 4 : p, n ≤ 1 x 10¹&sup6;/cm³, 1 µm ≥ d ≥ 100
nm
Schicht 5 : n ≥ 1 x 10¹&sup7;/cm³, 200 nm ≥ d ≥ 30
nm
Schicht 6 : p ≥ 1 x 10¹&sup7;/cm³, d ≥ 50 nm
Schicht 6' : p ≥ 1 x 10¹&sup8;/cm³, d ≥ 100 nm
Die Störatomdichte unterliegt einer weiteren Einschränkung hinsichtlich der Breiten der verbotenen Bänder der jeweiligen Schichten. Wenn die Breiten der verbotenen Bänder aller Schichten gleich sind, müssen die Störatomdichten der Schichten 2 und 3 (als n&sub2;' bzw. p&sub3; bezeichnet) die Beziehung n&sub2; ≥ 10 p&sub3; erfüllen. Weiterhin müssen die Störatomdichten der Schichten 5 und 6 ebenfalls die Beziehung p&sub6; ≥ 10 x n&sub5; erfüllen (die Symbole haben die gleichen Bedeutungen wie bei der vorhergehenden Formel). Wenn die Breiten der verbotenen Bänder der Schichten 2 und 6 die der anderen Schichten um 0,1 eV oder mehr übertreffen, wird eine gute Transistor-Arbeitsweise in allen der vorausgehend erwähnten Bereiche erhalten.

Beispiel 8

In Fig. 2(a) bezeichnet 1 ein Si-Substrat (n- Störatomdichte 1 x 10¹&sup6;/cm³). Auf diesem Substrat wurden nacheinander folgende Schichten aufgewachsen: B-dotierte p-Si- Schichten 2' und 2 (Störatomdichte p = 1 x 10²&sup0;/cm³, Dicke 0,5 µm), eine As-dotierte n-Si-Schicht 3 (Störatomdichte n = 1 x 10¹&sup8;/cm³, Dicke 0,2 µm), eine Schicht 4 mit einer geringen Störatomdichte (Störatomdichte 5 x 10¹&sup5;/cm³, Dicke 0,4 µm), eine B-dotierte p-Si-Schicht 5 (Störatomdichte p = 2 x 10¹&sup8;/cm³, Dicke 0,1 µm) sowie As-dotierte n-Si-Schichten 6 und 6' (n = 1 x 10²&sup0;/cm³, Dicke 0,5 µm) Daraufhin wurde der Abschnitt außerhalb des Bereichs 13, der als npn-Transistor vorgesehen ist, wie in Fig. 2(b) dargestellt ist, einem gewöhnlichen Photolithographie- und Ätzvorgang ausgesetzt, bis die Schicht 5 freigelegt war. Weiterhin wurden ein Isolationsbereich 14, ein pnp-Transistor-Emitterbereich 18, ein pnp- Transistor-Basisbereich 17, ein npn-Transistor-Kollektorbereich 16 und ein npn-Transistor-Basisbereich 15 durch gewöhnliche Photolithographie- und Ätzvorgänge gebildet, wie in Fig. 2(c) dargestellt ist. Auf den so bearbeiteten Kristall wurden Elektroden unter Verwendung eines Metalls wie Al und von mit Störatomen dotiertem polykristallinem Silizium aufgebracht, wodurch ein ohmscher Kontakt hergestellt werden kann, um einen Transistor zu erhalten, wie er in Fig. 1(b) dargestellt ist. Daraufhin wurden ein Glätten und ein Verdrahten ebenso wie in Beispiel 2 durchgeführt, wenngleich diese Vorgänge in der Zeichnung nicht dargestellt sind. Es wurde gemessen, daß bei einem npn-Transistor Hochfrequenzeigenschaften erreicht wurden, bei denen die maximale Abschneidefrequenz fT 20 GHz betrug und die maximale Schwingungsfrequenz fmax 22 GHz betrug, und wobei bei einem pnp-Transistor fT 15 GHz betrug und fmax 20 GHz betrug. Unter Verwendung dieser npn- und pnp-Transistoren wurde ein Ringoszillator durch eine komplementäre Schaltung hergestellt, und die Gatter-Laufzeit wurde gemessen, und es wurden dabei ein Leistungsverbrauch von 0,1 mW und eine Laufzeit von 61 Pikosekunden erhalten. Bei einer Schaltung mit einer Elementzahl von 200 betrug die Ausbeute der integrierten Schaltung 60 % des gesamten Betriebs.

Beispiel 9

Wenn die Dicke der Schicht 4 in Beispiel 8 auf 0,2 µm geändert wurde, betrug fT der npn- bzw. der pnp-Transistoren 30 GHz bzw. 20 GHz. Die Ausbeute erhöhte sich unter den vorausgehend erwähnten Bedingungen auf 70 %.

Beispiel 10

In Beispiel 8 wurden die Schichten bis zur Schicht 4 durch Kristallzüchtung hergestellt, und die Schichten 5, 6 und 6' wurden durch Einfügen von Störatomen durch von der Oberfläche aus erfolgende Diffusion ausgebildet. In diesem Fall betrug die Dicke der Schicht 4 nach der Kristallzüchtung 0,6 µm, und die Dicke nach der Diffusion betrug 0,35 µm, was durch Ableiten aus den Dicken der Schichten 5 und 6, die 0,1 µm bzw. 0,5 µm betrugen, abgeleitet wurde. Die Funktionsweise der Elemente gleicht der aus Beispiel 8.

Beispiel 11

Ein Transistor wurde ebenso wie in Beispiel 8 hergestellt, abgesehen davon, daß die Schicht 2 und die Schichten 6 unf 6' vertauscht waren und daß die Schichten 3 und 5 vertauscht waren. Da in diesem Fall jedoch der pnp- Transistor und der npn-Transistor vertauscht waren, war es notwendig, Elektrodenmaterialien zu verwenden, die jeweils ohmsche Kontakte herstellen können. Die Eigenschaften der jeweiligen Elemente waren die folgenden: fT und fmax des npn- Transistors betrugen 16 GHz bzw. 26 GHz, und fT und fmax des pnp-Transistors betrugen 18 GHz bzw. 20 GHz.
In den Beispielen 8 - 11 wurde ein n-Si- Substrat (Störatomdichte n = 1 x 10¹&sup6;/cm³) verwendet, aber es wurden fast die gleichen Werte für die Eigenschaften des n- und des p-Transistors erreicht, wenn andere Substrate verwendet wurden, sofern deren Störatomdichte 5 x 10¹&sup8;/cm³ betrug oder darunterlag. Weiterhin können ähnliche Eigenschaften bei Verwendung eines Isolatorsubstrats wie Saphir erreicht werden, was bei der Herstellung von hochintegrierten Schaltungen vorteilhaft ist, da eine Störkapazität in der Art einer Verdrahtungskapazität verringert wird.
Gemäß der vorliegenden Erfindung können pnp- und npn-Transistoren durch eine Kristallzüchtung hergestellt werden. Daher kann eine komplementäre integrierte Schaltung durch einen einfachen Schritt erzeugt werden, und die Ausbeute kann beträchtlich erhöht werden. Insbesondere können komplementäre integrierte Schaltungen mit Verbundhalbleitern hergestellt werden. Zusammensetzung in den Beispielen 4 und 7 vorgesehen wird, ergeben sich die in den Figuren 9 und 10 dargestellten Bandstrukturdiagramme. Als Kombinationen eines Materials mit einer großen Breite des verbotenen Bandes und eines Materials mit einer geringen Breite des verbotenen Bandes, die bei einer solchen Struktur verwendbar sind, seien beispielsweise AlxGa1-xAs (x ≥ 0,1) - GaAs, Si - GexSi1-x (x ≥ 0,1), InP - InxGa1-xAs (x ≥ 0,1), GaP - Si, GaAs - Ge, InAlAs - InGaAs, InP - InGaAs, GaP - GaAsP, GaAsP - GaAs und AlxGa1-x Sb - GaSb (x ≥ 0,1) erwähnt.
Wenn der Transistor weiterhin bei einer hohen Stromdichte von mehr als 10&sup4; A/cm² betrieben wird oder wenn die Durchbruchspannung des Kollektors besonders hoch sein muß (≥ 20 V), kann eine Verschlechterung der Eigenschaften bei einer hohen Stromdichte und einer hohen Spannung durch Erhöhen der Breite des verbotenen Bandes der intrinsischen Kollektorschicht 4 bis zu einem ähnlichen Grade wie bei den Schichten 2 und 6 im vorausgehend erwähnten Fall verhindert werden. Die Kombinationen der in diesem Fall verwendbaren Materialien entsprechen den vorausgehend erwähnten. Ähnliche Verbesserungen wie die vorausgehend erwähnten können durch Vorsehen einer Gradientenschicht mit einer verbotenen Bandbreite an der Grenzfläche zwischen den Schichten 4 und 3 sowie den Schichten 5 und 4 wie vorausgehend erwähnt erreicht werden.
Filmdicke und Störatomdichte:
Wählbare Bereiche der Dicke und der Störatomdichte der jeweiligen Schichten sind nachfolgend in der Reihenfolge der Schichtnummer (1) der n- oder p-Störatomdichte (2) und der Dicke d (3) dargestellt.
Schicht 2' : n ≥ 1 x 10¹&sup8;/cm³, d ≥ 200 µm
Schicht 2 : n ≥ 1 x 10¹&sup7;/cm³, d ≥ 50 µm
Schicht 3 : n ≥ 1 x 10¹&sup7;/cm³, 200 nm ≥ d ≥ 30 nm
Schicht 4 : p, n ≤ 1 x 10¹&sup6;/cm³, 1 µm ≥ d ≥ 100 nm
Schicht 5 : n ≥ 1 x 10¹&sup7;/cm³, 200 nm ≥ d ≥ 30 nm
Schicht 6 : p ≥ 1 x 10¹&sup7;/cm³, d ≥ 50 nm
Schicht 6' : p ≥ 1 x 10¹&sup8;/cm³, d ≥ 100 nm
Die Störatomdichte unterliegt einer weiteren Einschränkung hinsichtlich der Breiten der verbotenen Bänder der jeweiligen Schichten. Wenn die Breiten der verbotenen Bänder aller Schichten gleich sind, müssen die Störatomdichten der Schichten 2 und 3 (als n&sub2;' bzw. p&sub3; bezeichnet) die Beziehung n&sub2; ≥ 10 p&sub3; erfüllen. Weiterhin müssen die Störatomdichten der Schichten 5 und 6 ebenfalls die Beziehung p&sub6; ≥ 10 x n&sub5; erfüllen (die Symbole haben die gleichen Bedeutungen wie bei der vorhergehenden Formel). Wenn die Breiten der verbotenen Bänder der Schichten 2 und 6 die der anderen Schichten um 0,1 eV oder mehr übertreffen, wird eine gute Transistor-Arbeitsweise in allen der vorausgehend erwähnten Bereiche erhalten.

Beispiel 8

In Fig. 2(a) bezeichnet 1 ein Si-Substrat (n- Störatomdichte 1 x 10¹&sup6;/cm³). Auf diesem Substrat wurden nacheinander folgende Schichten aufgewachsen: B-dotierte p-Si- Schichten 2' und 2 (Störatomdichte p = 1 x 10²&sup0;/cm³, Dicke 0,5 µm), eine As-dotierte n-Si-Schicht 3 (Störatomdichte n = 1 x 10¹&sup8;/cm³, Dicke 0,2 µm), eine Schicht 4 mit einer geringen Störatomdichte (Störatomdichte 5 x 10¹&sup5;/cm³, Dicke 0,4 µm), eine B-dotierte p-Si-Schicht 5 (Störatomdichte p = 2 x 10¹&sup8;/cm, Dicke 0,1 µm) sowie As-dotierte n-Si-Schichten 6 und 6' (n = 1 x 10²&sup0;/cm³, Dicke 0,5 µm). Daraufhin wurde der Abschnitt außerhalb des Bereichs 13, der als npn-Transistor vorgesehen ist, wie in Fig. 2(b) dargestellt ist, einem gewöhnlichen Photolithographie- und Ätzvorgang ausgesetzt, bis die Schicht 5 freigelegt war. Weiterhin wurden ein Isolationsbereich 14, ein pnp-Transistor-Emitterbereich 18, ein pnp- Transistor-Basisbereich 17, ein npn-Transistor-Kollektorbereich 16 und ein npn-Transistor-Basisbereich 15 durch gewöhnliche Photolithographie- und Ätzvorgänge gebildet, wie in Fig. 2(c) dargestellt ist. Auf den so bearbeiteten Kristall wurden Elektroden unter Verwendung eines Metalls wie Al und von mit Störatomen dotiertem polykristallinem Silizium aufgebracht, wodurch ein ohmscher Kontakt hergestellt werden kann, um einen Transistor zu erhalten, wie er in Fig. 1(b) dargestellt ist. Daraufhin wurden ein Glätten und ein Verdrahten ebenso wie in Beispiel 2 durchgeführt, wenngleich diese Vorgänge in der Zeichnung nicht dargestellt sind. Es wurde gemessen, daß bei einem npn-Transistor Hochfrequenzeigenschaften erreicht wurden, bei denen die maximale Abschneidefrequenz fT 20 GHz betrug und die maximale Schwingungsfrequenz fmax 22 GHz betrug, und wobei bei einem pnp-Transistor fT 15 GHz betrug und fmax 20 GHz betrug. Unter Verwendung dieser npn- und pnp-Transistoren wurde ein Ringoszillator durch eine komplementäre Schaltung hergestellt, und die Gatter-Laufzeit wurde gemessen, und es wurden dabei ein Leistungsverbrauch von 0,1 mW und eine Laufzeit von 61 Pikosekunden erhalten. Bei einer Schaltung mit einer Elementzahl von 200 betrug die Ausbeute der integrierten Schaltung 60 % des gesamten Betriebs.

Beispiel 9

Beispiel 10

Beispiel 11

Ein Transistor wurde ebenso wie in Beispiel 8 hergestellt, abgesehen davon, daß die Schicht 2 und die Schichten 6 unf 6' vertauscht waren und daß die Schichten 3 und 5 vertauscht waren. Da in diesem Fall jedoch der pnp- Transistor und der npn-Transistor vertauscht waren, war es notwendig, Elektrodenmaterialien zu verwenden, die jeweils ohmsche Kontakte herstellen können. Die Eigenschaften der jeweiligen Elemente waren die folgenden: fT und fmax des npn- Transistors betrugen 16 GHz bzw. 26 GHz, und fT und fmax des pnp-Transistors betrugen 18 GHz bzw. 20 GHz.
In den Beispielen 8 - 11 wurde ein n-Si- Substrat (Störatomdichte n = 1 x 10¹&sup6;/cm³) verwendet, aber es wurden fast die gleichen Werte für die Eigenschaften des n- und des p-Transistors erreicht, wenn andere Substrate verwendet wurden, sofern deren Störatomdichte 5 x 10¹&sup8;/cm³ betrug oder darunterlag. Weiterhin können ähnliche Eigenschaften bei Verwendung eines Isolatorsubstrats wie Saphir erreicht werden, was bei der Herstellung von hochintegrierten Schaltungen vorteilhaft ist, da eine Störkapazität in der Art einer Verdrahtungskapazität verringert wird.
Gemäß der vorliegenden Erfindung können pnp- und npn-Transistoren durch eine Kristallzüchtung hergestellt werden. Daher kann eine komplementäre integrierte Schaltung durch einen einfachen Schritt erzeugt werden, und die Ausbeute kann beträchtlich erhöht werden. Insbesondere können komplementäre integrierte Schaltungen mit Verbundhalbleitern hergestellt werden.

Claims

1. Halbleiterbauelement mit einem Substrat (1) und einer darauf vorgesehenen Vielfach-Schicht-Struktur, wobei die Vielfach-Schicht-Struktur wenigstens eine erste Halbleiterschicht (2, 2') eines ersten Leitungstyps, eine zweite Halbleiterschicht (3) mit einem der ersten Halbleiterschicht (2, 2') entgegengesetzten Leitungstyp einer dritten Halbleiterschicht (5) mit einem Leitungstyp identisch mit dem der ersten Halbleiterschicht (2, 2') und einer vierten Halbleiterschicht (6, 6') mit einem Leitungstyp, identisch mit dem der zweiten Halbleiterschicht (3) aufweist, wobei die Halbleiterschichten in dieser Reihenfolge auf dem Substrat aufeinander angeordnet sind,

dadurch gekennzeichnet,

daß eine intrinsische Halbleiterschicht (4) zwischen der ersten und zweiten Halbleiterschicht (3, 5) vorgesehen ist und

ein Einschnitt (14) sich in das Substrat (1) erstreckt, um die Vielfach-Schicht-Struktur in erste und zweite Bereiche zu unterteilen, wobei der erste Bereich (2', 2, 3, 4, 5) ein erster Bipolartransistor bestehend aus der ersten Halbleiterschicht (2, 2') des ersten Bereichs als Emitter, der zweiten Halbleiterschicht (3) des ersten Bereichs als Basis und der intrinsischen Halbleiterschicht (4) des ersten Bereichs und der dritten Halbleiterschicht (5) des ersten Bereichs als Kollektor ist und der zweite Bereich (2', 2, 3, 4, 5, 6, 6') ein zweiter Bipolartransistor bestehend aus der vierten Halbleiterschicht (6, 6') des zweiten Bereichs als Emitter, der dritten Halbleiterschicht (5) des zweiten Bereichs als Basis und der intrinsischen Halbleiterschicht (4) und der zweiten Halbleiterschicht (3) des zweiten Bereichs als Kollektor ist.

2. Halbleiterbauelement gemäß Anspruch 1, wobei die Dicke der intrinsischen Halbleiterschicht (4) zwischen 0,1 µm bis 1 µm liegt.

3. Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei die intrinsische Halbleiterschicht (4) eine größere verbotene Bandbreite als die erste und die zweite Halbleiterschicht (3, 5) aufweist.

4. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei wenigstens ein Teil der ersten Halbleiterschicht (2, 2') eine größere verbotene Bandbreite als die zweite, dritte und vierte Halbleiterschicht (3, 5, 6, 6') aufweist.

5. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei ein Teil der vierten Halbleiterschicht (6, 6') eine größere verbotene Bandbreite als die erste, zweite und dritte Halbleiterschicht (2', 2, 3, 5) aufweist.

6. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, wobei die Halbleiterschichten (2', 2, ... 6, 6') aus Verbundhalbleitern hergestellt sind.