[go: up one dir, main page]

DE2849373A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2849373A1
DE2849373A1 DE19782849373 DE2849373A DE2849373A1 DE 2849373 A1 DE2849373 A1 DE 2849373A1 DE 19782849373 DE19782849373 DE 19782849373 DE 2849373 A DE2849373 A DE 2849373A DE 2849373 A1 DE2849373 A1 DE 2849373A1
Authority
DE
Germany
Prior art keywords
insulating film
layer
semiconductor
zone
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782849373
Other languages
English (en)
Other versions
DE2849373C2 (de
Inventor
Masashi Ikeda
Kazuo Kihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP52135754A external-priority patent/JPS6022829B2/ja
Priority claimed from JP13575277A external-priority patent/JPS5469079A/ja
Priority claimed from JP52135753A external-priority patent/JPS6022828B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2849373A1 publication Critical patent/DE2849373A1/de
Application granted granted Critical
Publication of DE2849373C2 publication Critical patent/DE2849373C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/051Manufacture or treatment of vertical BJTs
    • H10D10/054Forming extrinsic base regions on silicon substrate after insulating device isolation in vertical BJTs having single crystalline emitter, collector or base regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • H10P14/24
    • H10P14/271
    • H10P14/2905
    • H10P14/3211
    • H10P14/3411
    • H10P32/1414
    • H10P32/171
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/124Polycrystalline emitter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/969Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

Henkel, Kern, feiler & Hänzel Patentanwälte
Registered Representatives
before the
European Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha, Möhtet afl Vl
Kawasaki-shi, Japan D-8000 München 80
Tel.: 089/982085-87 Telex: 0529802 hrikl d Telegramme: ellipsoid
1K Nov. 1978
53P552-3
Verfahren zur Herstellung einer Halbleitervorrichtung
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere unter Verkleiner mg der von aktiven Elementen, wie Transistoren, belegten Fläche eines integrierten Schaltkreises.
Vor der Erläuterung der Erfindung ist im folgenden zum besseren Verständnis der Erfindung ein bisheriges Verfahren zur Herstellung eines Transistors anhand von Fig. 1 bis 4 beschrieben.
Fig. 1: Herstellung von Trennzonen und einer Kollektorzuleitzone in einem Substrat.
Eine Grundkonstruktion aus einem p-Typ-Siliziumsubstrat 1 mit einer eingelassenen bzw. sog. begrabenen (buried) n-Typ-Schicht 2A und einer epitaxialen n-Typ-Schicht 3
909820/0870
zur Bildung einer Kollektorzone wird an ihrer Oberfläche mit einem Isolierfilm 4 bedeckt. Nach Ausbildung einer öffnung im Isolierfilm 4 in einem gewünschten Abschnitt desselben durch Photoätzen wird ein p-Typ-Fremdatom selektiv in die epitaxiale Schicht 3 eindiffundiert, um mit dem Substrat 1 verbundene Isolier- bzw. Trennzonen 1A zu bilden. Nach Ausbildung einer öffnung in einem anderen Abschnitt der Isolierschicht 4 wird dann ein n-Fremdatom selektiv eindiffundiert, um eine mit der eingegrabenen Schicht 2A in Verbindung stehende Kollektor(zu)leitzone 2B zu bilden und dabei mit der Schicht 2A den Widerstand der Kollektorzone zu verringern.
Fig. 2: Herstellung einer Basiszone
In einem Bereich des Isolierfilms 4, in welchem eine Basiszone ausgebildet werden soll, wird eine öffnung vorgesehen, wobei die Bildung der Basiszone 5 durch Eindiffundieren eines p-Fremdatoms durch diese öffnung hindurch erfolgt. Die nach außen freiliegende Oberfläche der hergestellten Basiszone wird mit einem Isolierfilm 4A aus SiO? bedeckt.
Fig. 3: Herstellung einer Emitterzone
In dem die Basiszone 5 bedeckenden Isolierfilm 4A und in einem Teil der Kollekturzuleitzone 2B werden an entsprechenden Stellen öffnungen vorgesehen, worauf durch Eindiffundieren von n-Fremdatomen durch diese öffnungen hindurch eine Emitterzone 6 und eine Kollektor-Elektrodenkontaktzone 2C hergestellt werden.
Fig. 4: Herstellung der Elektroden für die einzelnen Zonen
Im Isolierfilm werden öffnungen zum Herausführen der Kollektor-, Basis- und Emitterzonen vorgesehen, worauf eine Metallschicht an den öffnungen in ohmschen Kontakt mit diesen einzelnen
909820/0870
Zonen gebracht und entsprechend einem vorbestimmten Muster geformt wird, wodurch eine Kollektorelektrode 7, eine Basiselektrode 8 und eine Emitterelektrode 9 hergestellt werden.
Bei dem beschriebenen Beispiel für den bisherigen Transistor kann die von den durch die Trennzonen getrennt gebildeten Transistoreinheiten belegte Fläche (S1) nicht verkleinert werden, weil der Abstand zwischen den Elektroden durch die Genauigkeit der Maskenabdeckung bestimmt wird (Genauigkeit der Grundform, Formgebung für die Herstellung der Elektrodenmetallschicht usw.). Die Belegungsfläche ist mithin ziemlich groß, so daß die parasitäre Kapazität nicht verringert werden kann. Infolgedessen besteht ein dringender Bedarf bezüglich der Verbesserung der Leistung eines Transistors als Element eines integrierten Schaltkreises für überschnelle logische Operation und Betrieb bei ultrahohen Frequenzen.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung einer Halbleitervorrichtung unter wesentlicher Verkleinerung der von aktiven Elementen in einem integrierten Schaltkreis belegten Fläche und somit unter Gewährleistung einer Miniaturisierung.
Mit diesem Verfahren sollen außerdem die Basis-Kollektor-Sperrschichtkapazität von Transistoren in einem integrierten Schaltkreis erheblich verringert und damit die elektrischen Eigenschaften des integrierten Schaltkreises, wie überschnelle logische Operation, Ultrahochfrequenzbetrieb usw., verbessert werden.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung erfindungsgemäß dadurch gelöst, daß zunächst ein erster Isolierfilm auf einem Halbleitersubstrat eines bestimmten Leit(fähigkeits)typs ausgebildet wird, daß sodann in der ersten Isolierschicht eine einen Teil des Substrats freilegende öffnung vorgesehen wird, daß auf der
903820/0870
— D —
freigelegten Fläche des Substrats und auf dem ersten Isolierfilm eine Halbleiterschicht des entgegengesetzten Leittyps geformt wird, daß hierauf die Halbleiterschicht selektiv abgetragen und dabei auf dem ersten Isolierfilm ein durchgehend mit der freigelegten Fläche verbundener Halbleiterbereich bzw. -zone zurückgelassen wird, daß dieser Halbleiterbereich mit einem zweiten Isolierfilm bedeckt wird, daß durch den zweiten Isolierfilm hindurch eine öffnung vorgesehen und über diese ein Fremdatom des einen Leittyps in den Halbleiterbereich eingeführt wird, und daß schließlich auf dem Halbleiterbereich und auf dem Halbleitersubstrat Elektroden hergestellt werden.
In bevorzugter Ausfuhrungsform kann sich das erfindungsgemäße Verfahren weiterhin dadurch kennzeichnen, daß der erste Isolierfilm unmittelbar nach seiner Ausbildung mit einer Isolierschicht, die ein Fremdatom des entgegengesetzten Leit(fähigkeits)typs enthält, oder mit einer polykristallinen Halbleiterschicht belegt wird, die ein Fremdatom des entgegengesetzten Leittyps in hoher Konzentration enthält.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 4 Schnittansichten zur Veranschaulichung eines bisherigen Verfahrens zur Herstellung einer Halbleitervorrichtung in einer Folge von Verfahrensschritten,
Fig. 5 bis 9 Schnittansichten zur Veranschaulichung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung in einer Reihe von Verfahrensschritten,
Fig. 10 bis 14 den Fig. 5 bis 9 ähnelnde Darstellungen eines anderen Ausführungsbeispiels der Erfindung,
Fig. 15 bis 19 wiederum ähnliche Schnittansichten zur Verdeutlichung eines weiteren Ausführungsbeispiels der Erfindung und
Fig. 20 eine Schnittansicht zum Vergleich des Aufbaus von Transistoren, die einmal nach dem bisherigen Verfahren und zum anderen nach dem erfindungsgemäßen Verfahren hergestellt worden sind.
Nachdem die Fig. 1 bis 4 eingangs bereits erläutert worden sind, ist im folgenden anhand der Fig. 5 bis 9 ein Ausführungsbeispiel für das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung näher beschrieben.
Eine Grundkonstruktion aus einem p-Typ-Siliziumsubstrat 11 mit einer eingelassenen, sog. eingegrabenen η-Schicht 12A und einer eine Kollektorzone bildenden epitaxialen n-Schicht 13 ist an der freien Oberfläche mit einem ersten Isolierfilm 14 aus SiO2 bedeckt. In die epitaxiale Schicht 13 wird zur Ausbildung von mit dem Substrat 11 verbundenen Islier- bzw. Trennzonen 11A ein p-Fremdatom selektiv eindiffundiert, worauf durch selektive Diffusion eines n-Fremdatoms eine mit der eingegrabenen Schicht 12A verbundene Kollektorzuleitzone 12B hergestellt wird (Fig. 5).
Im ersten Isolierfilm 14 wird eine öffnung mit einer Umrißform entsprechend der effektiven Basiszone ausgebildet, und diese öffnung sowie der Isolierfilm 14 werden mit einer aufgedampften n-Schicht 15 bedeckt (Fig. 6). Diese n-Schicht 15 wird vorgesehen, weil ein Teil dieser n-Schicht in einem späteren Verfahrensschritt eine p-Basiszöne bilden soll. Im allgemeinen wird angestrebt, daß die Basiszone eines Transistors einen hohen Widerstand, d.h.
909820/0870
eine geringe Leitfähigkeit besitzt. Aus diesem Grund kann es als vorteilhaft angesehen werden, von Anfang an anstelle der aufgedampften n-Schicht 15 eine schlecht leitende aufgedampfte p-Schicht herzustellen. In der Praxis ist es jedoch schwierig, eine Schicht mit der gewünschten Leitfähigkeit nach dem Aufdampfverfahren herzustellen. Infolgedessen wird bei diesem Ausführungsbeispiel ein Verfahren angewandt, bei dem eine p-Basiszone mit der gewünschten Leitfähigkeit durch Diffusion eines p-Fremdatoms in die aufgedampfte n-Schicht 15 in einem späteren Verfahrens schritt nach Ausbildung der Schicht 15 geformt wird. Dieses Vorgehen ermöglicht in an sich bekannter Weise eine genaue Steuerung der Leitfähigkeit.
Beim Aufdampfen der Schicht 15 wird ihr über der freiliegenden Fläche der epitaxialen n-Schicht 13 an der öffnung gezüchteter Teil zu einer Einkristall-Siliziumschicht 15A, während sich derüber dem Isolierfilm 14 befindliche Teil gleichzeitig in eine polykristalline Siliziumschicht 15B umwandelt. In der Praxis wird die aufgedampfte Schicht 15 durch thermische Zersetzung von Silan (Monosilan, SiH4) bei einer Substrattemperatur von 9500C oder mehr durch Reduktion von Siliziumtetrachlorid (SiCl.) bei 11000C oder mehr hergestellt. Die unterschiedliche Dicke {z„B. 5000 S) des Isolierfilms 14 um die öffnung herum beruht darauf, daß die Aufwachsgeschwindigkeit der Einkristall-Siliziumschicht im Vergleich zu derjenigen der polykristallinen Siliziumschicht größer ist, wenn die epitaxiale n-Schicht 13 die Kristallebene 100 einnimmt. In der Kristallebene sind die Aufwachsgeschwindigkeit der beiden Schichten dagegen kaum voneinander verschieden. Es ist somit einfach, unter Ausnutzung des Unterschieds zwischen den beiden Auf-Wachsgeschwindigkeiten die freiliegende Oberfläche der aufgedampften Schicht 15 glatt auszubilden„ Die glatte Außenfläche ermöglicht das wiederholte Feinphotoätzen in einem
909820/0870
späteren Arbeitsgang. Anschließend wird zur Bildung der Basiszone ein p-Fremdatom in die aufgedampfte Schicht 15 eindiffundiert. Durch diese Fremdatomdiffusion ändert sich der Leit(fähigkeits)typ der polykristallinen Siliziumschicht 15B vom p- auf den η-Typ, und das in die Einkristall-Siliziumschicht 15A eindiffundierte Fremdatom diffundiert auch in die darunter gelegene epitaxiale Schicht 13, wobei eine zufriedenstellende Basis-Kollektor-Sperrschicht bzw. -Übergang geformt wird.
Nachdem die aufgedampfte Schicht 15 durch Photoätzen in die Form einer Insel gebracht worden ist, wird sie gemäß Fig. 7 mit einem zweiten Isolierfilm 16 bedeckt. Die Inselgröße bestimmt sich durch die Beziehung zwischen einer Emitterzone und einer später geformten Basiselektrode. Bei 17 und 18 sind eine aus einem Einkristall gebildete effektive Basis ohne bzw. eine polykristalline leitfähige Zone zur Herausführung der Basiszone dargestellt..
Im zweiten Isolierfilm 16 werden an der Stelle, an welcher eine Emitterzone gebildet werden soll, Öffnungen vorgesehen, während der erste Isolierfilm 14 an den Stellen mit Öffnungen versehen wird, an denen eine Kollektorkontaktzone hergestellt werden soll. Die betreffenden Diffusionsbereiche bzw. -zonen werden sodann durch Eindiffundieren eines n-Fremdatoms in hoher Konzentration durch diese Öffnungen hindurchgeformt (Fig. 8). In Fig. 8, bei 19 und 20 sind Emitter- bzw. Kollektorkontaktzonen dargestellt.
In den beiden Isolierfilmen werden hierauf Öffnungen zum Herausführen der Kollektorkontaktzone 20, der Basiszone 17 und der Emitterzone 19 vorgesehen, worauf eine Metallschicht an den Öffnungen in ohmschen Kontakt mit diesen getrennten Zonen gebracht und nach einem vorgegebenen Muster geformt wird, wodurch eine Kollektorelektrode 21, eine Basiselektrode 22 und eine Emitterelektrode 23 hergestellt werden (Fig. 9) .
909820/0870
Im folgenden ist ein abgewandeltes Ausführungsbeispiel der Erfindung anhand der Fig. 10 bis 14 beschrieben, in denen den vorher beschriebenen Teilen entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet sind.
Zunächst wird dieselbe Konstruktion wie in Fig. 5 vorgesehen. Der erste Isolierfilm 14 dieser Konstruktion wird mit einem zweiten Isolierfilm 31 belegt, der mit einem p-Fremdatom dotiert ist. Sodann wird durch Photoätzen eine öffnung 32 durch ersten und zweiten Isolierfilm 14 bzw. 31 hindurch an der Stelle vorgesehen, an welcher die Basiszone gebildet werden soll, wodurch ein Teil der epitaxialen Schicht 13 freigelegt wird (Fig. 10).
Die öffnung 32 und der zweite Isolierfilm 31 werden hierauf mit einer aufgedampften n-Siliziumschicht 15 belegt. Dabei besteht die über der freigelegten Oberfläche der epitaxialen n-Schicht 13 aufgedampfte Schicht 15A aus Einkristall-Silizium, während die aufgedampfte Schicht 15B über dem zweiten Isolierfilm 31 aus polykristallinem Silizium besteht (Fig. 11).
Danach wird zur Herstellung der Basiszone ein p-Fremdatom von außen her in die aufgedampfte n-Schicht 15 eindiffundiert. Aufgrund dieser Fremdatomdiffusion verändert sich die Leitfähigkeit der polykristallinen Siliziumschicht 15B vom p- auf den η-Typ, wobei das in die Einkristall-Siliziumschicht 15A eindiffundierte Fremdatom auch in die darunterliegende epitaxiale Schicht 13 eindringt und eine nicht-dargestellte, zufriedenstellende Basis-Kollektor-Sperrschicht bildet. Dabei diffundiert das p-Fremdatom, mit dem der zweite Isolierfilm 31 dotiert ist, aus letzterem in die darübergelegene polykristalline Siliziumschicht 15B, jedoch nicht in die Einkristall-Siliziumschicht 15A. Dies bedeutet, daß der Einkristall-Siliziumschicht 15A, die später als effektive Basiszone wirkt, ihre Leitfähigkeit nur durch das von außen
909820/0870
her eingeführte p-Fremdatom verliehen wird, während die polykristalline Siliziumschicht 15B, die später als leitfähige Zone zur Herausführung der Basiszone dient, ihre Leitfähigkeit sowohl durch das von außen eingeführte p-Fremdatom als auch durch das vom zweiten Isolierfilm 31 übertragene p-Fremdatom erhält. Die effektive Basiszone und die Basiszuleitzone erhalten somit einen höheren bzw. einen niedrigeren Widerstand, so daß sie ideale Transistoreigenschaften gewährleisten. Gemäß Fig. 12 wird nach der Ausbildung einer Insel aus der p-Basiszone 17 aus Einkristallsilizium und der einen niedrigen Widerstand besitzenden, leitfähigen p-Basisleitzone 18 aus polykristallinem Silizium durch selektives Abtragen der aufgedampften Schicht nach einem Photoätzverfahren die Oberfläche dieser Insel mit einem dritten Isolierfilm 33 bedeckt.
Durch selektive Abtragung des dritten Isolierfilms 33 wird eine öffnung gebildet, an welcher die Einkristallsiliziumbasiszone 17 freiliegt, während weiterhin durch ersten und zweiten Isolierfilm 14 bzw. 31 hindurch eine weitere öffnung zur Freilegung der Kollektorzuleitzone 12B vorgesehen wird. Durch diese öffnungen hindurch wird ein n-Fremdatom in hoher Konzentration eindiffundiert, wobei die Emitterzone 19 und die Kollektorkontaktzone 20 getrennt voneinander ausgebildet werden (Fig. 13).
Gemäß Fig. 14 werden hierauf auf die in Verbindung mit dem ersteh Ausführungsbeispiel beschriebene Weise die Kollektorelektrode 21, die Basiselektrode 22 und die Emitterelektrode 23 getrennt geformt.
Nachstehend ist ein drittes Ausführungsbeispiel der Erfindung anhand der Fig. 15 bis 19 beschrieben, in denen die den vorher erwähnten Teilen entsprechenden Teile mit denselben Bezugsziffern wie vorher bezeichnet sind.
909820/0870
Zunächst wird praktisch dieselbe Grundkonstruktion wie in Fig. 5 vorgesehen. Der erste Isolierfilm 14 dieser Konstruktion wird mit einer polykristallinen Siliziumschicht 41 beschichtet, die mit einem p-Fremdatom in hoher Konzentration dotiert ist. Sodann wird durch Photoätzen eine öffnung 42 durch den ersten Isolierfilm 14 und die polykristalline Siliziumschicht 41 hindurch vorgesehen, so daß der Teil der epitaxialen n-Schicht 13 freigelegt wird (Fig. 15)
Die öffnung 42 und die dotierte polykristalline Siliziumschicht 41 werden sodann durch Aufdampfen mit einer n-Siliziumschicht 15 bedeckt. Dabei nimmt die aufgedampfte Schicht 15A über der freigelegten Oberfläche der epitaxialen n-Schicht 13 an der öffnung 42 die Form von Einkristallsilizium an, während die aufgedampfte Schicht 15B über der dotierten polykristallinen Siliziumschicht 41 aus polykristallinem Silizium besteht (Fig. 16).
Danach wird zur Herstellung der Basiszone ein p-Fremdatom von außen her in die aufgedampfte n-Schicht 15 eindiffundiert. Aufgrund dieser Fremdatomdiffusion geht der Leittyp der polykristallinen Siliziumschicht 15B vom p- auf den n-Typ über, wobei das in die Einkristall-Siliziumschicht 15A eindiffundierte Fremdatom auch in die darunterliegende epitaxiale Schicht 13 eindringt und eine nicht-dargestellte, zufriedenstellende Basis-Kollektor-Sperrschicht bildet. Bei diesem Vorgang diffundiert das p-Fremdatom, mit dem die polykristalline Siliziumschicht 41 dotiert ist, aus letzterer in die darübergelegene polykristalline Siliziumschicht 15 hinein, jedoch nicht in die Einkristall-Siliziumschicht 15A. Dies bedeutet, daß die Einkristall-Siliziumschicht 15A, die später als effektive Basiszone wirkt, ihren Leitfähigkeitstyp nur durch das von außen eingeführte p-Fremdatom erhält, während die polykristalline Siliziumschicht 15B, die später als leitfähige Zone zur Herausführung der Basiszone
909820/0870
dient, ihren Leittyp sowohl durch das von außen eingeführte p-Fremdatom als auch durch das p-Fremdatom erhält, das von der dotierten polykristallinen Siliziumschicht 41 zugeführt wird. Die effektive Basiszone und die leitfähige Basiszuleitzone erhalten dabei einen höheren, bzw. einen niedrigeren Widerstand, so daß ideale Transistoreigenschaften gewährleistet werden. Wenn die polykristalline Siliziumschicht 41 nicht vorhanden ist, kann eine Trennung zwischen der Einkristall-Siliziumschicht 15A und der polykristallinen Siliziumschicht 15B am Rand der öffnung 42 eintreten. Beim beschriebenen dritten Ausführungsbeispiel der Erfindung tritt jedoch diese unerwünschte Trennung in keinem Fall auf, weil die innerhalb der öffnung 42 gezüchtete Einkristall-Siliziumschicht 15A im Verlauf ihres AufWachsens eine zufriedenstellende Bindung mit der dotierten polykristallinen Siliziumschicht 41 eingeht. Letztere wirkt auch als Kristallkeim für die auf ihr entstehende polykristalline Siliziumschicht 15B. Gemäß Fig. 17 wird nach der Herstellung einer Insel aus der p-Basiszone 17 aus Einkristall-Silizium und der einen niedrigen Widerstand besitzenden p-Basiszuleitzone 18 aus polykristallinem Silizium durch selektives Abtragen der aufgedampten Schicht 15 nach einem Photoätzverfahren, die Oberfläche dieser Insel mit einem zweiten Isolierfilm 43 bedeckt.
Im zweiten Isolierfilm 43 wird eine öffnung zur Freilegung der p-Basiszone 17 vorgesehen, während in der ersten Isolierschicht eine weitere öffnung vorgesehen wird, an welcher die Kollektorzuleitzone 12B freiliegt. Durch diese öffnungen hindurch wird ein n-Fremdatom in hoher Konzentration eindiffundiert, wodurch eine Emitterzone 19 bzw. eine Kollektorkontaktzone 20 ausgebildet werden (Fig. 18).
Schließlich werden die Kollektorelektrode 21, die Basiselektrode 22 und die Emitterelektrode 23 gemäß Fig. 19 auf dieselbe Weise wie im ersten Ausführungsbeispiel hergestellt.
909820/0870
Fig. 20 zeigt in Schnittansicht einen Vergleich des nach dem erfindungsgemäßen Verfahren hergestellten Transistors mit dem nach dem bisherigen Verfahren erhaltenen Transistor. In Fig. 20 entspricht der obere Transistor dem bisherigen Transistor gemäß Fig. 4, während der untere Transistor dem nach dem ersten Ausführungsbeispiel der Erfindung gemäß Fig. 9 hergestellten Transistor entspricht, wobei die einander entsprechenden Teile jeweils durch eine strichpunktierte Linie miteinander verbunden sind.
Erfindungsgemäß kann das Maß B2 für die Basiszone innerhalb einer beliebigen Breite gewählt werden, welche die Breite E2 für die Emitterzone zuzüglich einer Zugabe für Photomaskenausrichtung einschließt. Wenn die Emitterzonenbreite E2 beispielsweise mit 2 μΐη gewählt wird, braucht die Basiszonenbreite B2 nur 4 bis 6 pm zu betragen. Beim bisherigen Verfahren ist andererseits ein wesentlich größeres Basiszonenmaß B1 im Vergleich zur Emitterbreite E2 bzw. E1 erforderlich, weil die Anschlußelektroden in einem entsprechenden Schema vorgesehen werden müssen.
Erfindungsgemäß kann somit die von der Transistoreinheit eingenommene Fläche von S1 auf S2 (S1 } S2) verkleinert werden ohne daß sich die Beziehung B2 B1 und die Abstände zwischen den Elektroden ändern, da die Basiszone aus einem Einkristall-Siliziumschichtbereich 17, welcher die effektive Basiszone bildet, und dem polykristallinen Siliziumschichtbereich 18 zum Herausführen der Zone 17 besteht und die Basiszone nur im effektiven Basisbereich mit der einen Teil der Kollektorzone bildenden epitaxialen Schicht verbunden ist, während der restliche Teil der Basiszone durch den Isolierfilm (erster Isolierfilm 14) elektrisch isoliert ist.
Weiterhin kann die Emitterzone bzw. -fläche des erfindungs-
909820/0870
gemäß hergestellten Transistors genauso groß sein wie beim bisherigen Transistor, so daß dieselbe Strombelastbarkeit gewährleistet wird. Da, wie erwähnb, die Basis-Kollektor-Sperrschichtkapazität beträchtlich verringert werden kann, bietet der erhaltene Transistor eine hohe Abschalt- bzw. Grenzfrequenz f„,. Beispielsweise kann der nach dem erfindungsgemäßen Verfahren hergestellte Transistor bei Frequenzen von 1500 MHz oder höher betrieben werden, während der bisherige Transistor normalerweise nur in einem Bereich von 100 bis 1000 MHz zu arbeiten vermag. Darüber hinaus kann die von der Transistoreinheit tatsächlich eingenommene Fläche entsprechend der Verkleinerung der Basiszonenfläche verkleinert werden, so daß sich sowohl eine weitere Miniaturisierung als auch eine schnellere Arbeitsweise erzielen lassen.
909820/0870
Leerseite

Claims (5)

  1. Henkel, Kern, Feiler & Hänzel Patentanwälte
    Registered Representatives
    before the
    European Patent Office
    Tokyo Shibaura Denki Kabushiki Kaisha,
    , . , . - - Möhlstraße 37
    Kawasakx-shi, Japan D-8000 München 80
    Tel.: 089/982085-87 Telex: 0529802 hnkld Telegramme: ellipsoid
    H H DV. 1978
    53P552-3
    Verfahren zur Herstellung einer Halbleitervorrichtung
    Patentansprüche
    .) Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß zunächst ein erster Isolierfilm auf einem Halbleitersubstrat eines bestimmten Leit-(fähigkeits)typs ausgebildet wird, daß sodann in der ersten Isolierschicht eine einen Teil des Substrats freilegende öffnung vorgesehen wird, daß auf der freigelegten Fläche des Substrats und auf dem ersten Isolierfilm eine Halbleiterschicht des entgegengesetzten Leittyps geformt wird, daß hierauf die Halbleiterschicht selektiv abgetragen und dabei auf dem ersten Isolierfilm ein durchgehend mit der freigelegten Fläche verbundener Halbleiterbereich bzw. -zone zurückgelassen wird, daß dieser Halbleiterbereich mit einem zweiten Isolierfilm bedeckt wird, daß durch den zweiten Isolierfilm hindurch eine öffnung vorgesehen und über diese ein Fremdatom des einen Leittyps in den Halbleiterbereich eingeführt wird, und daß schließlich auf dem Halbleiterbereich und auf dem Halbleitersubstrat Elektroden hergestellt werden.
    90982(1/0870
  2. 2. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat des einen Leittyps unter Bildung einer Kollektorzone ein erster Isolierfilm vorgesehen wird, daß in diesem Isolierfilm eine einen Teil des Substrats freilegende Öffnung vorgesehen wird, daß auf der freigelegten Oberfläche des Substrats und auf dem ersten Isolierfilm eine Halbleiterschicht ausgebildet wird, daß eine Basis-Kollektor-Sperrschicht durch Einführung eines Fremdatoms des anderen Leittyps in die Halbleiterschicht geformt wird, daß die Halbleiterschicht selektiv abgetragen wird, so daß auf dem ersten Isolierfilm ein durchgehend mit der freigelegten Oberfläche verbundener Halbleiterbereich zurückbleibt, daß letzterer mit einem zweiten Isolierfilm belegt wird und daß im zweiten Isolierfilm eine Öffnung ausgebildet und durch diese hindurch ein Fremdatom des einen bzw. ersten Leittyps in den Halbleiterbereich eingeleitet und dabei eine Emitterzone gebildet wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß unmittelbar nach der Ausbildung des ersten Isolierfilms dieser mit einer Isolierschicht belegt wird, die ein Fremdatom des anderen Leittyps enthält.
  4. 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Isolierfilm unmittelbar nach seiner Ausbildung mit einer polykristallinen Halbleiterschicht belegt wird, die ein Fremdatom des anderen Leittyps in hoher Konzentration enthält.
  5. 5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat eine epitaxiale Schicht und die Halbleiterschicht eine aufgedampfte Schicht umfassen.
    909820/0870
DE19782849373 1977-11-14 1978-11-14 Verfahren zur herstellung einer halbleitervorrichtung Granted DE2849373A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP52135754A JPS6022829B2 (ja) 1977-11-14 1977-11-14 半導体装置の製造方法
JP13575277A JPS5469079A (en) 1977-11-14 1977-11-14 Manufacture of semiconductor device
JP52135753A JPS6022828B2 (ja) 1977-11-14 1977-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE2849373A1 true DE2849373A1 (de) 1979-05-17
DE2849373C2 DE2849373C2 (de) 1988-11-17

Family

ID=27317143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782849373 Granted DE2849373A1 (de) 1977-11-14 1978-11-14 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4190949A (de)
DE (1) DE2849373A1 (de)
GB (1) GB2010580B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900280A (nl) * 1979-01-15 1980-07-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
DE3016553A1 (de) * 1980-04-29 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Planartransistor, insbesondere fuer i(pfeil hoch)2(pfeil hoch) l-strukturen
US4418468A (en) * 1981-05-08 1983-12-06 Fairchild Camera & Instrument Corporation Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4523370A (en) * 1983-12-05 1985-06-18 Ncr Corporation Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4644383A (en) * 1985-04-08 1987-02-17 Harris Corporation Subcollector for oxide and junction isolated IC's
JPH0719838B2 (ja) * 1985-07-19 1995-03-06 松下電器産業株式会社 半導体装置およびその製造方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
GB2243716B (en) * 1988-11-02 1993-05-05 Hughes Aircraft Co Self-aligned,planar heterojunction bipolar transistor and method of forming the same
US5159423A (en) * 1988-11-02 1992-10-27 Hughes Aircraft Company Self-aligned, planar heterojunction bipolar transistor
US5061644A (en) * 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
US5146304A (en) * 1988-12-22 1992-09-08 Honeywell Inc. Self-aligned semiconductor device
JPH10303195A (ja) * 1997-04-23 1998-11-13 Toshiba Corp 半導体装置の製造方法
US8729662B2 (en) * 2008-09-12 2014-05-20 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2223699A1 (de) * 1971-06-18 1972-12-21 Ibm Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2223699A1 (de) * 1971-06-18 1972-12-21 Ibm Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung

Also Published As

Publication number Publication date
GB2010580B (en) 1982-06-30
GB2010580A (en) 1979-06-27
DE2849373C2 (de) 1988-11-17
US4190949A (en) 1980-03-04

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2745857C2 (de)
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2916364C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1514915B1 (de) Verfahren zum herstellen einer halbleiteranordnung mit einem extrem kleinflaechigen pn uebergang
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1931149A1 (de) Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee