[go: up one dir, main page]

DE68920607T2 - Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit. - Google Patents

Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit.

Info

Publication number
DE68920607T2
DE68920607T2 DE68920607T DE68920607T DE68920607T2 DE 68920607 T2 DE68920607 T2 DE 68920607T2 DE 68920607 T DE68920607 T DE 68920607T DE 68920607 T DE68920607 T DE 68920607T DE 68920607 T2 DE68920607 T2 DE 68920607T2
Authority
DE
Germany
Prior art keywords
circuit board
constructing
board assembly
subassembly
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68920607T
Other languages
English (en)
Other versions
DE68920607D1 (de
Inventor
John Pennock Wiley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE68920607D1 publication Critical patent/DE68920607D1/de
Publication of DE68920607T2 publication Critical patent/DE68920607T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit.
  • Leiterplatten mit hoher Packungsdichte bestehen im allgemeinen aus mehreren elektrisch leitenden Lagen, die durch dielektrische Lagen voneinander getrennt sind. Einige der leitenden Lagen werden für die Zuführung von Speise- und Erdspannungen benutzt. Die übrigen leitenden Lagen sind für elektrische Signalverbindungen zwischen integrierten Schaltkreischips strukturiert. Verbindungen zwischen einzelnen Lagen werden mit Hilfe von Durchgangsbohrungen erreicht, die mit elektrisch leitendem Material beschichtet sind. Bei Leiterplatten mit hoher Packungsdichte war es bisher üblich, Verbindungen zwischen benachbarten leitenden Lagen herzustellen, wobei die Verbindungen im allgemeinen als "Durchverbindungen" bekannt waren.
  • In der am 19. Juni 1963 erteilten US Patentschrift Nr. 3,740,678 mit dem Titel "Strip Transmission Line Structures", wird eine Dreiplatten-Leiterplattenkonstruktion gezeigt, bei der die X-Y-Signalebenen eine sich wiederholende Grundkernstruktur in einer mehrschichtigen Leiterplatte mit hoher Pakkungsdichte bilden.
  • Eine derartige Leiterplattenkonstruktion hat sich bei der Übertragung von Hochfrequenzsignalen bewährt und benötigt zur Realisierung ihrer vielen Vorzüge alternierende dielektrische Medien.
  • Die vorstehend erwähnte Dreiplatten-Konstruktion hat mehrere Nachteile: (1) Sie ist keine echte Dreiplatten-Konfiguration, in der die X-Y-Signalebenen über einer leitenden Stromversor-
  • gungs- oder Bezugsebene angeordnet sind; (2) die oben erwähnten Patentschrift lehrt nicht, wie Durchverbindungen zwischen einzelnen Signalebenen hergestellt werden können, die als ein Kern in der mehrschichtigen Plattenstruktur liegen; (3) wenn es in einem der Kerne der Anordnung zu einem elektrischen Kurzschluß kommen sollte, muß die ganze Anordnung ausgesondert werden. Derartige elektrische Kurzschlüsse treten, da die Lagen dünner werden und die Signalleitungsdichte sich erhöht, häufiger in Leiterplatten von hoher Leistungsfähigkeit auf.
  • Mit der beanspruchten Erfindung sollen diese Nachteile beseitigt werden. Sie löst das Problem des Aufbaus von Leiterplatten-Anordnungen von hoher Leistungsfähigkeit, die mindestens zwei laminierte, mit Schaltkreisen versehene Stromversorgungsebenen-Unterbaugruppen umfassen. Die mit Schaltkreisen versehenen Stromversorgungsebenen-Unterbaugruppen sind insofern modular, als sie in einem Vormontageprozeß hergestellt und dann an andere Anordnungselemente als fertige Kerneinheit laminiert werden.
  • Einer der Vorteile, den die Verwendung dieser Art von Herstellungsmethoden bietet, ist der, daß bei jeder modularen Einheit vor ihrem Einbau in die endgültige Anordnung geprüft werden kann, ob sie elektrisch intakt ist. Defekte Unterbaugruppen der Leiterplatten können ausgesondert werden, anstatt daß man die fertiggestellte Anordnung aussondern muß, wie es bei den gegenwärtig angewandten Verfahren der Fall ist. Mit der Erfindung wird somit der Ausschuß reduziert und die Zuverlässigkeit verbessert.
  • Die Anordnung der Erfindung ist eine echte Dreiplatten-Konstruktion, die aus zwei laminierten Unterbaugruppen besteht, die durch räumlich getrennte X-Y-Signalebenen, die um eine innere Stromversorgungsebene herum angeordnet sind, gekennzeichnet sind. An den Stellen, an denen dies notwendig ist, führen Durchverbindungen durch den Kern, um eine Verbindung zwischen den X- und Y-Signalebenen herzustellen.
  • Der Dreiplattenkern wird wie folgt vorgefertigt:
  • (I) Eine erste leitende Schicht wird mit einer Stromversorgungsebenen-Konfiguration perforiert;
  • (II) eine zweite leitende Schicht wird zur Bildung eines Kerns auf jede Seite der ersten perforierten, leitenden Schicht laminiert;
  • (III) jede der äußeren leitenden Schichten des Kerns wird dann zur Bildung einer ersten Unterbaugruppe mit Schaltkreisen versehen;
  • (IV) eine zweite Unterbaugruppe wird in ähnlicher Weise wie die erste Unterbaugruppe hergestellt, indem die Schritte (I), (II) und (III) wiederholt werden; und
  • (V) die erste und die zweite Unterbaugruppe werden dann zusammenlaminiert, um eine Dreiplatten-Konstruktion zu erzeugen.
  • Die endgültige Leiterplatten-Anordnung umfaßt eine Reihe laminierter Unterbaugruppen.
  • In den Unterbaugruppen werden dort, wo es notwendig ist, beschichtete Durchverbindungen hergestellt.
  • Ein weiterer Vorteil des modularen Verfahrens der Erfindung ist die größere Auswahl an Laminierungsmaterialien. Es besteht zum Beispiel die Absicht, die dielektrische Natur der endgültigen Anordnung insgesamt zu vermindern, indem man die Unterbaugruppen mit Hilfe von Klebefilmen oder eines bromierten Phenoxyharzes und nicht mit Hilfe eines Glasharzes zusammenlaminiert.
  • Eine hohe Leistungsfähigkeit wird durch die Verwendung der Dielektrika mit einer niedrigeren Dielektrizitätskonstante erreicht, wodurch wiederum die Verwendung dünnerer Lagen und einer höheren Verdrahtungsdichte ermöglicht wird.
  • Die Erfindung wird weiter unten detailliert anhand der Zeichnungen beschrieben, bei denen:
  • Figur 1 eine teilweise Schnittansicht einer rohen leitenden Schicht ist, die zur Herstellung der modularen Unterbaugruppe der Erfindung verwendet wird;
  • Figur 2 eine teilweise Schnittansicht der rohen leitenden Schicht von Figur 1 nach Perforierung mit einer Stromversorgungsstruktur zeigt;
  • Figur 3 eine teilweise Schnittansicht einer nicht mit Schaltkreisen versehenen Unterbaugruppe zeigt, die durch Laminierung zweier leitender Schichten um die in Figur 2 gezeigte perforierte, leitende Schicht herum gebildet wird;
  • Figur 4 eine teilweise Schnittansicht einer fertigen Unterbaugruppe ist;
  • Figur 5 eine teilweise Schnittansicht einer typischen Dreiplatten-Leiterplatten-Konstruktion zeigt, die zwei laminierte Unterbaugruppen von Figur 4 umfaßt;
  • Figur 6 eine teilweise Schnittansicht einer fertigen Leiterplatten-Anordnung zeigt, die in ihrer Konstruktion eine Vielzahl der Unterbaugruppen von Figur 4, die zusammenlaminiert worden sind, verwendet; und
  • Figur 7 eine teilweise Schnittansicht eines typischen Stands der Technik zeigt.
  • Im allgemeinen werden für den Bau der Leiterplatte dieser Erfindung viele der gleichen Materialien und Prozesse verwendet, die in der am 15. Mai 1984 erteilten US Patentschrift Nr. 4,448,804, von Amelio et al., die ein Verfahren zum Aufbringen von Kupfer auf nichtleitende Oberflächen, wie zum Beispiel dielektrische Materialien, lehrt; in der am 21. Juni 1977 erteilten US Patentschrift Nr. 4,030,190 von Varker, die ein Verfahren zur Bildung von mehrlagigen LeiterPlatten beschreibt; und der am 4. August 1970 erteilten US Patentschrift Nr. 3,523,037, von Chellis, die ein Verfahren für die Herstellung von Laminatplatten beschreibt, die zum Aufbau mehrlagiger Anordnungen verwendet werden, dargestellt und beschrieben worden sind.
  • Der Kürze wegen ist beabsichtigt, die Erklärungen und die Beschreibung dieser Materialien und Prozesse aus den vorstehend erwähnten Patentschriften, die hiermit alle durch Verweisung zum Bestandteil gemacht werden, zum Bestandteil dieser Patentschrift zu machen.
  • Im allgemeinen gesagt betrifft die Erfindung eine modulare Methode für die Herstellung von Leiterplatten-Anordnungen von hoher Leistungsfähigkeit.
  • Die Anordnung hat eine Dreiplatten-Geometrie und umfaßt modulare Einheiten mit X- und Y-Signalebenen, die auf jeder Seite einer zentralisierten Stromversorgungsebene angeordnet sind.
  • Jede Unterbaugruppe hat ihre eigenen Durchverbindungen, die die Verbindung zwischen den X- und Y-Signalebenen herstellen, so daß diese Durchverbindungen, wenn diese modularen Einheiten in die endgültige Leiterplatten-Anordnung laminiert werden, innere Verbindungskanäle bilden.
  • Der Übersichtlichkeit halber tragen gleiche Elemente in allen Figuren dieselben Bezugszeichen.
  • In Figur 1 zeigt Pfeil 2 eine Rohkupferschicht in einer teilweisen Schnittansicht. Die Rohkupferschicht 2 wird durchbohrt, damit man eine Stromversorgungsebenen-Konfiguration erhält, wie sie in Figur 2 gezeigt wird. Auf beiden Seiten der Kupferschlcht 2 bilden die Kupferschichten 4 bzw. 5, die durch einen Klebefilm oder ein bromiertes Phenoxyharz daran laminiert werden, eine Lage, wie in Figur 3 dargestellt ist. Diese Laminatstruktur bildet einen Rohkern 7. Um eine modulare Unterbaugruppe 10 herzustellen, wie sie in Figur 4 gezeigt wird, wird der Rohkern 7 zur Bildung der X- und Y-Signalstruktur 8 auf den beiden Kupferseiten 4 beziehungsweise 5 geätzt, wie dies in Figur 4 gezeigt wird. Dort, wo es notwendig ist, werden Durchverbindungen 13 (typisch) gebohrt und beschichtet, um Verbindungskanäle zwischen den Signalebenen zu bilden.
  • Dieser Ätzschritt wird für einen weiteren ähnlichen Rohkern 7 wiederholt. Zwei Unterbaugruppen 10 werden zusammenlaminiert, um mit Hilfe einer Kleberschicht 9 eine in Figur 5 gezeigte Dreiplatten-Konstruktion 11 zu bilden. Schicht 9 kann einen Klebefilm oder ein Epoxidharz umfassen. Es wird ein Klebematerial mit einer niedrigen Dielektrizitätskonstante ausgewählt, um die dielektrische Natur der Unterbaugruppe 10 insgesamt zu vermindern.
  • Die Schichten 4 und 5 werden mit Hilfe von additiven oder subtraktiven Methoden, die den Fachleuten bekannt sind, mit Schaltkreisen versehen.
  • In Figur 6 zeigt Pfeil 20 eine fertige Leiterplatten-Anordnung.
  • Die Leiterplatten-Anordnung 20 umfaßt mindestens zwei Unterbaugruppen 10, wie zu sehen ist. Die Unterbaugruppen 10 können durch eine Kleberschicht 9 aus einem Klebematerial mit niedriger dielektrischer Festigkeit zusammenlaminiert werden.
  • Die Bezugsebenen 12 können um die zusammengefügten Unterbaugruppen 10 herum laminiert werden, und die entsprechenden beschichteten Durchgangsbohrungen 17 werden hinzugefügt, um die Anordnung 20 zu vervollständigen.
  • In Figur 7 wird eine dem Stand der Technik entsprechende Dreiplatten-Konstruktion 15 gezeigt. Bei dieser Konstruktion muß der dielektrische Kern 16 eine beträchtliche Dicke aufweisen.
  • Einer der Vorteile der modular hergestellten, erfindungsgemäßen Dreiplatten-Konstruktion 11 besteht darin, daß das dielektrische Laminat 9 im Vergleich mit der Dicke des Kerns 16 eine geringere Dicke aufweist.
  • Einer der anderen Vorteile, den der Aufbau einer Anordnung 20 mit Hilfe des erfindungsgemäßen, modularisierten Verfahrens bietet, besteht darin, daß jede Unterbaugruppe 10 elektrisch geprüft werden kann, bevor sie in die endgültige Leiterplatten-Anordnung 20 laminiert wird. Auf diese Weise werden nur defekte Unterbaugruppen 10, und nicht die gesamte Anordnung 20, ausgesondert.
  • Abgesehen von der speziellen Verfahrensweise der erfindungsgemäßen, modularisierten Methode entsprechen alle Aufbauschritte, die hier verwendet werden, dem Stand der Technik.

Claims (10)

1. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit mit Hilfe einer modularen Aufbaumethode, das die folgenden Schritte umfaßt:
(a) das Anfertigen einer Reihe von Unterbaugruppen (10) mit Schaltkreise enthaltenden Stromversorgungsebenen, wobei jede entsprechende Unterbaugruppe eine Signalebene (4, 5) umfaßt, die auf gegenüberliegenden Seiten einer inneren Stromversorgungsebene (2) angeordnet sind und elektrisch dort, wo dies notwendig ist, durch beschichtete Durchverbindungen (13) verbunden sind; und
(b) das Zusammenlaminieren von mindestens zwei Unterbaugruppen zur Bildung eines Dreiplatten-Konstruktions-Schichtkörpers (11); und
(c) das Aufbauen einer Leiterplatten-Anordnung (20) durch das Herstellen einer mehrschichtigen Struktur mit Hilfe des Schichtkörpers.
2. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 1, das im weiteren folgenden Schritt umfaßt:
(d) das Prüfen jeder entsprechenden Unterbaugruppe (10) auf elektrische Intaktheit vor dem Laminierungsschritt (b).
3. Verfahren zum Aufbau einer Leiterplatten-Anordnung hoher Leistungsfähigkeit nach Anspruch 1, bei dem die Herstellung jeder Unterbaugruppe von Schritt (a) im weiteren folgende Schritte umfaßt:
(I) das Perforieren einer ersten leitenden Schicht (2) mit zwei Außenflächen mit einer Stromversorgungsebenen-Konfiguration;
(II) das Laminieren einer zweiten leitenden Schicht (4, 5) auf jeder der Außenflächen der ersten perforierten, leitenden Schicht zur Bildung eines Kerns (7);
(III) das Aufbringen von Schaltkreisen auf die äußeren leitenden Schichten des Kerns zur Bildung einer ersten Unterbaugruppe (10);
(IV) das Anfertigen einer zweiten Unterbaugruppe durch Wiederholung der Schritte (I), (II) und (III); und
(V) das Zusammenlaminieren der ersten und zweiten Unterbaugruppe zur Bildung einer Dreiplatten-Konstruktion (11).
4. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 3, das im weiteren folgenden Schritt umfaßt:
(VI) das Anfertigen von beschichteten Durchverbindungen (13) in jeder der Unterbaugruppen an den Stellen, wo dies notwendig ist.
5. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 4, das im weiteren folgenden Schritt umfaßt:
(VII) das Prüfen jeder der Unterbaugruppen auf elektrische Intaktheit.
6. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 3, bei dem das Zusammenlaminieren der ersten und der zweiten Unterbaugruppe in Schritt (V) die Verwendung eines Klebefilms (9) beinhaltet.
7. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit gemäß Anspruch 3, bei dem das Zusammenlaminieren der ersten und der zweiten Unterbaugruppe in Schritt (V) die Verwendung eines Epoxidharzes beinhaltet.
8. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit mit Hilfe einer modularen Aufbaumethode, das die folgenden Schritte umfaßt:
(a) das Anfertigen einer ersten mit Schaltkreisen versehenen Stromversorgungskern-Unterbaugruppe (10), die X-Y-Signalebenen (8) besitzt, die um eine innere Stromversorgungsebene (2) herum angeordnet und durch eine dielektrische Lage (6) von dieser getrennt sind;
(b) das Wiederholen des Schritts (a) zur Bildung einer Reihe von Unterbaugruppen;
(c) das Zusamrnenlaminieren von mindestens zwei Unterbaugruppen zur Bildung eines Schichtkörpers (11); und
(d) das Aufbauen einer Leiterplatten-Anordnung (20) durch das Herstellen einer mehrschichtigen Struktur mit Hilfe des Schichtkörpers.
9. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 8, das im weiteren folgenden Schritt umfaßt:
(e) das Prüfen jeder entsprechenden Unterbaugruppe (10) auf elektrische Intaktheit vor dem Laminierungsschritt (c).
10. Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit nach Anspruch 8, bei dem die Anfertigung einer jeden Unterbaugruppe von Schritt (a) im weiteren folgende Schritte umfaßt:
(I) das Perforieren einer ersten leitenden Schicht (2), die zwei Außenflächen mit einer Stromversorgungsebenen-Konfiguration hat;
(II) das Laminieren einer zweiten leitenden Schicht (4, 5) auf jeder der Außenflächen der ersten perforierten, leitenden Schicht zur Bildung eines Kerns (7);
(III) das Aufbringen von Schaltkreisen auf den äußeren leitenden Schichten des Kerns zur Bildung einer ersten Unterbaugruppe (10);
(IV) das Anfertigen einer zweiten Unterbaugruppe (10) durch Wiederholung der Schritte (I), (II) und (III); und
(V) das Zusammenlaminieren der ersten und der zweiten Unterbaugruppe (10) zur Bildung einer Dreiplatten-Konstruktion (11)
DE68920607T 1988-03-16 1989-02-22 Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit. Expired - Fee Related DE68920607T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/168,947 US4854038A (en) 1988-03-16 1988-03-16 Modularized fabrication of high performance printed circuit boards

Publications (2)

Publication Number Publication Date
DE68920607D1 DE68920607D1 (de) 1995-03-02
DE68920607T2 true DE68920607T2 (de) 1995-07-06

Family

ID=22613638

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68920607T Expired - Fee Related DE68920607T2 (de) 1988-03-16 1989-02-22 Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit.

Country Status (4)

Country Link
US (1) US4854038A (de)
EP (1) EP0332889B1 (de)
JP (1) JPH0234990A (de)
DE (1) DE68920607T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047045A1 (de) * 2004-08-05 2006-05-24 Samsung Electro - Mechanics Co., Ltd. Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813364A1 (de) * 1988-04-21 1989-11-02 Bodenseewerk Geraetetech Vorrichtung zur waermeabfuhr von bauelementen auf einer leiterplatte
US5045642A (en) * 1989-04-20 1991-09-03 Satosen, Co., Ltd. Printed wiring boards with superposed copper foils cores
US5223676A (en) * 1989-11-27 1993-06-29 The Furukawa Electric Co., Ltd. Composite circuit board having means to suppress heat diffusion and manufacturing method of the same
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5142775A (en) * 1990-10-30 1992-09-01 International Business Machines Corporation Bondable via
JP2874329B2 (ja) * 1990-11-05 1999-03-24 日本電気株式会社 多層印刷配線板の製造方法
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH04278598A (ja) * 1991-03-07 1992-10-05 Nec Corp 多層印刷配線板の製造方法
DE69218319T2 (de) * 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
US5278524A (en) * 1992-05-11 1994-01-11 Mullen Urban E Multi-layered printed circuit board with transmission line capabilities
US5316803A (en) * 1992-12-10 1994-05-31 International Business Machines Corporation Method for forming electrical interconnections in laminated vias
JP2874496B2 (ja) * 1992-12-26 1999-03-24 株式会社村田製作所 高周波スイッチ
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5296651A (en) * 1993-02-09 1994-03-22 Hewlett-Packard Company Flexible circuit with ground plane
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
GB2288490A (en) * 1994-04-07 1995-10-18 Marconi Gec Ltd Electric circuit structures
US5975201A (en) * 1994-10-31 1999-11-02 The Johns Hopkins University Heat sink for increasing through-thickness thermal conductivity of organic matrix composite structures
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US20020122923A1 (en) * 2000-12-28 2002-09-05 Ohr Stephen S. Layered circuit boards and methods of production thereof
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6586687B2 (en) * 2001-09-10 2003-07-01 Ttm Technologies, Inc. Printed wiring board with high density inner layer structure
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
KR100499004B1 (ko) * 2002-12-18 2005-07-01 삼성전기주식회사 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
US7345889B1 (en) * 2004-09-28 2008-03-18 Avaya Technology Corp. Method and system for reducing radiated energy emissions in computational devices
US20100014259A1 (en) * 2008-07-15 2010-01-21 Enermax Technology Corporation Modular circuit board structure for large current area
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA757597A (en) * 1963-12-30 1967-04-25 L. Mees John Method for making printed circuits
US3523037A (en) * 1967-06-12 1970-08-04 Ibm Epoxy resin composition containing brominated polyglycidyl ether of bisphenol a and a polyglycidyl ether of tetrakis(hydroxyphenyl) ethane
US3740678A (en) * 1971-03-19 1973-06-19 Ibm Strip transmission line structures
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
US4031906A (en) * 1974-11-29 1977-06-28 Lawrence Robert Knapp Water pipe
JPS53124768A (en) * 1977-04-06 1978-10-31 Fujitsu Ltd Method of producing multilayer printed board
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5681999A (en) * 1979-12-07 1981-07-04 Fujitsu Ltd Method of manufacturing multilayer printed board
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
JPS58180094A (ja) * 1982-04-16 1983-10-21 株式会社日立製作所 多層プリント配線板の製造方法
DE3320789A1 (de) * 1983-06-09 1984-12-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Streifenleitungsanordnung in triplate-technik
US4448804A (en) * 1983-10-11 1984-05-15 International Business Machines Corporation Method for selective electroless plating of copper onto a non-conductive substrate surface
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社 潤工社 プリント基板
JPH0642515B2 (ja) * 1984-12-26 1994-06-01 株式会社東芝 回路基板
JPH023631Y2 (de) * 1984-12-28 1990-01-29
US4747897A (en) * 1985-02-26 1988-05-31 W. L. Gore & Associates, Inc. Dielectric materials
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
ATE39598T1 (de) * 1985-08-14 1989-01-15 Toray Industries Mehrschichtige leiterlatte mit gleichmaessig verteilten fuellmaterial-teilchen und verfahren zu ihrer herstellung.
JPS63110797A (ja) * 1986-10-23 1988-05-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 多層回路板
US4755783A (en) * 1986-11-18 1988-07-05 Rogers Corporation Inductive devices for printed wiring boards
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047045A1 (de) * 2004-08-05 2006-05-24 Samsung Electro - Mechanics Co., Ltd. Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise
DE102004047045A8 (de) * 2004-08-05 2006-09-21 Samsung Electro - Mechanics Co., Ltd. Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise

Also Published As

Publication number Publication date
EP0332889A2 (de) 1989-09-20
EP0332889B1 (de) 1995-01-18
US4854038A (en) 1989-08-08
DE68920607D1 (de) 1995-03-02
EP0332889A3 (de) 1991-02-06
JPH0234990A (ja) 1990-02-05

Similar Documents

Publication Publication Date Title
DE68920607T2 (de) Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit.
DE68907089T2 (de) Leiterplatten mit niedriger Dielektrizitätskonstante.
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE2261120C3 (de) Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE68926055T2 (de) Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE4002025C2 (de) Leiterplatte
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE69523463T2 (de) Starr-flexible leiterplatte
DE68916068T2 (de) Hochleistungsleiterplatten.
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE69831467T2 (de) Mehrschicht-Schaltungsplatte
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
DE68920540T2 (de) Schaltungsteil unter Verwendung von mehrschichtigen gedruckten Leiterplatten und Verfahren zu dessen Herstellung.
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
DE102006057542A1 (de) Leiterplatte mit eingebetteten elektronischen Bauteilen und Herstellungsverfahren derselben
EP0700630B1 (de) Folienleiterplatten und verfahren zu deren herstellung
DE69509423T2 (de) Verfahren zur Herstellung einer mehrschichtigen Mikrowellenplatte und so erhaltene Platte
DE102010042922A1 (de) Druckschaltungsplatine
DE3545989A1 (de) Verfahren zur herstellung einer mehrschichtigen leiterplatte
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee