DE68918301T2 - Passivierungsverfahren für eine integrierte Schaltung. - Google Patents
Passivierungsverfahren für eine integrierte Schaltung.Info
- Publication number
- DE68918301T2 DE68918301T2 DE68918301T DE68918301T DE68918301T2 DE 68918301 T2 DE68918301 T2 DE 68918301T2 DE 68918301 T DE68918301 T DE 68918301T DE 68918301 T DE68918301 T DE 68918301T DE 68918301 T2 DE68918301 T2 DE 68918301T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dielectric material
- hard
- integrated circuit
- soft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W74/137—
-
- H10W20/48—
-
- H10W74/01—
Landscapes
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
- Die vorliegende Erfindung betrifft ein neues Passivierungsverfahren für integrierte Schaltungen.
- Bei integrierten Schaltungen ist es üblich, die aktiven Oberflächen mit einer Passivierungsschicht oder Schutzschicht zu bedecken, deren Zweck es ist, die Verunreinigungen zu verhindern, die die Charakteristika der die integrierte Schaltung bildenden Bauelemente verändern können. Diese Schicht wird gebildet durch ein stabiles Dielektrikum wie Siliciumdioxid, Siliciumnitrid oder ein Siliciumoxinitrid. Die als Dielektrikum verwendeten Materialien weisen den Nachteil auf, daß sie relativ hart sind. Diese Eigenschaft hat Rißrisiken der Passivierungsschicht zur Folge, wobei diese Risse sich ausdehnen können bis zu den aktiven Oberflächen. Daraus resultiert, daß die Passivierungsschicht nicht mehr ihre Schutzrolle spielt.
- Zudem sind werden die Passivierungsschichten im allgemeinen aufgebracht auf die letzte Metallisierungsschicht. Die Metallisierungsschicht wird geätzt, um die metallischen Leiter herzustellen. Im allgemeinen erfolgt die Ätzung unter reaktivem Plasma. Sie ist praktisch anisotrop und erfolgt in Richtung der Dicke der Schicht. Daraus resultiert, daß die Leiter einen annähernd rechteckigen Querschnitt aufweisen. Auch stellt man fest, wenn man die Passivierungsschicht auf den Leitern abscheidet, daß die Passivierungsschicht sich nicht gleichmäßig abscheidet, sondern eine wellige Struktur aufweist mit besonders großen Vertiefungen an den Rändern der Leiter.
- JP-A-61-232646 (s. PATENT ABSTRACTS OF JAPAN Vol. 11 Number 77 (E-487) (2524) betrifft die Reduzierung der thermischen Spannungen zwischen einem Schutzharz und einer Schutzschicht, indem zwei Schichten SiO&sub2; oder SiN&sub4; eingefügt werden, getrennt durch eine Schicht, die diese thermischen Spannungen absorbiert. Diese Schicht ist von geringer Elastizität.
- Die vorliegende Erfindung hat den Zweck, die oben erwähnten Nachteile zu beseitigen.
- Sie hat ein neuartiges Passivierungsverfahren einer integrierten Schaltung zum Gegenstand, umfassend die Bildung von wenigstens einer dielektrischen Endschicht, dadurch gekennzeichnet, daß es darin besteht, auf die integrierte Schaltung eine erste Schicht aus einem harten dielektrischen Material aufzubringen, auf diese Schicht eine Schicht aus einem weichen dielektrischen Material aufzubringen und auf der so erhaltenen Oberfläche eine zweite Schicht aus einem harten dielektrischen Material aufzubringen.
- Die Verwendung einer weichen Schicht ermöglicht, die Vertiefungen der unteren Schicht aus hartem dielektrischem Material aufzufüllen und eine relativ ebene Oberfläche zu erhalten, auf die man problemlos eine zweite Schutzschicht aus einem harten dielektrischen Material aufbringen kann. Diese zwischen zwei harte Schichten eingefügte weiche Schicht ermöglicht, die von außen kommenden mechanischen Belastungen zu absorbieren, und verhindert vor allem die Ausbreitung von Rissen, die in der Schicht aus hartem dielektrischem Material entstehen könnten. Außerdem verhindert die harte Außenschicht die plastische Deformierung der weichen Schicht und verteilt die Außenbelastungen in der weichen Schicht. Unter harter Schicht oder weicher Schicht versteht man bei der vorliegenden Erfindung eine Schicht, definiert durch eine Mikrohärtemessung. So weist eine harte Schicht eine Härte größer als 700 HK (HK = Knoop-Härte) (Härte, gemessen bei 15 g auf Dünnfilm mit einigen Mikrometern, abgeschieden auf einem Siliciumplättchen). Eine weiche Schicht weist eine Härte kleiner als 400 HK auf.
- Nach einer weiteren Charakteristik der vorliegenden Erfindung führt man ein- oder mehrmals die folgenden Schritte durch: Bedecken der letzten Dielektrikumschicht mit einer weichen Dielektrikumschicht, dann bringt man auf diese neue Schicht eine Schicht aus einem harten dielektrischen Material auf. Indem man dieses Verfahren benutzt, stellt man eine Struktur des Typs "Blätterteig" her, in der sich harte Dielektrikumschichten abwechseln mit weichen Dielektrikumschichten, was eine bessere Absorption der Belastungen und eine Blockierung der Fortpflanzung von Rissen gewährleistet.
- Nach einer bevorzugten Ausführungsart erhält man die weiche Schicht aus einer viskosen Suspension, die man einer Temperung unterzieht.
- Außerdem, wieder nach einer weiteren Charakteristik der vorliegenden Erfindung, beseitigt man die dilektrische Suspension, wenn sie getempert ist, über eine bestimmte Dicke, um eine ebene Oberseite zu erhalten.
- Vorzugsweise wird die dielektrische Suspension gebildet durch ein Gel auf der Basis von mineralischem Siliciumdioxid, vorteilhafterweise in kolloidaler Form, wie das üblicherweise S.O.G. genannte Gel (für Spin On Glass in der englischen Sprache), sehr bekannt in der Technik.
- Eventuell kann die weiche Schicht hergestellt werden durch eine Polyimidschicht, aber diese weist den Nachteil auf, eine große Dicke zu haben.
- Außerdem wird die Schicht aus hartem dielektrischem Material gebildet durch ein Material wie Siliciumdioxid SiO&sub2;, Siliciumnitrid Si&sub3;N&sub4; oder einem Siliciumoxinitrid der Form SiOxNy Weitere Eigenschaften und Vorzüge der vorliegenden Erfindung werden besser verständlich durch die Lektüre der Beschreibung einer Ausführungsart, erstellt mit Bezug auf die beigefügten Zeichnungen:
- - die Fig. 1 ist eine schematische Ansicht einer integrierten Schaltung, umfassend eine Passivierungsschicht, hergestellt gemäß der vorhergehenden Technik,
- - die Fig. 2 ist eine Schnittansicht entsprechend AA der beiden oberen Schichten der Fig. 1,
- - die Fig. 3A bis 3E sind Ansichten analog der der Fig. 2, die die wesentlichen Schritte des erfindungsgemäßen Passivierungsverfahrens darstellen, und
- - die Fig. 4 ist eine Ansicht analog der der Fig. 3B, die eine Variante des erfindungsgemäßen Passivierungsverfahrens darstellt.
- Um ein besseres Verständnis des Verfahrens der vorliegenden Erfindung zu ermöglichen, wurden die verschiedenen Schichten in einem vergrößerten Maßstab dargestellt und ohne ihre Abmessungen zu respektieren.
- Die in Fig. 1 dargestellt integrierte Schaltung setzt sich zusammen aus einem Halbleitersubstrat 1, z. B. ein Siliciumsubstrat des N-Typs, in dem Isolierungszonen hergestellt wurden zwischen den gebildeten Bauelementen, z. B. durch dickes Oxid 2 und diffundierte Zonen 3, wie z. B. P&spplus;-dotierte Zonen. Auf dem Substrat wurden Zonen aus dünnem Oxid 4 hergestellt, die bedeckt wurden mit z. B. Gates 5, hergestellt aus polykristallinem Silicium. Die verschiedenen obenerwähnten Zonen wurden hergestellt unter Anwendung der herkömmlichen, dem Fachmann wohlbekannten Verfahren. Diese verschiedenen Zonen wurden bedeckt mit eine Isolierschicht 7, erzeugt z. B. aus Siliciumdioxid SiO&sub2;. Die in Fig. 1 beispielhaft dargestellte Schaltung wird gebildet durch zwei MOS- Transistoren des N-Typs. Um die Verbindung herzustellen zwischen verschiedenen Zonen, wie z. B. zwischen zwei entsprechenden Diffusionen der beiden Transistoren des Typs MOS (Metal Oxyde Semiconductor), dargestellt in Fig. 1, wurde die Schicht 7 auf bekannte Weise geätzt, und eine metallische Schicht 8 wurde abgeschieden auf der Isolierschicht 7. Diese metallische Schicht wird z. B. aus Aluminium erzeugt. Die Leiter werden anschließend hergestellt mittels Ätzung, indem man die metallische Schicht einem reaktiven Plasma aussetzt. Diese Ätzung ist im allgemeinen anisotrop. Sie erfolgt in der Richtung der Dicke der Schicht und und verleiht somit den Leitern einen annähernd rechteckigen Querschnitt, wie dargestellt in Fig. 2.
- Wenn die Schaltung eine einzige Zwischenverbindungsebene besitzt, dann werden die Leiter 8 mit einer Passivierungsschicht oder Schutzschicht bedeckt, die erzeugt werden kann aus Siliciumoxid SiO&sub2;, aus Siliciumnitrid Si&sub3;N&sub4; oder aus Siliciumoxinitrid SiOxNy. Das zur Erzeugung dieser Passivierungsschicht 9 verwendete Material ist ein hartes Material, das brechen kann infolge von Belastungen, wie dargestellt mit Referenz 6 in Fig. 1. Außerdem, insbesondere in der MOS-Technik, wo mehrere Schichten aus unterschiedlichen Materialien übereinandergeschichtet und geätzt werden, weist die Passivierungsschicht ein welliges Profil auf.
- Nun werden mit Bezug auf die Fig. 3A bis 3E die verschiedenen Schritte des Passivierungsverfahrens einer integrierten Schaltung entsprechend der vorliegenden Erfindung beschrieben, in dem Fall, wo die weiche Schicht erzeugt wird aus einer viskosen dielektrischen Suspension, die einer Temperung unterzogen wird. Dieser Fall entspricht einer besonders vorteilhaften Ausführungsart der vorliegenden Erfindung. Das Verfahren besteht darin, auf die wellige Schicht 9 eine viskose dielektrische Suspension 10 aufzubringen. Diese Suspension wird gleichmäßig auf die gesamte Oberfläche der dielektrischen Schicht 9 aufgebracht. Auf Grund ihrer Viskosität füllt diese Suspension die vorhandenen Vertiefungen vollständig auf und bildet eine dünne Schicht über die gesamte Oberfläche der dielektrischen Schicht 9.
- Beispielsweise kann die verwendete Suspension ein Gel auf der Basis von mineralischem Siliciumdioxid in kolloidaler Form sein, wie etwa das üblicherweise S.O.G. (Spin On Glass) genannte Gel, dem Fachmann wohlbekannt. In diesem Fall wird die dielektrische Suspension auf dieselbe Weise angewandt wie die photosensiblen Harze, die zur Gestaltung der Elemente der integrierten Schaltung dienen. Man schreitet anschließend zur Temperung der Suspension 10. Diese Temperung wird durchgeführt während einer halben Stunde bei 425ºC. Somit verdampft das Lösungsmittel, während das Dielektrikum eine kompakte Masse 10' bildet, wie dargestellt in Fig. 3B. Diese Masse bildet einen dünnen Film auf der dielektrischen Schicht 9, die sich über den Leitern 8 befindet. Anschließend wird diese Schicht bedeckt mit einer weiteren Schicht 11 aus hartem dielektrischem Material wie Siliciumnitrid, Siliciumdioxid oder Siliciumoxinitrid. Auf bekannte Weise wird diese Schicht abgeschieden durch Anwendung eines dem Fachmann wohlbekannten CVD-Verfahrens.
- Beispielsweise weist die Schicht 9 eine Dicke von ungefähr 500 nm auf, die Schicht 10 eine Dicke von ungefähr 300 nm und die Schicht 11 eine Dicke von ungefähr 1200 nm. Die Dicken der Schichten 9 und 11 können modifiziert werden unter der Voraussetzung, daß ihre Summe konstant bleibt und gleich 1700 nm ± 300 nm.
- Die Verwendung einer Kompositstruktur für die Passivierungsschicht, gebildet durch eine erste harte dielektrische Schicht 9, die die Leiter 8 bedeckt, sodann einer weichen Schicht aus einem viskosen dielektrischen Material, die getempert wurde, wobei diese Schicht bedeckt wurde mit einer weiteren Schicht aus einem harten dielektrischen Material, ermöglicht es, die auf der Schaltung erzeugten Belastungen zu absorbieren und verhindert die Fortpflanzung von Rissen ins Innere der integrierten Schaltung.
- Außerdem weist die Oberfläche der integrierten Schaltung eine weniger ausgeprägte Welligkeit auf, denn die weiche Schicht füllt teilweise die Vertiefungen der ersten harten Schicht auf.
- Nach einer in Fig. 4 dargestellten Ausführungsvariante, um eine noch ebenere Oberseite zu erhalten, ist es möglich, gleichmäßig eine Haut geringer Dicke der dielektrischen Schicht 10' zu entfernen, indem man diese Schicht einem reaktiven Plasma aussetzt. Daraus resultiert eine fast ebene Oberfläche 10.
- Um die Absorption der Außenbelastungen zu verbessern und die Fortpflanzung von Rissen ins Innere der Passivierungsschicht zu verhindern, kann die obere, harte dielektrische Schicht 11 wieder mit einer viskosen dielektrischen Suspension bedeckt werden. Diese Schicht wird dann einer Temperung unterzogen, um die Schicht 12' in Fig. 3E zu erhalten. Diese Schicht 12' wird wieder bedeckt mit einer Schicht aus einem harten dielektrischen Material 13. Die für die viskose Schicht 12 und die harte dielektrische Schicht 13 verwendeten Materialien sind identisch mit den schon für die harten dielektrischen Schichten 9 und 11 und die viskose Schicht 10 verwendeten Materialien. Diese Überlagerung von Schichten ergibt eine Struktur des Typs "Blätterteig" und kann ein- oder mehrmals wiederholt werden. Sie ermöglicht, eine relativ ebene Oberseite zu erzielen und verbessert die Absorption von Belastungen.
Claims (10)
1. Passivierungsverfahren für eine integrierte Schaltung,
umfassend die Bildung von wenigstens einer dielektrischen Endschicht,
dadurch gekennzeichnet, daß es darin besteht, eine erste Schicht
(9) aus einem harten dielektrischen Material aufzubringen, auf
dieser Schicht eine Schicht (10) aus einem weichen dielektrischen
Material aufzubringen, erhalten aus einer viskosen Suspension, die
man einem Tempern unterzieht, und auf der so erzielten Oberfläche
eine zweite Schicht (11) aus einem harten dielektrischen Material
aufzubringen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man
außerdem einmal oder mehrmals die folgenden Schritte durchführt:
- Beschichtung der letzten Schicht aus hartem Dielektrikum durch
eine weiche dielektrische Schicht (12), dann
- Aufbringen einer Schicht (13) eines harten dielektrischen
Materials, um eine Struktur des Typs "Blätterteig"
("millefeuille") herzustellen.
3. Verfahren nach einem der Ansprüche 1 und 2, dadurch
gekennzeichnet, daß die weiche Schicht eine Polyimidschicht ist.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß man die getemperte dielektrische Suspension über eine
bestimmte Dicke entfernt, um eine plane obere Fläche zu erhalten.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die dielektrische Suspension ein Gel auf der Basis
von mineralischem Siliciumdioxid ist, vorteilhafterweise in
kolloidaler Form.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Schicht aus hartem dielektrischem Material eine
Schicht aus SiO&sub2;, Si&sub3;N&sub4;, SiOxNy ist.
7. Integrierte Schaltung, umfassend wenigstens eine
Passivierungsendschicht, dadurch gekennzeichnet, daß diese Schicht eine erste
Schicht aus einem harten dielektrischen Material (9), eine erste
Schicht aus einem weichen dielektrischen Material (10) aus einer
einem Tempern unterzogen viskosen Suspension und eine zweite
Schicht (11) aus einem harten dielektrischen Material umfaßt.
8. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet,
daß die Schicht (10) aus hartem dielektrischem Material eine Dicke
von ungefähr 300 nm hat.
9. Integrierte Schaltung nach Anspruch 7 oder 8, dadurch
gekennzeichnet, daß die erste (10) und die zweite (11) Schicht aus
hartem Material eine variable Dicke haben, deren Summe konstant
und gleich 1700 nm ± 300 nm ist.
10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die erste Schicht (9) aus hartem dielektrischem Material eine
Dicke von ungefähr 500 nm hat und dadurch, daß die zweite Schicht
(11) aus hartem dielektrischem Material eine Dicke von ungefähr
1200 nm hat.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8800294A FR2625839B1 (fr) | 1988-01-13 | 1988-01-13 | Procede de passivation d'un circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68918301D1 DE68918301D1 (de) | 1994-10-27 |
| DE68918301T2 true DE68918301T2 (de) | 1995-05-18 |
Family
ID=9362244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68918301T Expired - Fee Related DE68918301T2 (de) | 1988-01-13 | 1989-01-06 | Passivierungsverfahren für eine integrierte Schaltung. |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0327412B1 (de) |
| JP (1) | JP3054637B2 (de) |
| DE (1) | DE68918301T2 (de) |
| FR (1) | FR2625839B1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10145724A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| CA1339817C (en) * | 1989-05-31 | 1998-04-14 | Mitel Corporation | Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby |
| NL195049C (nl) * | 1990-06-18 | 2003-06-27 | Hyundai Electronics Ind | Werkwijze voor het vervaardigen van geïntegreerde halfgeleiderschakelingen. |
| US5825078A (en) * | 1992-09-23 | 1998-10-20 | Dow Corning Corporation | Hermetic protection for integrated circuits |
| DE69333722T2 (de) * | 1993-05-31 | 2005-12-08 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5847464A (en) * | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US7067442B1 (en) * | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198444A (en) * | 1975-08-04 | 1980-04-15 | General Electric Company | Method for providing substantially hermetic sealing means for electronic components |
| IN147578B (de) * | 1977-02-24 | 1980-04-19 | Rca Corp | |
| GB1566072A (en) * | 1977-03-28 | 1980-04-30 | Tokyo Shibaura Electric Co | Semiconductor device |
| JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
| JPS56114335A (en) * | 1980-02-13 | 1981-09-08 | Fujitsu Ltd | Semiconductor device and its manufacture |
| JPS5731145A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Semiconductor device |
| JPS5788734A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Semiconductor device |
| JPS57199224A (en) * | 1981-06-02 | 1982-12-07 | Nec Corp | Semiconductor device |
| JPS5874043A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
| JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
| JPS6179233A (ja) * | 1984-09-26 | 1986-04-22 | Fujitsu Ltd | 半導体装置 |
| JPS61232646A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 樹脂封止型半導体集積回路装置 |
-
1988
- 1988-01-13 FR FR8800294A patent/FR2625839B1/fr not_active Expired - Lifetime
-
1989
- 1989-01-06 EP EP89400042A patent/EP0327412B1/de not_active Expired - Lifetime
- 1989-01-06 DE DE68918301T patent/DE68918301T2/de not_active Expired - Fee Related
- 1989-01-13 JP JP1007537A patent/JP3054637B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10145724A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur |
| US6762066B2 (en) | 2001-09-17 | 2004-07-13 | Infineon Technologies Ag | Method for fabricating a semiconductor structure using a protective layer, and semiconductor structure |
| US7015567B2 (en) | 2001-09-17 | 2006-03-21 | Infineon Technologies Ag | Method for fabricating a semiconductor structure using a protective layer, and semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3054637B2 (ja) | 2000-06-19 |
| DE68918301D1 (de) | 1994-10-27 |
| JPH01225326A (ja) | 1989-09-08 |
| EP0327412B1 (de) | 1994-09-21 |
| EP0327412A1 (de) | 1989-08-09 |
| FR2625839A1 (fr) | 1989-07-13 |
| FR2625839B1 (fr) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68918301T2 (de) | Passivierungsverfahren für eine integrierte Schaltung. | |
| DE69122436T2 (de) | Verfahren zum Herstellen einer Stufe in einer integrierten Schaltung | |
| DE69032678T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
| DE69513501T2 (de) | Niedrige dielektrizitätskonstanten-schichtentechnik | |
| DE69127582T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates | |
| DE69424728T2 (de) | Halbleiteranordnung und zugehörige Herstellungsmethode | |
| DE69119871T2 (de) | Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen | |
| DE4125221C2 (de) | ||
| DE69318294T2 (de) | VERBESSERTES VERFAHREN ZUR ISOLIERUNG VON SiO 2-SCHICHTEN UND PZT-, PLZT- UND PLATIN-SCHICHTEN. | |
| DE112006002946B4 (de) | Halbleiter-Druckmesser und Verfahren zu seiner Herstellung | |
| DE60126207T2 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE69622339T2 (de) | Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE4228529A1 (de) | Verfahren zum passivieren von halbleiterscheiben | |
| EP0185787B1 (de) | Plastikumhülltes Halbleiterbauelement | |
| DE3520064A1 (de) | Kapazitiver drucksensor, sowie verfahren zu seiner herstellung | |
| DE3634168A1 (de) | Halbleitereinrichtung und herstellungsverfahren dafuer | |
| DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
| DE3346239C2 (de) | ||
| DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
| DE4445344C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE68917840T2 (de) | Verfahren zum Herstellen einer dielektrischen Schicht. | |
| EP0939973B1 (de) | Verfahren zur herstellung mikromechanischer funktionselemente | |
| DE2703618A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
| DE10392426B4 (de) | Halbleitervorrichtungs-Herstellungsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |